JP2004140249A - リードピン付き配線基板 - Google Patents

リードピン付き配線基板 Download PDF

Info

Publication number
JP2004140249A
JP2004140249A JP2002304724A JP2002304724A JP2004140249A JP 2004140249 A JP2004140249 A JP 2004140249A JP 2002304724 A JP2002304724 A JP 2002304724A JP 2002304724 A JP2002304724 A JP 2002304724A JP 2004140249 A JP2004140249 A JP 2004140249A
Authority
JP
Japan
Prior art keywords
lead pin
pin
lead
wiring board
brazing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002304724A
Other languages
English (en)
Other versions
JP4105928B2 (ja
Inventor
Isao Hashiguchi
橋口 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002304724A priority Critical patent/JP4105928B2/ja
Publication of JP2004140249A publication Critical patent/JP2004140249A/ja
Application granted granted Critical
Publication of JP4105928B2 publication Critical patent/JP4105928B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)

Abstract

【課題】磁器強度の低いセラミック配線基板にろう材を介してリードピンを接合した場合、リードピンに斜め方向に外力が生じたときに、セラミックスそのものがその破壊応力に屈してクラック等の破壊が発生しやすくなり、リードピンの接合信頼性の低下等の問題が発生する。
【解決手段】3点曲げ強度が350MPa以下のセラミックスから成る絶縁基体5の表面に、ヘッド部2aの直径が0.4mm以上であるとともに厚みが0.10mm〜0.24mmであり、かつピン部のヤング率が50〜150GPaであるリードピン2をろう材1を介して接合したリードピン付き配線基板である。リードピン2と絶縁基体5との接合強度不足やセラミックスの破壊を防ぐことができ、高い接合信頼性を確保することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子を収容するための半導体素子収納用パッケージや回路基板・電子回路モジュール等に使用される、入出力端子用のリードピンが立設されたいわゆるピングリッドアレイ(PGA)型のリードピン付き配線基板に関するものである。
【0002】
【従来の技術】
従来より、半導体集積回路素子等の半導体素子を収容するための半導体素子収納用パッケージや、高周波回路や電力回路等を構成する回路基板あるいは電子回路モジュール等には、セラミックスから成る絶縁基体の表面および/または内部に配線導体を有する配線基板が使用される。また、この配線基板には、リードピン・ボール端子等の端子部材や放熱板・放熱フィン等の放熱部材、あるいは配線基板と蓋体とから成る容器の内部に半導体素子を気密に収容するために金属製蓋体を取着するためのシールリング等のシール部材といった金属部材が、配線基板の表面のメタライズ配線導体やメタライズ層に、あるいは配線基板の絶縁基体に直接にろう材を介して接合される。
【0003】
例えば、半導体素子収納用パッケージの場合であれば、一般にアルミナセラミックス等の電気絶縁材料から成り、その上面の略中央部に半導体素子を収容するための凹部およびこの凹部周辺から外周端にかけて導出されたW・Mo等の高融点金属粉末から成る複数のメタライズ配線導体を有する絶縁基体としての配線基板と、半導体素子を外部電気回路に電気的に接続するために配線基板の下面に形成されたパッドと呼ばれるメタライズ配線導体に、Agろう等のろう材を介して接合されたリードピン端子を有する形態(ピングリッドアレイ型)で構成され、また必要に応じて金属製放熱部材等が取着されている。そして、配線基板の凹部の底面に半導体素子をガラスや樹脂等から成る接着剤を介して接着固定し、半導体素子の各電極とメタライズ配線導体とをボンディングワイヤ等を介して電気的に接続するとともに、配線基板の上面に蓋体をガラスや樹脂等の封止材を介して接合し、配線基板と蓋体とから成る容器の内部に半導体素子を気密に封止することによって半導体装置が構成される。
【0004】
なお、このような半導体装置の端子部材のリードピンは、一般に、ろう材との接合面積を大きくしてパッドとの接合強度を上げるために、リード線の一方の端部を塑性加工することにより、外部電気回路のソケットに挿入されるピン部と、配線基板のパッドと接合されるヘッド部とを有するネイルヘッド型となっている。
【0005】
一方、近年の高度情報化時代を迎え、信号に使用される周波数帯域はますます高周波帯に移行しつつある。このような高周波の信号の伝送を行なう高周波用の配線基板においては、高周波信号を高速で伝送する上で、配線層を形成する導体の抵抗が低いことが要求され、絶縁基板にもより低い誘電率が要求される。そこで、誘電率が低く高周波用絶縁基体として好適であるガラスセラミックスをセラミックスから成る絶縁基体に用い、Cu・Ag・Au等の低抵抗金属をメタライズ配線導体とした配線基板が多用されている。
【0006】
しかしながら、このような高周波用の配線基板においては、低誘電率のガラスセラミックスはガラス成分を多量に含有することから、その磁器強度は従来のアルミナセラミックス等に比べて低く、また、低抵抗金属は融点が低いことから低温で焼成する必要があるため、メタライズ配線導体のセラミックスへの接合強度も低いものとなっている。
【0007】
このため、このような配線基板のパッドにろう材を介してリードピンを接合しピングリッドアレイ型のリードピン付き配線基板とした場合においては、外部電気回路に配線基板を装着するためにリードピンを外部電気回路のソケットに差し込んだり、あるいは外部電気回路に配線基板を装着後に故障や交換等のメンテナンス等が必要となりリードピンを引き抜いたりした際に、リードピンに垂直方向や斜め方向からの外力が働くと、絶縁基体であるセラミックスとメタライズ配線導体であるパッドとの界面に破壊応力が発生し剥がれが生じたり、セラミックスそのものがその破壊応力に屈して破壊したりして、接合信頼性が低下するという問題があった。
【0008】
そこで、セラミックスとパッドと間の界面における破壊を回避する手法として、活性金属としてTi・ZrまたはHfの少なくとも1種を含有するAg−Cu系ろう材を用いて、リードピン接合用のパッドを配線基板に形成せずに、配線基板の内部から下面に導出された貫通導体(ビア導体)が露出した部分を含む絶縁基体の表面領域にリードピンを直接接合する手法が提案されている。
【0009】
この手法では、パッドを介さずに、配線基板の内部配線の一部である貫通導体(ビア導体)とリードピンとをろう材を介して直接接続することによって電気的接続を行ない、また、貫通導体(ビア導体)の露出部は直径が約100μm以下と小さなことから、リードピンは実質的には絶縁基体であるセラミックスとろう材を介して接合されることになるため、パッドとセラミックスとの接合強度に依存することなくリードピンを接合することができ、セラミックスとパッドと間の界面における破壊を回避することができる。
【0010】
【特許文献1】
特開平8−162563号公報
【特許文献2】
特開平8−298381号公報
【特許文献3】
特開平9−18144号公報
【0011】
【発明が解決しようとする課題】
しかしながら、このような手法においても、リードピンに斜め方向の外力に対してセラミックスの磁器強度以上の破壊応力がセラミックスから成る絶縁基体とろう材との接合面の周端部に集中して作用した場合には、絶縁基体そのものがその破壊応力に屈して破壊しやすくなり、この部分を起点として絶縁基体の内部にクラック等が進行し接合信頼性の低下を引き起こす等の問題は残されたままになっていた。
【0012】
また、パッドとリードピンとの界面が剥離してしまうという従来の問題に代わって、ろう材およびリードピンの剥離がセラミックスから成る絶縁基体とリードピンとの接合信頼性に大きな影響を与えるという問題が新たに発生してしまうことになっていた。
【0013】
本発明は以上のような従来の技術における問題点を解決するために案出されたものであり、その目的は、リードピンに斜め方向の外力が生じても実用上耐えうるレベルのリードピンとセラミックスから成る絶縁基体との接合強度を確保できる、高信頼性のリードピン付き配線基板を提供することにある。
【0014】
【課題を解決するための手段】
本発明者は、上記問題点について鋭意研究した結果、リード付き配線基板においてリードピンに斜め方向に外力が生じた場合のリードピンとセラミックスから成る絶縁基体との接合強度について、リードピンのヘッド部の形状と、ピン部の剛性とを適切な状態に設定することによって、リードピンと絶縁基体との接合強度が大きく改善されることを見出し、本発明を完成するに至った。
【0015】
すなわち、本発明のリードピン付き配線基板は、3点曲げ強度が350MPa以下のセラミックスから成る絶縁基体と、この絶縁基体の表面および/または内部に形成された配線導体と、前記絶縁基体の下面に露出した前記配線導体を含む領域にヘッド部がろう材を介して接合されたリードピンとから成るリードピン付き配線基板であって、前記リードピンは、前記ヘッド部の直径が0.4mm以上であるとともに厚みが0.10〜0.24mmであり、かつピン部のヤング率が50〜150GPaであることを特徴とするものである。
【0016】
本発明のリード付き配線基板によれば、リードピンのヘッド部の直径を0.4mm以上としたことから、リードピンとろう材との接合面積が十分に確保され接合強度を高いものとすることができるため、リードピンに斜め方向から大きな外力が生じても、リードピンとろう材との界面で剥離が生じることを抑制することができる。また、ヘッド部の厚みを0.10〜0.24mmとしたことから、リードピンに斜め方向から外力が生じた際にセラミックスの破壊の起点となるろう材と絶縁基体との接合面の周端部への応力の集中を低減することができるため、3点曲げ強度が350MPa以下と磁器強度が低いセラミックスを絶縁基体として用いても絶縁基体にクラック等の破壊が発生することを防止することができる。さらに、ピン部のヤング率を50〜150GPaとしたことから、リードピンに斜め方向の外力が生じた際に発生する応力の作用点を、ろう材と絶縁基体との接合界面からヘッドピンのピン部側に移動させることができ、ろう材と絶縁基体との接合面の周端部に作用する応力を分散し低減することができる。
【0017】
これにより、ろう材を介して3点曲げ強度が350MPa以下と低いセラミックスから成る絶縁基体とリードピンとを強固に接合することが可能となり、斜め方向に応力が発生した場合においても高い接合信頼性を有するリードピン付き配線基板を提供することができる。
【0018】
【発明の実施の形態】
以下、本発明のリードピン付き配線基板について詳細に説明する。
【0019】
図1は本発明のリードピン付き配線基板を半導体素子を収容する半導体素子収納用パッケージに適用した場合の実施の形態の一例を示す断面図であり、1はろう材、2はリードピン、3は配線基板、4は半導体素子である。配線基板3のセラミックスから成る絶縁基体5は、上面中央部に半導体素子4を搭載するための半導体素子搭載部7を有している。
【0020】
配線基板3を構成する絶縁基体5は、ムライト質焼結体・ガラスセラミックス焼結体等のセラミックスから成る例えば略四角形状の板状体であり、その表面および/または内部に配線導体6を有している。
【0021】
なお、このようなセラミックスから成る絶縁基体5の磁器強度は、JIS−R1601−1995「ファインセラミックスの曲げ強さ試験方法」に規定された方法で求められる3点曲げ強度等で表わすことができる。
【0022】
このような配線基板3は、例えば以下のようにして製作される。
【0023】
絶縁基体5がガラスセラミックス焼結体から成る場合であれば、例えば、ガラス成分としてSiO−B系・SiO−B−Al系・SiO−B−Al−MO系(但し、MはCa・Sr・Mg・BaまたはZnを示す)・SiO−Al−MO−MO系(但し、MおよびMは同一または異なってCa・Sr・Mg・BaまたはZnを示す)・SiO−B−Al−MO−MO系(但し、MおよびMは前記と同じである)・SiO−B−M O系(但し、MはLi・NaまたはKを示す)・SiO−B−Al−M O系(但し、Mは前記と同じである)・PB系ガラス・Bi系ガラス等から成るガラス粉末と、例えば、Al・SiO・ZrOとアルカリ土類金属酸化物との複合酸化物、TiOとアルカリ土類金属酸化物との複合酸化物、AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル・ムライト・コージェライト)等のフィラー粉末とを質量比で40:60〜99:1の割合で混合し、さらに適当な有機溶剤・溶媒を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法やカレンダーロール法によりシート状に成形してセラミックグリーンシート(セラミック生シート)を得る。
【0024】
次に、このセラミックグリーンシートに、導体材料粉末をペースト化した導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法を用いて配線導体6を形成する。導体ペーストの導体材料としては、ガラスセラミックス焼結体に対しては、Cu・Ag・Ag−Pt・Ag−Pd・Au等が一般に用いられる。
【0025】
なお、この配線導体6には、絶縁基体5の上面と下面に位置する導体パターン同士を絶縁基体5の内部で接続するためのビア導体やスルーホール導体等といった貫通導体の部分も含まれる。ここで、図1においてこの貫通導体は、説明のために実際のスケールよりも強調して図示している。これら貫通導体は、例えば、パンチング加工等によりセラミックグリーンシートに形成した貫通孔に導体ペーストを充填することによって形成される。
【0026】
次に、この配線導体6を形成したセラミックグリーンシートを複数枚積層し、所定の温度(ガラスセラミックスの場合であれば約900℃)で焼成することによって、配線基板3が製作される。
【0027】
そして、配線基板3の下面の、所定部位に位置する内部および/または表面の導体パターン同士を接続するための貫通導体(配線導体6)が絶縁基体5の表面に露出した部位を含む領域に、例えば、活性金属としてTi・ZrおよびHfのうち少なくとも1種を含有するAg−Cu系ろう材であるろう材1をペースト化したものをスクリーン印刷法やグラビア印刷法等により印刷し、リードピン2と配線基板3の絶縁基体5とのろう材1を介しての接合(ろう付け)を行なう。
【0028】
リードピン2を絶縁基体5の表面に露出した貫通導体を含む領域に接合するためのろう材1には、BAg−8(72質量%Ag−28質量%Cu)ろう材を始めとして、Agが60〜80質量%でCuが20〜40質量%の組成から成るAg−Cu系ろう材に、活性金属であるTi・ZrおよびHfのうち少なくとも1種を金属または水素化物の状態で外添加で2〜10質量%添加して含有させたものが用いられる。
【0029】
このろう材1を介してリードピン2を絶縁基体5に接合するには、例えば、このろう材1の粉末に有機溶剤・バインダおよび溶媒を合わせて5〜15質量%を外添加で混合して得たろう材ペーストを、絶縁基体5の表面にスクリーン印刷法等によりリードピン2を立設する部位に対応した所定パターンに印刷し、これにリードピン2のヘッド部2aを載置して、これを真空中または中性雰囲気中もしくは還元雰囲気中で所定温度(約800℃)で加熱処理し、ろう材1を溶融させて、絶縁基体5とリードピン2とをろう付け接合する。
【0030】
このとき、ろう材1の融点およびろう付け後の接合部の外観や反応層および合金層の厚み等を考慮して、ろう材1の活性金属の含有量・ボリューム(体積)・ブレージング最高到達温度や、ろう材1の融点以上の温度の保持時間等を決める必要がある。
【0031】
その一例として、72質量%Ag−28質量%CuのいわゆるBAg−8と呼ばれるろう材に活性金属としてTiHを3質量%添加したろう材1を用いて、絶縁基体5にピン径が0.3mm、ヘッド部2aの直径が0.45mm、ヘッド部2aの厚みが0.2mmのリードピン2を接合する場合であれば、ろう材1を直径を0.88mmかつ厚みを60μmとして絶縁基体5の表面に印刷し、リードピン2のヘッド部2aを当接した状態で、真空炉にて最高温度795℃から850℃で5分から1時間保持すれば、良好な接合状態が得られる。
【0032】
ここで、3点曲げ強度が350MPa以下のセラミックスから成る絶縁基体5の表面に、リードピン2をろう材1を介して接合するときは、リードピン2のヘッド部2aの直径が0.4mm以上であることが必要である。
【0033】
ヘッド部2aの直径が0.4mmよりも小さいと、ろう材1とリードピン2との絶対的な接合面積が不足して、リードピン2に斜め方向から大きな外力が生じた際に、リードピン2とろう材1との界面で剥離やクラック等が発生しやすくなり、ろう材1の活性金属の含有量・ボリューム(体積)・ブレージング最高到達温度やろう材1の融点以上の温度の保持時間等をどのように調整しても、ろう材1を介してのリードピン2と絶縁基体5との接合強度が低下してしまい、例えば、リードピン2を45°方向へ10mm/分の速度で引っ張る45°引張り試験等において測定される引張り強度が15N未満と実使用に耐えられない程度まで低下してしまう。従って、ヘッド部2aの直径は0.4mm以上が必要であり、ヘッド部2aの直径が大きくなるほどろう材1とリードピン2の接合面積が増加し、ろう材1を介してのリードピン2と絶縁基体5との接合強度も向上する。
【0034】
なお、上述の通り、ヘッド部2aの直径は0.4mm以上が必要であるが、その直径の上限は、絶縁基体5の外形寸法や、絶縁基体5の下面に複数のリードピン2を立設する部分の面積や、リードピン2の数やリードピン2の配列方法等によって任意に設定することができる。例えば、半導体素子4搭載用の半導体素子収納用パッケージに適用する場合には、一般的に、リードピン2のヘッド部2aの直径として0.4〜1.5mm程度の範囲が選択される。
【0035】
また、リードピン2のヘッド部2aの直径を0.4mm以上とした場合には、ヘッド部2aの厚みを0.10〜0.24mmとすることが重要である。ヘッド部2aの厚みが0.10mmよりも薄いときは、ろう材1がヘッド部2aの上部、すなわちピン部の付け根付近まで這い上がりやすくなり、ろう材1と絶縁基体5との接合部の周端部における絶縁基体5に対するろう材1の接触角が大きくなってしまう。このように絶縁基体5に対するろう材1の接触角が大きくなった場合は、ろう材1と絶縁基体5との接合部の周端部におけるろう材1のボリューム(体積)が大きくなり、これに伴ってリードピン2と絶縁基体5とをろう材1を介して接合する際にろう材1の周端部に発生する残留応力が高いものとなってしまう。その結果、リードピン2に斜め方向から外力が生じた際に、ろう材1と絶縁基体5との接合界面には、外力により発生した応力とろう材1の内部の残留応力とがあいまった大きな破壊応力が作用することとなり、絶縁基体5にクラック等の破壊が発生しやすくなってしまう。
【0036】
一方、ヘッド部2aの厚みが0.24mmよりも厚いときには、リードピン2に斜め方向に外力が加わったときに、力の支点となるピン部のヘッド部2aへの付け根の部分から作用点であるろう材1と絶縁基体5との接合部の周端部までの距離が長くなることによって、加わった外力と同じ方向の周端部側ではヘッド部2aが絶縁基体5に押し付けられる(圧縮)方向の応力が、また、加わった外力と反対方向の周端部側では引き剥がされる(引っ張り)方向の応力が、それぞれが小さな外力であっても両者があいまって大きな応力となってしまい、特に、加わった外力と反対方向の周端部側では容易に絶縁基体5が破壊しやすくなってしまう。
【0037】
さらに、リードピン2のピン部のヤング率は50〜150GPaであることが望ましい。このピン部のヤング率は、リードピン2に斜め方向から外力が加えられた際に、ピン部が変形することによってろう材1と絶縁基体5との接合界面に作用する応力を緩和するという観点では低い方が好ましいが、50GPaより小さいと、リードピン2に斜め方向から外力が加えられた際に容易に伸びてしまったり折れ曲がったりしてしまい実用に耐え得ないものとなる傾向がある。他方、150GPaを超えて大きくなると、ピン部が剛直になり過ぎて、リードピン2のピン部や、ピン部のヘッド部2aへの付け根の部分等における応力緩和作用が小さくなり、加えられた外力が直接にろう材1と絶縁基体5との接合界面に作用してしまい、絶縁基体5の破壊を助長してしまう傾向がある。
【0038】
リードピン2の材質は、上述の通り、ピン部のヤング率が50〜150GPaであればその用途等に応じて任意に選択することができる。例えば、半導体素子収納用パッケージに適用するリードピン2であれば、Cu合金・Ni合金・Al合金・Cu−Ni合金・純Fe・Fe−Ni合金・Fe−Ni−Co合金等を用いることができる。また、ピン部のヤング率が150GPaを超えた材質のリードピン2に熱処理(アニール)を施すことによって、ピン部のヤング率を50〜150GPaの範囲に調整する等の方法によって得たリードピン2を用いても良い。
【0039】
なお、本発明のリードピン付き配線基板に用いられるリードピン2のヘッド部2aの直径および厚み以外の各部の寸法は、外部電気回路のソケットの形状や接続方法等に応じて任意に選択が可能であり、例えば、半導体素子収納用パッケージに適用するリードピン2であれば、一般に、ピン部の直径としては0.1〜1.0mm(ただし、リードピン2はネイルヘッド型であるため、ピン部の直径がヘッド部2aの直径よりも大きくなることはない。)、ピン部の長さとしては1〜6mm程度の範囲で使用される。
【0040】
以上のようにして、リードピン2と絶縁基体5とを接合することにより、斜め方向からリードピン2に外力が生じても、絶縁基体5とリードピン2とのろう材1を介した接合部の接合強度を確保して、良好なろう付け状態のリードピン付き配線基板を得ることが可能となる。
【0041】
なお、このような配線基板3においては、絶縁基体5の表面に形成されるリードピン2が接合されない配線導体6、ならびにリードピン2が接合されない貫通導体の露出する表面には、必要に応じて、絶縁基体5とリードピン2との接合前あるいは接合後に、耐蝕性に優れ、かつ、Ag−Cu系ろう材との濡れ性が良好なNiやAu等の金属皮膜が1〜20μmの厚みでめっき法等により被着される。
【0042】
Niめっき層は、例えばPを4〜12質量%程度含有する無電解Ni−Pめっきから成る。このようなNiめっき層は、まず、配線導体6が形成された絶縁基体5を界面活性剤と塩酸水溶液とから成る温度が25〜50℃の酸性の洗浄液に1〜5分間浸漬して配線導体6の露出した表面を清浄とし、次にこれを純水で洗浄した後、塩化パラジウム・水酸化カリウム・エチレンジアミンテトラアセティクアシッドから成る温度が25〜40℃のパラジウム活性液中に1〜5分間程度浸漬して配線導体6の表面にパラジウム触媒を付着させ、次にこれを純水で洗浄した後、硫酸ニッケル・クエン酸ナトリウム・酢酸ナトリウム・次亜リン酸ナトリウム・塩化アンモニウムから成る温度が50〜90℃の無電解Niめっき液中に2〜60分間浸漬することによって配線導体6の露出した表面に被着される。
【0043】
なお、Niめっき層は、その厚みが1μm未満では、絶縁基体5の表面に形成された配線導体6、図1に示す例では半導体素子4と配線基板3を接続するための電極パッド8となる部位の表面を良好に被覆することができずに、配線導体6の露出した表面に酸化や変色をきたす傾向にある。他方、20μmを超えると、Niめっき層の内部応力によりNiめっき層にクラックや剥がれが発生してしまいやすい。したがって、Niめっき層の厚みは1〜20μmの範囲が好ましい。
【0044】
また、Niめっき層を上述のように無電解Ni−Pめっきから形成する場合は、Niめっき層中のPの含有量が4質量%未満であると、配線導体6の露出した表面にNiめっき層を被着させる際にNiめっきの析出速度が遅くなり、所定の厚みのNiめっき層を得るために長時間を要することとなるので生産性が極めて悪くなる。他方、12質量%を超えると、Niめっき層上に被着させるAuめっき層との反応性が悪くなり、Niめっき層をAuめっき層で良好に被覆することが困難となる傾向にある。したがって、Niめっき層中のPの含有量は、4〜12質量%の範囲が好ましい。
【0045】
特に、絶縁基体5とリードピン2との接合後に無電解めっき法によりNi−Pめっきを施すときには、ろう材1の周りの絶縁基体5上にNiめっきが析出してしまい、隣接する配線導体6同士が短絡してしまう場合がある。これを防止するには、ろう材1ペースト中のバインダ量を少なくして、絶縁基体5の表面における炭素の残留を減らして絶縁基体5の表面にNiめっきが被着する要因を減らすか、めっきの前処理の段階で絶縁基体5の表面をエッチングすることにより、ろう付け時に溶融・気化してろう材1の周りの絶縁基体5の表面に付着したAgやCuといったろう材成分を除去するか、といった対策を採用すればよい。ここで、ろう材1ペースト中のバインダ量としては、以上のような理由と印刷性の観点から、8〜12質量%の割合で外添加するのが適当である。さらに、無電解めっきによるめっき層の耐熱変色性の低下を改善するためには、めっき後に400℃以上で加熱処理することにより、めっき皮膜を緻密化させることが効果的である。
【0046】
そして、半導体素子搭載部7上にエポキシ樹脂やAgエポキシ樹脂等を用いて半導体素子4を搭載し、この半導体素子4上の電極と絶縁基体5の半導体素子搭載部7の近傍に配線導体6の一部として形成された電極パッド8とをAu・Cu・Al等の金属細線で電気的に接続した後、CuやAl等から成る金属製または酸化アルミニウム質焼結体等から成るセラミック製の蓋体9をエポキシ等の樹脂やAu−Sn・Au−Geといった金属ろう材等による封着または溶接によって封止することによって半導体装置となる。
【0047】
【実施例】
次に、本発明のリード付き配線基板について、具体例を説明する。
【0048】
まず、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体の表面に、Ag:72質量%とCu:28質量%とから成るBAg−8組成のAu−Cu系ろう材に活性金属としてのTiHを3質量%およびバインダを10質量%の割合で外添加した活性金属ろう材ペーストを、一つのパッド当たり0.2mgのろう材量になるようにスクリーン印刷して直径0.88mmのろう材パターンを形成し、これを介してピン部の直径が0.3mm、ヘッド部の直径が0.45mm、ヘッド部の厚みが0.08mmから0.25mmまでの8種類(表1に示す実施例1〜6および比較例1・2に対応する)のFe−Ni−Co合金製リードピン(ヤング率120〜130GPa)を、真空炉にて最高温度800℃で15分保持することにより接合した。
【0049】
その後、このリードピンの接合強度(45°引っ張り強度)を、45°方向に10mm/分の速度で引っ張る引っ張り試験により評価した。
【0050】
なお、この形状のリードピンにおいては、45°引っ張り強度が15N以上あればリードピンは折り曲げに耐えうるが、15N未満しか45°引っ張り強度がない場合には、リードピンに外部から力が加わったときにリードピンが折れ曲がる前にガラスセラミックスから成る絶縁基体が破壊してしまうため、ソケット挿入時にリードピンが取れてしまうといった不具合が発生することとなる。これより、接合強度の判断基準としては、45°引っ張り強度が15N以上であれば実用上問題ないとした。
【0051】
これらの結果を表1に示すとともに、図2に線図で示す。なお、図2において、横軸はリードピンのヘッド部の厚み(単位:mm)を、縦軸は45°引っ張り強度(単位:N)を表わし、黒丸はヘッド部のそれぞれの厚みにおける45°引っ張り強度の平均値を、その上側の線は測定最大値を、下側の線は測定最小値を示し、測定値のばらつき範囲を平均値と同時に示している。
【0052】
【表1】
Figure 2004140249
【0053】
表1および図2に示す結果から分かるように、本発明の実施例1〜6では、リードピンの45°引っ張り強度(破壊強度)が最小値でも15N以上であった。一方、比較例1・2では、リードピンの45°引っ張り強度の最小値が15N未満であった。
【0054】
次に、セラミックスの材質を変えて、3点曲げ強度が350MPaのガラスセラミックスおよび400MPaのアルミナセラミックスにおいても、同様にヘッド厚みの異なる8種類のリードピンを接合し、同様の評価を行なった(表1に示す実施例7〜18および比較例3〜6に対応する)。これらの結果を表1に示すとともに、図3および図4にそれぞれ図2と同様の線図で示す。なお、図3は絶縁基体に3点曲げ強度が350MPaのガラスセラミックスを用いた場合の結果であり、図4は3点曲げ強度が400MPaのアルミナセラミックスを用いた場合の結果である。
【0055】
これらの結果から分かるように、3点曲げ強度が350MPaのガラスセラミックスから成る絶縁基体を用いた場合では、45°引っ張り強度の値が異なるものの、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体を用いた場合と同様の傾向であったのに対して、400MPaのアルミナセラミックスから成る絶縁基体を用いた場合では、今回評価したヘッド部の厚みの範囲では、リードピン切れが発生し、あるいは15N以上の大きな45°引っ張り強度で絶縁基体と活性金属ろう材との界面が破壊し、本発明のリードピン付き配線基板におけるリードピンのヘッド部の直径および厚みによるリードピンと絶縁基体との接合強度への影響は認められなかった。
【0056】
次に、リードピンの形状を変えて、同様の評価を行なった。これらの結果を表1に併せて示す。
【0057】
ピン部の直径が0.3mm、ヘッド部の直径が0.40mmで、ヘッド部の厚みが0.10mmおよび0.24mmの2種類(表1に示す実施例19および20に対応する)のFe−Ni−Co合金製リードピンを、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体に接合し、45°引っ張り強度を評価したところ、15N以上の45°引っ張り強度で破壊した。
【0058】
また、ピン部の直径が0.3mm、ヘッド部の直径が0.35mmで、ヘッド部の厚みが0.10mmおよび0.24mmの2種類(表1に示す比較例7および8に対応する)のFe−Ni−Co合金製リードピンを、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体に接合し、45°引っ張り強度を評価したところ、リードピンの45°引っ張り強度の最小値が15N未満であった。
【0059】
さらに、ピン部の直径が0.3mm、ヘッド部の直径が0.55mmおよび0.65mmで、ヘッド部の厚みが0.15mmの2種類(表1に示す実施例21および22に対応する)のFe−Ni−Co合金製リードピンを、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体に接合し、45°引っ張り強度を評価したところ、30N以上の45°引っ張り強度でリードピン切れが発生した。
【0060】
以上のように、3点曲げ強度が350MPa以下のセラミックスから成る絶縁基体の表面に、リードピンをろう材を介して接合する場合には、リードピンのヘッド部の直径を0.4mm以上とし、かつヘッド部の厚みを0.10mm以上0.24mm以下にすることにより、実用上問題ない接合強度を得ることができ、斜め方向に応力が発生した場合においても高い接合信頼性を有するリードピン付き配線基板を提供することができた。
【0061】
次に、ピン部のヤング率がリードピンとガラスセラミックスから成る絶縁基体との接合強度に及ぼす影響について評価を行なうために、3点曲げ強度が200MPaのガラスセラミックスから成る絶縁基体に、ピン部の直径が0.3mm、ヘッド部の直径が0.45mmでヘッド部の厚みが0.17mm(表1に示す実施例3に対応する)のリードピンを、ヤング率が120〜130GPaのFe−Ni−Co合金製のものと、ヤング率が65〜75GPaのAlに熱処理(アニール)を施すことによってヤング率を40〜45GPaに調整したAl製のものと、ヤング率が190〜200GPaのFeに熱処理(アニール)を施すことによってヤング率を155〜160GPaに調整したFe製のものとの3種類の材質によるリードピンを用いて接合し、それぞれの45°引っ張り強度を評価した。
【0062】
その結果、本発明の実施例に対応するヤング率が120〜130GPaのFe−Ni−Co合金製のリードピンにおいては、最小値でも15N以上の45°引っ張り強度を示し実用上問題のない接合強度が得られた。これに対して、ヤング率が40〜45GPaのAl製のリードピンおよびヤング率が155〜160GPaのFe製のリードピンにおいては、最小値が15N以下の値を示すようになり、場合によっては数Nという小さな45°引っ張り強度でリードピン切れや、絶縁基体とろう材の界面の破壊等が発生し、実用上の接合信頼性において不具合が発生する危険性が高いという結果が得られた。
【0063】
これにより、リードピンのヘッド部の直径が0.4mm以上であるとともに厚みが0.10〜0.24mmであり、かつピン部のヤング率が50〜150GPaであることによって、斜め方向に応力が発生した場合においても高い接合信頼性を有するリードピン付き配線基板を提供することができることを確認できた。
【0064】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、リードピンのヘッド部の下部、すなわち絶縁基体と接合する側の底面について、その周縁を面取りしたり丸みを付けたりしたような形状として使用してもよい。また、以上の実施の形態の例では、本発明のリード付き配線基板を半導体素子収納用パッケージに適用したが、混成集積回路基板等の他の用途に適用してもよい。
【0065】
【発明の効果】
本発明のリード付き配線基板によれば、リードピンのヘッド部の直径を0.4mm以上としたことから、リードピンとろう材との接合面積が十分に確保され接合強度を高いものとすることができるため、リードピンに斜め方向から大きな外力が生じても、リードピンとろう材との界面で剥離が生じることを抑制することができる。また、ヘッド部の厚みを0.10〜0.24mmとしたことから、リードピンに斜め方向から外力が生じた際にセラミックスの破壊の起点となるろう材と絶縁基体との接合面の周端部への応力の集中を低減することができるため、3点曲げ強度が350MPa以下と磁器強度が低いセラミックスを絶縁基体として用いても、絶縁基体にクラック等の破壊が発生することを防止することができる。さらに、ピン部のヤング率を50〜150GPaとしたことから、ヘッドピンに斜め方向の外力が生じた際に発生する応力の作用点を、ろう材と絶縁基体との接合界面からヘッドピンのピン部側に移動させることができ、ろう材と絶縁基体との接合面の周端部に作用する応力を分散し低減することができる。
【0066】
以上により、本発明によれば、ろう材を介して3点曲げ強度が350MPa以下と低いセラミックスから成る絶縁基体とリードピンとを強固に接合することが可能となり、斜め方向に応力が発生した場合においても高い接合信頼性を有するリードピン付き配線基板を提供することができた。
【図面の簡単な説明】
【図1】本発明のリードピン付き配線基板の実施の形態の一例を示す断面図である。
【図2】リードピン付き配線基板において、3点曲げ強度200MPaのガラスセラミックスから成る絶縁基体にリードピンを接合したときの、リードピンのヘッド部の厚みと45°引っ張り強度との関係を示す線図である。
【図3】リードピン付き配線基板において、3点曲げ強度350MPaのガラスセラミックスから成る絶縁基体にリードピンを接合したときの、リードピンのヘッド部の厚みと45°引っ張り強度との関係を示す線図である。
【図4】リードピン付き配線基板において、3点曲げ強度400MPaのアルミナセラミックスから成る絶縁基体にリードピンを接合したときの、リードピンのヘッド部の厚みと45°引っ張り強度との関係を示す線図である。
【符号の説明】
1・・・・ろう材
2・・・・リードピン
2a・・・・ヘッド部
3・・・・配線基板
4・・・・半導体素子
5・・・・絶縁基体
6・・・・配線導体
7・・・・半導体素子搭載部
8・・・・電極パッド

Claims (1)

  1. 3点曲げ強度が350MPa以下のセラミックスから成る絶縁基体と、該絶縁基体の表面および/または内部に形成された配線導体と、前記絶縁基体の下面に露出した前記配線導体を含む領域にヘッド部がろう材を介して接合されたリードピンとから成るリードピン付き配線基板であって、前記リードピンは、前記ヘッド部の直径が0.4mm以上であるとともに厚みが0.10〜0.24mmであり、かつピン部のヤング率が50〜150GPaであることを特徴とするリードピン付き配線基板。
JP2002304724A 2002-10-18 2002-10-18 リードピン付き配線基板 Expired - Fee Related JP4105928B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002304724A JP4105928B2 (ja) 2002-10-18 2002-10-18 リードピン付き配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002304724A JP4105928B2 (ja) 2002-10-18 2002-10-18 リードピン付き配線基板

Publications (2)

Publication Number Publication Date
JP2004140249A true JP2004140249A (ja) 2004-05-13
JP4105928B2 JP4105928B2 (ja) 2008-06-25

Family

ID=32452066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002304724A Expired - Fee Related JP4105928B2 (ja) 2002-10-18 2002-10-18 リードピン付き配線基板

Country Status (1)

Country Link
JP (1) JP4105928B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340443A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置
JP2007294601A (ja) * 2006-04-24 2007-11-08 Kyocera Corp 配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340443A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 電子部品収納用パッケージおよび磁気センサ装置
JP4637505B2 (ja) * 2004-05-26 2011-02-23 京セラ株式会社 磁気センサ装置
JP2007294601A (ja) * 2006-04-24 2007-11-08 Kyocera Corp 配線基板

Also Published As

Publication number Publication date
JP4105928B2 (ja) 2008-06-25

Similar Documents

Publication Publication Date Title
JP2009224651A (ja) 配線基板およびその製造方法
JP2006121034A (ja) リードピン付き配線基板
JP4105928B2 (ja) リードピン付き配線基板
JP2004059375A (ja) セラミックス−金属部材接合体
JP4364033B2 (ja) リードピン付き配線基板
JP2000286353A (ja) 半導体素子収納用パッケージ
JP4688314B2 (ja) 配線基板の製造方法
JP2006173222A (ja) 配線基板
JP2004289092A (ja) リードピン付き配線基板
JP2006148000A (ja) ガラスセラミック配線基板
JP2005285967A (ja) リードピン付き配線基板
JPH07202356A (ja) 回路基板
JP2005236213A (ja) リードピン付き配線基板
JP3645744B2 (ja) セラミック配線基板
JP4685984B2 (ja) 配線基板
JP2006093571A (ja) リードピン付き配線基板
JP2006100447A (ja) リードピン付き配線基板
JP3537667B2 (ja) 配線基板
JP3583018B2 (ja) セラミック配線基板
JP3623686B2 (ja) 配線基板の製造方法
JP2006066653A (ja) リードピン付き配線基板
JP2008177334A (ja) 電子部品搭載用基板
JP2006121022A (ja) リードピン付き配線基板およびその製造方法
JP2006121018A (ja) リードピン付き配線基板
JP2004087831A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080328

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees