JP2006148000A - ガラスセラミック配線基板 - Google Patents

ガラスセラミック配線基板 Download PDF

Info

Publication number
JP2006148000A
JP2006148000A JP2004338870A JP2004338870A JP2006148000A JP 2006148000 A JP2006148000 A JP 2006148000A JP 2004338870 A JP2004338870 A JP 2004338870A JP 2004338870 A JP2004338870 A JP 2004338870A JP 2006148000 A JP2006148000 A JP 2006148000A
Authority
JP
Japan
Prior art keywords
lead pin
brazing material
connection pad
wiring board
intermetallic compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004338870A
Other languages
English (en)
Inventor
Hiroshi Makino
浩 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004338870A priority Critical patent/JP2006148000A/ja
Publication of JP2006148000A publication Critical patent/JP2006148000A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 ガラスセラミック製の絶縁基体にリードピンをろう付けし、その後放熱部材をろう付けする際にリードピン接続パッド内に生成される金属間化合物とＡｇ−Ｃｕ合金ろう材との熱膨張係数の差が大きいため、リードピン接続パッド内に残留応力が発生し、リードピンに外力が加わった際にリードピン接続パッド部の破壊が発生しやすくなるという問題があった。
【解決手段】 ガラスセラミックスから成る絶縁基体の主面に配線導体が形成されるとともに、前記絶縁基体の一方主面の前記配線導体に、リードピンのヘッド部が活性金属としてＴｉを含むＡｇ−Ｃｕ合金ろう材から成るリードピン接続パッドを介して接続されており、前記絶縁基体の他方主面に、放熱部材が活性金属としてＴｉを含むＡｇ−Ｃｕ合金ろう材から成る放熱部材接続パッドを介して接合されている配線基板であって、前記リードピン接続パッドを、Ａｇ−Ｃｕ合金ろう材とＮｉおよびＴｉから成る金属間化合物で構成する。
【選択図】 図１

Description

本発明は、半導体素子を収容するための半導体素子収納用パッケージや回路基板、電子回路モジュール等に使用される、入出力端子用のリードピンが取着された、所謂ピングリッドアレイ（ＰＧＡ）用のガラスセラミック配線基板に関する。
従来から、ＩＣ，ＬＳＩ等の半導体集積回路素子等の半導体素子を収容するための半導体素子収納用パッケージや、高周波回路や電力回路等を構成する回路基板あるいは電子回路モジュール等には、セラミックスから成る絶縁基体の表面および内部の少なくとも一方に配線導体を有する配線基板が使用されている。この配線基板には、一般的に、リードピン、ボール端子等の端子部材や放熱板、放熱フィン等の放熱部材、あるいは配線基板と蓋体とから成る容器の内部に半導体素子を気密に収容するために、金属製の蓋体を取着するためのシールリング等のシール部材といった金属部材が、配線基板の表面のメタライズ層から成る配線導体にろう材を介して接合されている。
上記の配線基板においては、高周波信号を高速で伝送する上で、配線導体を形成する導体の抵抗が低いことが要求され、絶縁基体にもより低い誘電率が要求されている。
例えば、誘電率が低く高周波用の絶縁基体として好適であるガラスセラミックスを絶縁基体に用い、Ｃｕ，Ａｇ，Ａｕ等の低抵抗金属のメタライズ層を配線導体として形成した配線基板が多用されている。
一方、配線基板材料をガラスセラミックスとした場合には、ガラスセラミックスはガラス成分を多量に含有することから、その磁器強度は従来のアルミナセラミックス等に比べて低く、また、低抵抗金属は融点が低いことから低温で焼成する必要があるため、メタライズ層から成る配線導体のガラスセラミックスへの接合強度も低いものとなっている。このような配線基板のメタライズパッドにろう材を介してリードピンを接合しピングリッドアレイ型のリードピン付き配線基板とした場合、外部電気回路に配線基板を装着するためにリードピンを外部電気回路のソケットに差し込んだり、外部電気回路に配線基板を装着後に故障や交換等のメンテナンス等が必要となりリードピンを引き抜いたりした際に、リードピンに垂直方向や斜め方向からの外力が働くと、絶縁基体であるガラスセラミックスとメタライズパッドとの界面に破壊応力が発生して、メタライズパッドに剥がれが生じたり、ガラスセラミックスそのものがその破壊応力に屈して破壊されたりして、接合信頼性が低下するという問題点があった。
そこで、磁器強度の弱いガラスセラミックス等の絶縁基体とメタライズパッドとの界面における破壊を回避する手法として、活性金属としてＴｉを含有するＡｇ−Ｃｕ合金ろう材を用いて、リードピン接合用のメタライズパッドを配線基板に形成せずに、配線基板の内部から下面に導出された配線導体としての貫通導体（ビア導体）が絶縁基体の表面に露出した部位を含む領域にリードピンを直接接合する手法が提案されている。
この手法では、メタライズパッドを介さずに、配線基板の配線導体の一部である貫通導体の絶縁基体の表面に露出した部位とリードピンとを、Ｔｉを含有するＡｇ−Ｃｕ合金ろう材から成るリードピン接続パッドを介して直接接続することによって電気的な接続を行なうことができる。また、貫通導体の露出部は通常は直径が約１００μｍ以下と小さいことから、リードピンは実質的には絶縁基体とリードピン接続パッドを介して接合されるため、メタライズパッドと絶縁基体との接合強度に依存することなくリードピンを接合することができ、絶縁基体とメタライズパッドとの間の界面における破壊を回避することができる。
さらに、近年において半導体素子の発熱量は増大する傾向にあり、これに対応するために上記のリードピン付き配線基板に熱伝導率が高いＡｌ合金やＣｕ合金等から成る放熱部材を取着して、放熱性を高めた構造とすることが検討されている。
このようなガラスセラミックスから成る絶縁基体に放熱部材を取着する方法としては、前述のリードピンと同様に、活性金属としてＴｉを含有するＡｇ−Ｃｕ合金ろう材から成る放熱部材接続パッドを介して直接接合する方法が用いられている。
この場合、リードピンと放熱部材を絶縁基体に一括して取着することを容易とするために、ろう材を予め熱処理して加工することによりリボン状とし、冶具での固定を可能としたろう材（プリフォーム材ともいう）を用いることが望ましいが、活性金属としてＴｉを含有するＡｇ−Ｃｕ合金ろう材は、熱処理を行なうと活性金属が酸素あるいは窒素と反応し反応性の高い電子を失うためにその活性が失われてしまうのでリボン化できない。このため、ペースト状のＴｉを含有するＡｇ−Ｃｕ合金ろう材をスクリーン印刷法やグラビア印刷法といった印刷法によってリードピン接続パッドおよび放熱部材接続パッドを形成している。
したがって、リードピンおよび放熱部材を絶縁基体に取着するには、一方主面にリードピン接続パッドまたは放熱部材接続パッドを印刷法により形成してリードピンまたは放熱部材を取着した後に、再度、他方主面にリードピン接続パッドまたは放熱部材接続パッドを印刷法により形成してリードピンまたは放熱部材を取着する、といったように印刷工程および加熱処理を数回繰り返すことによって行なわれている。
特開平８−１６２５６３号公報 特開平８−２９８３８１号公報 特開平９−１８１４４号公報
しかしながら、上記の方法によれば、放熱部材を先に取着した後にリードピンを取着しようとした場合には、放熱部材と絶縁基体の熱膨張率の差に起因して放熱部材取着後に絶縁基体にそりが発生するために、リードピンを絶縁基体の所望の位置に取着する場合、絶縁基体主面の直径が約１００μｍ以下と小さな貫通導体の露出部にリードピンを正確に取着することが困難であり位置ズレや断線が発生するという問題点があった。
そこで、リードピンを先に絶縁基体へ取着した後に放熱部材を取着することが考えられるが、この場合には、リードピンを接合するためのリードピン接続パッドは２回以上の加熱処理が加えられることになり、以下のような問題を発生させる。
絶縁基体に取着されるリードピンの材質としては、鉄−ニッケル−コバルト合金（Ｆｅ−Ｎｉ−Ｃｏ）や鉄−ニッケル合金（Ｆｅ−Ｎｉ）や銅（Ｃｕ）が一般的であるが、これらのリードピンとリードピン接続パッドの間では、１回目の加熱によってリードピンからろう材中へ拡散する鉄（Ｆｅ）やコバルト（Ｃｏ）や銅（Ｃｕ）等の元素と、Ａｇ−Ｃｕ合金ろう材内の活性金属のＴｉが反応して鉄−チタン合金（Ｆｅ−Ｔｉ）やコバルト−チタン合金（Ｃｏ−Ｔｉ）、銅−チタン合金（Ｃｕ−Ｔｉ）等の金属間化合物が形成され、さらに、２回目の加熱においてはＡｇ−Ｃｕ合金ろう材とこれらの金属間化合物の界面において熱膨張率の差による内部応力が発生し残留応力が存在している。
このようなリードピン接続パッド内に残留応力を有する状態でリードピン付き配線基板をソケットへ挿抜するなどしてリードピンに外力が加えられた場合、外力と残留応力が相俟って金属間化合物に加わる応力が金属間化合物の破壊強度を超え、Ａｇ−Ｃｕ合金ろう材と金属間化合物の界面から、比較的脆い性質を有する金属間化合物へとクラックが進行してしまい、リードピンの電気的および機械的な接合信頼性の低下を引き起こし、場合によっては絶縁基体からリードピンが脱離してしまうという問題点があった。
本発明は、上記の問題点を解決すべく案出されたもので、その目的は、ガラスセラミックスから成る絶縁基体の一方主面にリードピンが接続されており、他方主面に放熱部材が接合されている配線基板において、絶縁基体に取着したリードピンに外力が生じても、実用上耐えうるレベルのリードピンとガラスセラミックスから成る絶縁基体との接合強度を確保できる高信頼性を有した高放熱性のガラスセラミック配線基板を提供することにある。
本発明のガラスセラミック配線基板は、配線導体を有したガラスセラミック製絶縁基体に、第１のろう材で第１の金属部材を接合するとともに、前記第１のろう材よりも溶融温度の低い第２のろう材で第２の金属部材を接合してなるガラスセラミック配線基板であって、前記第１のろう材が、Ａｇ−Ｃｕ合金ろう材とＮｉ及びＴｉから成る金属間化合物とを含んで成ることを特徴とするものである。
また、本発明のガラスセラミックス配線基板は、前記第１の金属部材がリードピンであり、前記第２の金属部材が放熱部材であることを特徴とするものである。
さらに、本発明のガラスセラミックス配線基板は、前記金属間化合物が、前記リードピンの表面に形成されたＮｉ皮膜中のＮｉを、Ｔｉを含むＡｇ−Ｃｕ合金ろう材中に拡散させることにより生成されたものであることを特徴とするものである。
本発明のガラスセラミック配線基板によれば、第１の金属部材を接合するための第１のろう材はＡｇ−Ｃｕ合金ろう材およびＮｉとＴｉとから成る金属間化合物で構成されるとしたことから、ＮｉおよびＴｉから成る金属間化合物は内部に双晶を有する結晶構造を取るために、結晶格子に歪が生じた場合、双晶のすべり変形により塑性変形を生じることで歪を緩和することができるため、放熱部材をＴｉを含むＡｇ−Ｃｕ合金ろう材で取着する際に、リードピン接続パッド内に生じる残留応力を双晶のすべり変形によって軽減することができる。この結果、ソケットへ挿抜するなどしてリードピンへ外力が加えられた場合でも、リードピン接続パッド内に生じる残留応力が軽減され、リードピンが切断してしまう大きさの外力が加わった場合でも金属間化合物に加わる応力は金属間化合物の破壊強度を超えることが無く、リードピン接続パッドが破壊してリードピンが絶縁基体から脱離してしまうことがなく、より高いリードピンの接合を得ることが可能となる。
また、本発明のガラスセラミック配線基板によれば、第１の金属部材をリードピン、第２の金属部材を放熱部材としたことから放熱性に優れたリードピン付きガラスセラミック配線基板を得ることが可能となる。
また、本発明のガラスセラミック配線基板によれば、リードピンの表面に形成された Ｎｉ皮膜中のＮｉを、Ｔｉを含むＡｇ−Ｃｕ合金ろう材中に拡散させることによりＮｉとＴｉとから成る金属間化合物を生成するとしたことから、リードピンから、Ｔｉを含むＡｇ−Ｃｕ合金ろう材中へリードピンを構成元素が拡散し、Ｎｉ以外の金属元素とＴｉから成る金属間化合物が形成することを抑制することが可能となる。
以下、本発明について詳細に説明する。図１は半導体素子を収容する半導体素子収納用パッケージに本発明のガラスセラミック配線基板を適用した場合の実施の形態の一例を示す断面図である。図１において、１はリードピン、２はリードピン接続パッド、３はガラスセラミック配線基板（以下、配線基板ともいう）、４は半導体素子である。配線基板３のガラスセラミックスから成る絶縁基体５は、上面の中央部に半導体素子４を搭載するための搭載部７を有し、放熱部材接続パッド８の上に放熱部材９が取着されている。
絶縁基体５は、ガラスセラミックスの焼結体から成る、例えば四角形状の板状体であり、その表面および内部の少なくとも表面に配線導体６を有している。このような配線基板３は、例えば以下のようにして製作される。
まず、セラミック粉末，有機バインダ，溶融成分に溶剤（有機溶剤，水等）、必要に応じて硬度や強度を調整するための所定量の可塑剤，分散剤を加えてスラリーを得、これをＰＥＴフィルムや紙等の支持体上にドクターブレード法，リップコーター法，ダイコーター法等のシート成型方法によりセラミックグリーンシートを作製する。
ガラスセラミックスから成る絶縁基体５を得るためのセラミック粉末としては、例えばＳｉＯ２−Ａｌ２Ｏ３−ＭｇＯ−ＺｎＯ−Ｂ２Ｏ３,ＳｉＯ２−Ｂ２Ｏ３−Ａｌ２Ｏ３−ＮａＯ２,ＳｉＯ２−Ｂ２Ｏ３−Ｋ２Ｏ−Ａｌ２Ｏ３−ＮａＯ等の硼珪酸ガラスのような低熱膨張係数のガラス粉末とアルミナ,コーディエライト,石英ガラス,ムライトのようなフィラー粉末とを混合したものを用いればよく、要求される特性に合わせてその種類や組合せ、含有量は適宜選択される。
より具体的には、３０〜５５質量％のＳｉＯ２、１５〜４０質量％のＡｌ２Ｏ３、３〜２５質量％のＭｇＯ、２〜１５質量のＺｎＯ、２〜１５質量％のＢ２Ｏ３を含有するガラス粉末６４．５〜９８．５質量％と、コーディエライト粉末０．５〜２０質量％と、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも１種のフィラー粉末１〜３５質量％とを含有するものがある。このガラス粉末を１０５０℃以下の熱処理を施すことにより、少なくともコーディエライトを結晶相として析出させ、さらにコーディエライトとともに、ガーナイト、スピネル、ムライトの群から選ばれる少なくとも１種を結晶相として析出させることによって、絶縁基体５の低熱膨張化、低誘電率化、低ヤング率化を達成することができる。低熱膨張化と低ヤング率化により１次実装と２次実装の信頼性の向上が達成されるのでより好ましいものとなる。
次に、このセラミックグリーンシートに、導体材料の粉末をペースト化した導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法を用いて、配線導体６を形成する。
導体ペーストの導体材料としては、ガラスセラミックス焼結体に対しては、Ｃｕ，Ａｇ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ，Ａｕ等が好適に用いられる。
なお、この配線導体６には、絶縁基体５の上面と下面とにそれぞれ配置された導体パターン同士を絶縁基体５の内部で接続するためのビア導体やスルーホール導体等といった貫通導体の部分も含まれる。この貫通導体は、例えば、パンチング加工等によりセラミックグリーンシートに形成した貫通孔に導体ペーストを充填することによって形成される。
次に、配線導体６を形成したセラミックグリーンシートを複数枚積層し、所定の温度（ガラスセラミックスの場合であれば約９００℃）で焼成することによって、配線基板３が製作される。
そして、配線基板３の下面の、配線導体６としての貫通導体が絶縁基体５の表面に露出した部位を含む領域に、活性金属としてＴｉを含有するＡｇ−Ｃｕ合金ろう材をペースト化したものをスクリーン印刷法やグラビア印刷法等により印刷しリードピン接続パッド２を形成し、ネイルヘッド型のリードピン１と配線基板３の配線導体６および絶縁基体５とを、リードピン接続パッド２を介してろう付けする。
Ａｇ−Ｃｕ合金ろう材は、ＢＡｇ−８（ＪＩＳ Ｚ−３２６１：７２質量％Ａｇ−２８質量％Ｃｕ）ろう材を始めとして、Ａｇが６０〜８０質量％でＣｕが２０〜４０質量％の組成から成るＡｇ−Ｃｕ合金ろう材に、活性金属であるＴｉを、金属または水素化物の状態で外添加で２〜１０質量％添加したものが用いられる。
このＡｇ−Ｃｕ合金ろう材を介してリードピン１を絶縁基体５に接合するには、例えば、Ａｇ−Ｃｕ合金ろう材の粉末に有機溶剤、バインダおよび溶媒を合わせて５〜１５質量％を外添加で混合して得たろう材ペーストを、配線導体６が露出した部位、例えば貫通導体の露出した端面を含む絶縁基体５の表面に、スクリーン印刷法等によりリードピン１を取着する部位に対応した所定パターンで印刷しリードピン接続パッド２を形成し、これにリードピン１のヘッド１ａを載置して、これを真空中または中性雰囲気中もしくは還元雰囲気中でＡｇ−Ｃｕ合金ろう材の溶融温度に合わせた所定温度（例えば約８００℃）で加熱処理し、Ａｇ−Ｃｕ合金ろう材を溶融させて、配線導体６および絶縁基体５とリードピン１をろう付け接合する。
次に、絶縁基板３上面の半導体素子４の搭載部７および表面に配線導体６が露出していない部位に放熱部材接続パッド９をスクリーン印刷法やグラビア印刷法等により形成し、放熱部材８と配線基板３の絶縁基体５とを放熱部材接続パッド８を介してリードピン１と同様の方法でろう付けする。
ここで、リードピン接続パッド２はＡｇ−Ｃｕ合金ろう材とＮｉおよびＴｉから成る金属間化合物で構成されていることが重要である。ＮｉおよびＴｉからなる金属間化合物は双晶を有する結晶構造であるという特徴がある。
リードピン１のろう付け接合において、リードピン接続パッド２中に形成される金属間化合物がＮｉおよびＴｉから成る金属間化合物であると、ＮｉおよびＴｉから成る金属間化合物は内部に双晶を有する結晶構造であることから、放熱部材８をろう付けした際の残留応力を、この双晶がすべり変形することにより軽減することができる。このため、リードピン１にリードピン１が切断してしまう大きさの外力が加わった場合でも金属間化合物に加わる応力は金属間化合物の破壊強度を超えることが無く、リードピン接続パッド２が破壊してリードピン１が絶縁基体５から脱離してしまうことを防止できる。
これに対して、リードピン接続パッド２中に形成された金属間化合物がＮｉ以外の金属元素とＴｉから成る金属間化合物の場合では結晶構造中に双晶が存在しないため、双晶のすべり変形による残留応力の軽減が生じないため、リードピン１に外力が加えられた場合、外力と残留応力が相俟って金属間化合物に加わる応力が金属間化合物の破壊強度を超え、リードピン接続パッド２が破壊しリードピン１が絶縁基体５から脱離してしまう。
リードピン接続パッド２をＡｇ−Ｃｕ合金ろう材とＮｉおよびＴｉから成る金属間化合物で構成されたものとするには、リードピン１に予め１μｍ以上の厚みのＮｉ表面層を形成したものを用いることが好ましい。
リードピン１にＮｉ表面層を形成しておくと、ろう付けの間にリードピン１のＮｉ表面層からリードピン接続パッド２へとＮｉが拡散する。リードピン接続パッド２中へ拡散したＮｉはリードピン接続パッド２中の活性金属であるＮｉと化学結合し、ＮｉおよびＴｉから成る金属間化合物がリードピン接続パッド２中に形成される。このＮｉおよびＴｉから成る金属間化合物は内部に双晶を有する結晶構造をもつために、リードピン接続パッド２内において残留応力が発生した場合には双晶のすべり変形によって残留応力の軽減効果を示す。
さらに、Ｎｉ表面層はろう付け時にリードピン１からリードピン接続パッド２へとリードピン１の構成元素が拡散しＮｉ以外の金属元素とＴｉから成る金属間化合物が形成することを抑制することができる。
リードピン１のＮｉ表面層厚みが１μｍより薄い場合には、リードピン１の表面を良好に被覆することが難しくなり、リードピン１を構成する元素がリードピン接続パッド２へと拡散することを防止しにくくなる。その結果、リードピン接続パッド２中にＮｉ以外の金属元素とＴｉから成る金属間化合物が形成されてしまう。したがって、Ｎｉ表面層の厚みは１μｍ以上が好ましい。なお、Ｎｉ表面層の厚みはリードピン１からの構成元素の拡散を抑制するという観点からは１μｍ以上あれば良いが、Ｎｉ表面層が厚くなりすぎるとリードピン１のＮｉ表面層に内在される残留応力が大きくなり、Ｎｉ表面層にクラックや剥がれが発生しやすくなるため、Ｎｉ表面層厚みの上限は２０μｍ程度が望ましい。
リードピン１にＮｉ表面層を形成する方法としては、蒸着法やめっき法を用いることができるが、特に、めっき法を用いることが、Ｎｉ表面層を比較的短時間で安価に形成できるという観点からは好ましい。
なお、本発明のガラスセラミック配線基板３に用いられるリードピン１の材質、ピン部の長さ、ヘッド部１ａの厚み等は、外部電気回路のソケットの形状や接続方法等に応じて選択が可能である。例えば、半導体素子収納用パッケージに適用するリードピン１であれば、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金製のものが使用され、ピン部の長さとしては１〜６ｍｍ程度の範囲のものが使用される。
また、放熱部材８の材質、形状も配線基板３の形状に応じて選択が可能である。例えば、半導体素子収納用パッケージに適用する放熱部材８であれば、Ａｌ合金やＣｕ合金製のものが使用され、放熱板高さとしては５〜５０ｍｍ程度の範囲のものが使用される。
以上のようにして、リードピン１と絶縁基体５とを接合することにより、リードピン１に外力が加わっても、絶縁基体５とリードピン１のリードピン接続パッド２を介した接合部において高い接合強度を確保することができ、良好なろう付け状態でリードピン１が接合されたガラスセラミック配線基板３を得ることが可能となる。
なお、本発明の配線基板３においては、絶縁基体５の表面に形成される配線導体６のリードピン１が接合されない部位の表面、および貫通導体の露出する表面のリードピン１が接合されない部位には、絶縁基体５とリードピン１との接合前あるいは接合後に、耐蝕性に優れ、かつＡｇ−Ｃｕ合金ろう材２との濡れ性が良好なＮｉやＡｕ等の金属層が１〜２０μｍの厚みでめっき法等により被着されていてもよい。
Ｎｉめっき層は、例えばＰを４〜１２質量％程度含有する無電解Ｎｉ−Ｐめっき層から成る。このようなＮｉめっき層は、まず、配線導体６が形成された絶縁基体５を界面活性剤と塩酸水溶液とから成る温度が２５〜５０℃の酸性の洗浄液に１〜５分間浸漬して、配線導体６の露出した表面を清浄とし、次にこれを純水で洗浄した後、塩化パラジウム，水酸化カリウム，エチレンジアミンテトラアセティクアシッドから成る温度が２５〜４０℃のパラジウム活性液中に１〜５分間程度浸漬して、配線導体６の表面にパラジウム触媒を付着させ、次にこれを純水で洗浄した後、硫酸ニッケル，クエン酸ナトリウム，酢酸ナトリウム，次亜リン酸ナトリウム，塩化アンモニウムから成る温度が５０〜９０℃の無電解Ｎｉめっき液中に、２〜６０分間浸漬することによって、配線導体６の露出した表面に被着される。
なお、Ｎｉめっき層は、その厚みが１μｍ未満では、絶縁基体５の表面に形成された配線導体６の表面、図２に示す例では半導体素子４の電極が接続される電極パッド８となる部位の表面を良好に被覆することができず、配線導体６の露出した表面に酸化や変色をきたす傾向にある。他方、２０μｍを超えると、Ｎｉめっき層の内部応力によりＮｉめっき層にクラックや剥がれが発生しやすい。従って、Ｎｉめっき層の厚みは１〜２０μｍの範囲が好ましい。
また、Ｎｉめっき層を上述のように無電解Ｎｉ−Ｐめっきにより形成する場合、Ｎｉめっき層中のＰの含有量が４質量％未満であると、配線導体６の露出した表面にＮｉめっき層を被着させる際にＮｉめっきの析出速度が遅くなり、所定の厚みのＮｉめっき層を得るために長時間を要することとなるので生産性が極めて悪くなる。他方、１２質量％を超えると、Ｎｉめっき層上に被着させるＡｕめっき層との反応性が悪くなり、Ｎｉめっき層をＡｕめっき層で良好に被覆することが困難となる傾向にある。従って、Ｎｉめっき層中のＰの含有量は４〜１２質量％の範囲が好ましい。
特に、絶縁基体５とリードピン１との接合後に無電解めっき法によりＮｉ−Ｐめっきを施すときには、リードピン接続パッド２の周りの絶縁基体５上にＮｉめっきが析出してしまい、隣接する配線導体６同士が短絡する場合がある。これを防止するには、Ａｇ−Ｃｕ合金ろう材２ペースト中の樹脂バインダ量を少なくして、絶縁基体５の表面における炭素の残留を減らして絶縁基体５の表面にＮｉめっきが被着する要因を減らすか、めっきの前処理の段階で絶縁基体５の表面をエッチングすることにより、ろう付け時に溶融、気化してリードピン接続パッド２の周りの絶縁基体５の表面に付着したＡｇやＣｕといったろう材成分を除去するといった対策を施せばよい。
ここで、Ａｇ−Ｃｕ合金ろう材２のペースト中の樹脂バインダ量としては、以上のような理由および印刷性の観点から、８〜１２質量％の割合で外添加するのがよい。さらに、無電解めっきによるめっき層の耐熱性および変色性の低下を改善するためには、めっき後に４００℃以上で加熱処理することにより、めっき層を緻密化させることが効果的である。
そして、本発明のガラスセラミック配線基板３は、搭載部７上にエポキシ樹脂やＡｇエポキシ樹脂等を用いて半導体素子４を搭載し、半導体素子４上の電極と、絶縁基体５の搭載部７の近傍に配線導体６の一部として形成された電極パッド８とを、Ａｕ，Ｃｕ，Ａｌ等の金属細線（ボンディングワイヤ）で電気的に接続した後、ＣｕやＡｌ等から成る金属製または酸化アルミニウム質焼結体等のセラミック製の蓋体９を、エポキシ樹脂等の樹脂やＡｕ−Ｓｎ合金，Ａｕ−Ｇｅ合金といったろう材等による接着、または溶接によって取着し封止することによって、リードピン１に外力が加えられた場合でもリードピン接続パッド２から破壊することのない電気的接合信頼性の高く高放熱性の電子装置となる。
本発明のガラスセラミック配線基板の実施例について以下に説明する。
まず、４４質量％のＳｉＯ２、２８質量％のＡｌ２Ｏ３、１１質量％のＭｇＯ、５質量％のＺｎＯ、５質量％のＢ２Ｏ３、６質量％のＣａＯ、１質量％のＢａＯを含有するガラス粉末８５質量％と、フィラー粉末としてコーディエライト粉末５質量％と、ムライト粉末１０質量％とに、有機バインダ、有機溶剤、可塑剤、分散剤を加えてスラリーを得、これをＰＥＴフィルムの支持体上にドクターブレード法によりセラミックグリーンシートを作製した。
次に、このセラミックグリーンシートにパンチング加工により貫通孔を形成し、導体ペーストを充填することによってビア導体を形成した。
次に、Ｃｕ粉末をペースト化した導体ペーストをスクリーン印刷法より印刷して配線導体を形成した。
次に、これらのビア導体と配線導体を形成したセラミックグリーンシートを複数枚積層し、９５０℃の温度で焼成することによってガラスセラミックスから成る絶縁基体を製作した。
次に、これら各種の絶縁基体の表面に、Ａｇ７２質量％とＣｕ２８質量％とから成るＡｇ−Ｃｕ合金ろう材（ＢＡｇ−８）に活性金属としてのＴｉＨ２を３質量％および樹脂バインダを１０質量％の割合で外添加した活性金属含有Ａｇ−Ｃｕ合金ろう材のろう材ペーストを、リードピン接続パッドとしてスクリーン印刷し、ろう付け後の直径が０．９０ｍｍとなるように形成した。
次に、このリードピン接続パッドを介して、ピン部の直径が０．２０ｍｍ、ヘッド部の厚みが０．１５ｍｍ、ヘッド部の直径が０.４５ｍｍであるＦｅ−Ｎｉ−Ｃｏ合金製のリードピンにＮｉ表面層としてＮｉめっきを施したものを真空炉中で最高温度８００℃を１５分保持することにより接合した。
また、同様にピン部の直径が０．２０ｍｍ、ヘッド部の厚みが０．１５ｍｍ、ヘッド部の直径が０.４５ｍｍであるＦｅ−Ｎｉ合金製のリードピンにＮｉ表面層としてＮｉめっきを施したものを真空炉中で最高温度８００℃を１５分保持することにより接合した。
次に、リードピンを取着した絶縁基体の他方主面に、Ａｇ７２質量％とＣｕ２８質量％とから成るＡｇ−Ｃｕ合金ろう材（ＢＡｇ−８）に活性金属としてのＴｉＨ２を３質量％および樹脂バインダを１０質量％の割合で外添加した活性金属含有Ａｇ−Ｃｕ合金ろう材のろう材ペーストを、放熱部材接続パッドとしてスクリーン印刷し、Ｃｕ合金製の放熱部材をリードピンと同様の方法にて接合した。
その後、このリードピンの接合強度（４５°引っ張り強度）を、４５°上方に１０ｍｍ／分の速度で引っ張る引っ張り試験により評価した。
なお、リードピンについて、４５°引っ張り強度（破壊強度）が１５Ｎ以上であればリードピンは折り曲げに耐え得るが、４５°引っ張り強度が１５Ｎ未満しかない場合、リードピンに外力が加わった際にリードピンが折れ曲がる前にリードピン接続パッドが破壊してしまうため、ソケット挿入時にリードピンが取れるといった不具合が発生することとなる。これより、接合強度の判断基準として、４５°引っ張り強度が１５Ｎ以上であれば実用上問題ないとした。その結果を表１に示す。
Figure 2006148000
表１より、リードピンに１ｕｍ以上のＮｉめっきを施し、リードピン接続パッドがＡｇ−Ｃｕ合金ろう材とＮｉおよびＴｉから構成される本発明のガラスセラミック配線基板（試料Ｎｏ３〜５，８〜１０）は、リードピンの４５°引っ張り強度が最小値でも１５Ｎ以上であり、十分な接合強度であった。また、破壊の状態は、リードピン接続パッド内部ではなく、ピン部で切断されたものであった。
一方、リードピンに施したＮｉめっきの厚みが１ｕｍ未満で、リードピン接続パッド内にＦｅおよびＴｉから成る金属間化合物やＣｏおよびＴｉから成る金属間化合物が生成される試料Ｎｏ１，２，６,７は、リードピンの４５°引っ張り強度の平均値が１５Ｎ未満であり、いずれもリードピン接続パッド内部の金属間化合物とＡｇ−Ｃｕ合金ろう材の界面を基点としたリードピン接続パッド破壊が生じた。
以上より、本発明の構成のガラスセラミック配線基板を用いることで、実用上問題ない接合強度を得ることができ、リードピンに外力が加わった際にも高い接合信頼性を有し、また、高放熱性を有するガラスセラミック配線基板を得ることができた。
なお、本発明は以上の実施の形態に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。例えば、上記実施の形態では、本発明のガラスセラミック配線基板を半導体素子収納用パッケージに適用した例を示したが、混成集積回路基板等の他の用途に適用してもよい。
本発明のガラスセラミック配線基板の実施の形態の例を示す断面図である。
符号の説明
１・・・リードピン
１ａ・・・ヘッド部
２・・・リードピン接続パッド
３・・・ガラスセラミック配線基板
４・・・半導体素子
５・・・絶縁基体
６・・・配線導体
７・・・半導体素子搭載部
８・・・放熱部材
９・・・放熱部材接続パッド

Claims (3)

  1. 配線導体を有したガラスセラミック製絶縁基体に、第１のろう材で第１の金属部材を接合するとともに、前記第１のろう材よりも溶融温度の低い第２のろう材で第２の金属部材を接合してなるガラスセラミック配線基板であって、前記第１のろう材が、Ａｇ−Ｃｕ合金ろう材とＮｉ及びＴｉから成る金属間化合物とを含んで成ることを特徴とするガラスセラミック配線基板。
  2. 前記第１の金属部材がリードピンであり、前記第２の金属部材が放熱部材であることを特徴とする請求項１に記載のガラスセラミック配線基板。
  3. 前記金属間化合物が、前記リードピンの表面に形成されたＮｉ皮膜中のＮｉを、Ｔｉを含むＡｇ−Ｃｕ合金ろう材中に拡散させることにより生成されたものであることを特徴とする請求項２に記載のガラスセラミック配線基板。
JP2004338870A 2004-11-24 2004-11-24 ガラスセラミック配線基板 Pending JP2006148000A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004338870A JP2006148000A (ja) 2004-11-24 2004-11-24 ガラスセラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004338870A JP2006148000A (ja) 2004-11-24 2004-11-24 ガラスセラミック配線基板

Publications (1)

Publication Number Publication Date
JP2006148000A true JP2006148000A (ja) 2006-06-08

Family

ID=36627307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004338870A Pending JP2006148000A (ja) 2004-11-24 2004-11-24 ガラスセラミック配線基板

Country Status (1)

Country Link
JP (1) JP2006148000A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125674A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよび半導体モジュールの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125674A1 (ja) * 2015-02-02 2016-08-11 株式会社村田製作所 半導体モジュールおよび半導体モジュールの製造方法
JPWO2016125674A1 (ja) * 2015-02-02 2017-10-12 株式会社村田製作所 半導体モジュールおよび半導体モジュールの製造方法

Similar Documents

Publication Publication Date Title
JP3845925B2 (ja) 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
US20100302748A1 (en) Ceramic substrate part and electronic part comprising it
JP4081299B2 (ja) ガラスセラミック焼結体および配線基板
JP2009224651A (ja) 配線基板およびその製造方法
JP2006121034A (ja) リードピン付き配線基板
JP3631638B2 (ja) 半導体素子用パッケージの実装構造
JP2006148000A (ja) ガラスセラミック配線基板
JP2004059375A (ja) セラミックス−金属部材接合体
JP4105928B2 (ja) リードピン付き配線基板
JP4364033B2 (ja) リードピン付き配線基板
JP3993807B2 (ja) 半導体装置
JP2001015895A (ja) 配線基板およびその製造方法
JP2004055558A (ja) 銅ペースト及びそれを用いた配線基板
JP2006093571A (ja) リードピン付き配線基板
JP2001185838A (ja) セラミック配線基板
JP2004327945A (ja) セラミック電子回路部品
JP2006100447A (ja) リードピン付き配線基板
JP2005285967A (ja) リードピン付き配線基板
JP2006121018A (ja) リードピン付き配線基板
JP3645744B2 (ja) セラミック配線基板
JP2006066653A (ja) リードピン付き配線基板
JP3583018B2 (ja) セラミック配線基板
JP2002016176A (ja) 配線基板およびその接続構造
JP3784221B2 (ja) 配線基板およびその製造方法
JP3830296B2 (ja) 高熱膨張ガラスセラミック焼結体の製造方法