JP2006121022A - リードピン付き配線基板およびその製造方法 - Google Patents

リードピン付き配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006121022A
JP2006121022A JP2004375135A JP2004375135A JP2006121022A JP 2006121022 A JP2006121022 A JP 2006121022A JP 2004375135 A JP2004375135 A JP 2004375135A JP 2004375135 A JP2004375135 A JP 2004375135A JP 2006121022 A JP2006121022 A JP 2006121022A
Authority
JP
Japan
Prior art keywords
insulating substrate
brazing material
wiring board
insulating base
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004375135A
Other languages
English (en)
Inventor
Hiroshi Makino
浩 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004375135A priority Critical patent/JP2006121022A/ja
Publication of JP2006121022A publication Critical patent/JP2006121022A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 低熱膨張のガラスセラミック配線基板にろう材を介してリードピン接続した場合、ガラスセラミックスとろう材の熱膨張差が大きく、リードピンに斜め方向に外力が生じたときに、ガラスセラミックスそのものが破壊応力に屈してクラック等の破壊が発生しやすくなる。
【解決手段】 40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスから成る絶縁基体5の表面および内部のうち少なくとも表面に配線導体6が形成されるとともに、絶縁基板5の表面の配線導体6の露出した部位を含む領域に、リードピンのヘッドが、Ti、ZrまたはHfの少なくとも一種を含むAg−Cu合金ろう材から成る接続パッドを介して接続されて成るリードピン付き配線基板において、前記絶縁基体5表面の十点平均粗さ(Rz)が5μm以下とした。また、Ti、ZrまたはHf粉末の粉末の中位径は好ましくは1乃至5μmとした。
【選択図】 図1

Description

本発明は、半導体素子を収容するための半導体素子収納用パッケージや回路基板、電子回路モジュール等に使用される、入出力端子用のリードピンが立設された、所謂ピングリッドアレイ(PGA)用のリードピン付き配線基板に関する。
従来から、IC,LSI等の半導体集積回路素子等の半導体素子を収容するための半導体素子収納用パッケージや、高周波回路や電力回路等を構成する回路基板あるいは電子回路モジュール等には、セラミックスから成る絶縁基体の表面および内部の少なくとも一方に配線導体を有する配線基板が使用されている。この配線基板には、一般的に、リードピン、ボール端子等の端子部材や放熱板、放熱フィン等の放熱部材、あるいは配線基板と蓋体とから成る容器の内部に半導体素子を気密に収容するために、金属製の蓋体を取着するためのシールリング等のシール部材といった金属部材が、配線基板の表面のメタライズ層から成る配線導体にろう材を介して接合されている。
上記の配線基板においては、高周波信号を高速で伝送する上で、配線導体を形成する導体の抵抗が低いことが要求され、絶縁基体にもより低い誘電率が要求されている。
例えば、誘電率が低く高周波用の絶縁基体として好適であるガラスセラミックスを絶縁基体に用い、Cu,Ag,Au等の低抵抗金属のメタライズ層を配線導体として形成した配線基板が多用されている。
しかしながら、このような高周波用の配線基板においては、低誘電率のガラスセラミックスはガラス成分を多量に含有することから、その磁器強度は従来のアルミナセラミックス等に比べて低く、また、低抵抗金属は融点が低いことから低温で焼成する必要があるため、メタライズ層から成る配線導体のガラスセラミックスへの接合強度も低いものとなっている。
このため、このような配線基板のメタライズパッドにろう材を介してリードピンを接合しピングリッドアレイ型のリードピン付き配線基板とした場合、外部電気回路に配線基板を装着するためにリードピンを外部電気回路のソケットに差し込んだり、外部電気回路に配線基板を装着後に故障や交換等のメンテナンス等が必要となりリードピンを引き抜いたりした際に、リードピンに垂直方向や斜め方向からの外力が働くと、絶縁基体であるガラスセラミックスとメタライズパッドとの界面に破壊応力が発生して、メタライズパッドに剥がれが生じたり、ガラスセラミックスそのものがその破壊応力に屈して破壊されたりして、接合信頼性が低下するという問題点があった。
そこで、磁器強度の弱いガラスセラミックス等の絶縁基体とメタライズパッドとの界面における破壊を回避する手法として、活性金属としてTi,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材を用いて、リードピン接合用のメタライズパッドを配線基板に形成せずに、配線基板の内部から下面に導出された配線導体としての貫通導体(ビア導体)が絶縁基体の表面に露出した部位を含む領域にリードピンを直接接合する手法が提案されている。
この手法では、メタライズパッドを介さずに、配線基板の配線導体の一部である貫通導体の絶縁基体の表面に露出した部位とリードピンとを、Ti,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材から成る接続パッド(以下、ろう材パッドという)を介して直接接続することによって電気的な接続を行なうことができる。また、貫通導体の露出部は通常は直径が約100μm以下と小さいことから、リードピンは実質的には絶縁基体とろう材パッドを介して接合されるため、メタライズパッドと絶縁基体との接合強度に依存することなくリードピンを接合することができ、絶縁基体とメタライズパッドとの間の界面における破壊を回避することができる。
一方、上記の高周波用の配線基板に搭載される半導体素子においては、近年の更なる高集積化や高速化に伴い、半導体素子の配線容量を低減させ信号伝達速度を高くするために、半導体素子に使用する絶縁膜を低誘電率化することが検討されている。
例えば、10GHz程度の高周波信号を伝達し、かつ、半導体素子の設計基準(MPUゲート長)が130nm程度に微細配線化された半導体素子の絶縁膜として要求されている誘電率は2.5以下であり、これを実現するために、スピンコート法によりシルセスキオキサン系の無機オリゴマー(低分子量のポリマー)やポリ芳香族エーテル系等の有機オリゴマーの熱重合による絶縁膜に、誘電率1の空気を内包させた多孔質絶縁膜が開発された。
特開平8−162563号公報 特開平8−298381号公報 特開平9−18144号公報
しかしながら、このような半導体素子に形成された多孔質絶縁膜は、その空孔率の増加に伴い強度が低くなるため、上述の配線基板に実装する際や半導体素子動作時などの熱負荷が加わる際に、半導体素子と配線基板の熱膨張係数の差に起因して発生する熱応力によって絶縁膜自身が破壊するという不具合が、一般的な絶縁膜に比べて顕著に発生するという問題点があった。
そこで、発生する熱応力を低減するために、40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃のガラスセラミックスを絶縁基体に用いて、配線基板の熱膨張係数をSi(シリコン)などからなる半導体素子の40乃至400℃での熱膨張係数である2×10−6/℃〜4×10−6/℃に可能な限り近づけるという手法が考えられる。
しかしながら、40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃と低熱膨張のガラスセラミックスを絶縁基体として用いた場合、配線基板の配線導体の一部である貫通導体の絶縁基体の表面に露出した部位とリードピンとを、Ti,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材パッドを介して直接接続する方法では、低熱膨張のガラスセラミックスとろう材パッドとの熱膨張係数の差が大きく、この熱膨張係数の差に起因する熱応力がろう付け後にろう材パッドと絶縁基体の界面に発生する。
一方、上記のガラスセラミックスから成る絶縁基体は焼結体であることから、その表面には凹凸があり、一般的に算術平均粗さ(Ra)で0.8μmから3.3μm、十点平均粗さ(Rz)で5μmから20μmとなっている。そして、この表面の凹凸は、Ti,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材ペーストをガラスセラミックスから成る絶縁基体表面に印刷した際に、ろう材パッドとガラスセラミックスから成る絶縁基体との間に空隙を発生させる原因となっている。
上記の空隙を誘発してしまう表面の凹凸は、表面粗さ曲線の山頂の高さの平均値と谷底の深さの平均値の和が大きくなるほど増大することから十点平均粗さ(Rz)が寄与しており、これが大きくなると表面の凹凸の高さが大きくなり、そのために発生する空隙も大きくなりやすい。そして、この大きな空隙は、Ti,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材はガラスセラミックスから成る絶縁基体に対して濡れ性が低いために、リードピンをガラスセラミックスから成る絶縁基体にろう付けした際に、ろう材と絶縁基体との接合界面のボイド等の欠陥となり、ここに応力が集中しやすくなる。その結果、リードピンへ斜め方向の外力が加えられ、この外力がガラスセラミックスから成る絶縁基体とろう材との接合界面に作用した場合には、この外力と残留応力とが相俟って大きな応力が発生し、さらに、ボイド等の欠陥部分にこの応力が集中することによって、ここを起点として絶縁基体の内部にクラック等が進行して接合信頼性の低下を引き起こしたり、配線基板からリードピンが脱離してしまうという問題点があった。
本発明は、上記の問題点を解決するために案出されたものであり、その目的は、多孔質絶縁膜を形成した半導体素子を搭載し、低熱膨張のガラスセラミックスからなる配線基板に取着したリードピンに斜め方向の外力が生じても、実用上耐えうるレベルのリードピンとガラスセラミックスから成る絶縁基体との接合強度を確保できる高信頼性のリードピン付き配線基板およびその製造方法を提供することにある。
本発明のリードピン付き配線基板は、40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスから成る絶縁基体の表面および内部のうち少なくとも表面に配線導体が形成されるとともに、前記絶縁基体の表面の前記配線導体の露出した部位を含む領域に、リードピンのヘッド部が、Ti、ZrまたはHfの少なくとも一種を含むAg−Cu合金ろう材から成る接続パッドを介して接続されて成るリードピン付き配線基板において、前記絶縁基体の少なくとも前記接続パッドが形成される表面の十点平均粗さRzが5μm以下であることを特徴とする。
また、本発明のリードピン付配線基板の製造方法は、有機バインダを含有し表面に導体パターンが形成されたガラスセラミックグリーンシートの複数枚を積層して、表面に前記導体パターンが配置されたガラスセラミックグリーンシート積層体を作製する工程と、前記ガラスセラミックグリーンシート積層体から有機成分を除去し、次いで焼成して、ガラスセラミック積層体の表面に導体が形成されたガラスセラミックスから成る絶縁基体を得る工程と、セラミック粉末と水の混合物を圧縮空気とともに吹きつけることによって、前記絶縁基体の表面を十点平均粗さ(Rz)が5μm以下にする工程と、前記絶縁基体に、前記Ti,ZrおよびHfのうち少なくとも一種を含むAg−Cu系ろう材をペースト化したものを印刷することによって前記接続パッドを形成する工程と、前記リードピンと前記絶縁基体とを、前記接続パッドを介してろう付けする工程とを具備したことを特徴とするものである。
また、本発明のリードピン付配線基板の製造方法は好ましくは、前記Ti,ZrおよびHfのうち少なくとも一種を含むAg−Cu系ろう材ペーストは、Ti、ZrあるいはHfの金属粉末または水素化物粉末の中位径が1乃至5μmであることを特徴とするものである。
本発明のリードピン付き配線基板によれば、ガラスセラミックスから成る絶縁基体の少なくともろう材パッドが形成される表面の十点平均粗さ(Rz)を5μm以下として凹凸を小さくしたことから、40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスにリードピンをTi、ZrまたはHfの少なくとも一種を含むAg−Cu合金ろう材を印刷した際に、ろう材パッドとガラスセラミックスから成る絶縁基体との間に大きな空隙が発生することを抑制することができる。この結果、リードピンをガラスセラミックスから成る絶縁基体にろう付けした際に、ろう材と絶縁基体との接合界面に、応力が集中し絶縁基体の破壊の起点となる大きなボイド等の欠陥が形成されることを防止することができる。
その結果、リードピンへの斜め方向の外力が加わって発生した応力と、ろう付け時に発生した残留応力とが相俟って、ガラスセラミックスから成る絶縁基体とろう材との接合界面に作用した場合にも、この破壊応力は接合界面のボイド等の欠陥部分に集中することがなく、絶縁基体にクラック等の破壊が発生するのを効果的に抑制することができ、配線基板からリードピンが脱離することなく、より高い接合強度を得ることが可能となる。
また、本発明の製造方法によれば、セラミック粉末と水の混合物を圧縮空気とともに吹きつける物理的な方法によってガラスセラミックから成る絶縁基体表面の十点平均粗さ(Rz)を5μm以下にしたことから、エッチング法などの化学的な方法と比較して基板表面の組成などのバラツキ起因する反応選択性がないために均一に基板表面を処理でき、より一層高い接合強度を得ることができる。
さらに、本発明の製造方法によれば、絶縁基体表面にTi,ZrおよびHfのうち少なくとも一種を含むAg−Cu系ろう材ペーストに粉末の中位径が1乃至5μmであるTi、ZrあるいはHfの金属または水素化物粉末を用いた場合には、印刷法により絶縁基体表面にろう材パッドを形成するときに、絶縁基体表面の凹部にTi、ZrあるいはHfの金属または水素化物粉末が充填されやすく、絶縁基体表面の凹凸形状に効果的に追随することができるので、印刷時にろう材パッドと絶縁基体の界面での空隙等の欠陥の発生を抑制できる。その結果、絶縁基体とリードピンをろう材パッドを介して直接接続する際にろう材パッドと金属間化合物の界面に形成されるボイド等の欠陥の大きさをより小さくすることができ、さらに安定した接合強度を得ることができる。
本発明のリードピン付き配線基板について詳細に説明する。図1は半導体素子を収容する半導体素子収納用パッケージに本発明のリードピン付き配線基板を適用した場合の実施の形態の一例を示す断面図である。図1において、1はリードピン、2は活性金属としてTi,ZrまたはHfの少なくとも1種を含有するAg−Cu合金ろう材(以下、ろう材ともいう)、3はリードピン付き配線基板(以下、配線基板ともいう)、4は半導体素子である。配線基板3のガラスセラミックスから成る絶縁基体5は、上面の中央部に半導体素子4を搭載するための搭載部7を有している。
絶縁基体5は、ガラスセラミックスの焼結体から成る、例えば四角形状の板状体であり、その表面および内部の少なくとも表面に配線導体6を有している。このような配線基板3は、例えば以下のようにして製作される。
まず、セラミック粉末,有機バインダ,溶融成分に溶剤(有機溶剤,水等)、必要に応じて硬度や強度を調整するための所定量の可塑剤,分散剤を加えてスラリーを得、これをPETフィルムや紙等の支持体上にドクターブレード法,リップコーター法,ダイコーター法等のシート成型方法によりセラミックグリーンシートを作製する。
40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスから成る絶縁基体5を得るためのセラミック粉末としては、例えばSiO−Al−MgO−ZnO−B,SiO−B−Al−NaO, SiO−B−KO−Al−NaO等の硼珪酸ガラスのような低熱膨張係数のガラス粉末とアルミナ,コーディエライト,石英ガラス,ムライトのようなフィラー粉末とを混合したものを用いればよく、要求される特性に合わせてその種類や組合せ、含有量は適宜選択される。
より具体的には、30〜55質量%のSiO、15〜40質量%のAl、3〜25質量%のMgO、2〜15質量のZnO、2〜15質量%のBを含有するガラス粉末64.5〜98.5質量%と、コーディエライト粉末0.5〜20質量%と、ムライト、アノーサイト、スラウソナイト、セルジアン、石英ガラスの群から選ばれる少なくとも1種のフィラー粉末1〜35質量%とを含有するものがある。このガラス粉末を1050℃以下の熱処理を施すことにより、少なくともコーディエライトを結晶相として析出させ、さらにコーディエライトとともに、ガーナイト、スピネル、ムライトの群から選ばれる少なくとも1種を結晶相として析出させることによって、絶縁基体5の低熱膨張化、低誘電率化、低ヤング率化を達成することができる。低熱膨張化と低ヤング率化により1次実装と2次実装の信頼性の向上が達成されるのでより好ましいものとなる。
次に、このセラミックグリーンシートに、導体材料の粉末をペースト化した導体ペーストをスクリーン印刷法やグラビア印刷法等により印刷するか、あるいは所定パターン形状の金属箔を転写する等の方法を用いて、配線導体6を形成する。
導体ペーストの導体材料としては、ガラスセラミックス焼結体に対しては、Cu,Ag,Ag−Pt,Ag−Pd,Au等が好適に用いられる。
なお、この配線導体6には、絶縁基体5の上面と下面とにそれぞれ配置された導体パターン同士を絶縁基体5の内部で接続するためのビア導体やスルーホール導体等といった貫通導体の部分も含まれる。この貫通導体は、例えば、パンチング加工等によりセラミックグリーンシートに形成した貫通孔に導体ペーストを充填することによって形成される。
次に、配線導体6を形成したセラミックグリーンシートを複数枚積層し、所定の温度(ガラスセラミックスの場合であれば約900℃)で焼成することによって、配線基板3が製作される。
そして、配線基板3の下面の、配線導体6としての貫通導体が絶縁基体5の表面に露出した部位を含む領域に、活性金属としてTi,ZrおよびHfのうち少なくとも1種を含有するAg−Cu系ろう材2をペースト化したものをスクリーン印刷法やグラビア印刷法等により印刷し、ネイルヘッド型のリードピン1と配線基板3の配線導体6および絶縁基体5とを、Ag−Cu合金ろう材2を介してろう付けする。
このAg−Cu合金ろう材2は、BAg−8(JIS Z−3261:72質量%Ag−28質量%Cu)ろう材を始めとして、Agが60〜80質量%でCuが20〜40質量%の組成から成るAg−Cu合金ろう材に、活性金属であるTi,ZrおよびHfのうち少なくとも1種を、金属または水素化物の状態で外添加で2〜10質量%添加したものが用いられる。
このとき、活性金属であるTi,ZrあるいはHfの金属または水素化物は、粉末の中位径が1乃至5μmの粉末を用いることが好ましい。
粉末の中位径を絶縁基体表面の十点平均粗さ(Rz)よりも小さな1乃至5μmとすると、印刷法により絶縁基体表面にろう材パッドを形成するときに、絶縁基体表面の凹部にTi、ZrあるいはHfの金属または水素化物粉末が充填されやすくなり、絶縁基体表面の凹凸形状に効果的に追随することができるので、印刷時にろう材パッドと絶縁基体の界面での空隙等の欠陥の発生を抑制できる。
これにより、絶縁基体とリードピンをろう材パッドを介して直接接続する際にろう材パッドと金属間化合物の界面に形成されるボイド等の欠陥の大きさをより小さくすることができ、より一層高い接合強度を得ることができる。
Ti、ZrあるいはHfの金属または水素化物粉末は、ろう付け温度域においては溶融しないので、印刷法によりろう材パッドを形成する際に絶縁基体とTi、ZrあるいはHfの金属または水素化物粉末との間で発生した空隙等の欠陥は、ろう付け中に融液等により満たされることがなく、ろう付け後の絶縁基体と接続パッドの界面にボイド等の欠陥として残存してしまう。
このため、粉末の中位径が5μmを越えると、Ti,ZrおよびHfの金属または水素化物が、絶縁基体の凹部に充填されにくくなるため、ろう材パッドと絶縁基体の界面で空隙が発生することを抑制する効果がやや低下してしまう傾向がある。
他方、粉末の中位径が1μm未満であると、粉末の比表面積が大きくなるために粉末表面の活性エネルギーが上昇し粉末同士の凝集が発生しやすくなる。このため、Ti,ZrおよびHfの金属または水素化物が、絶縁基体の凹部に充填されにくく、ろう材パッドと絶縁基体の界面で空隙が発生することを抑制する効果がやや低下してしまう傾向がある。
Ag−Cu合金粉末はろう付け温度域において溶融するので、印刷法によりろう材パッドを形成する際に絶縁基体とAg−Cu合金粉末との間で発生した空隙等の欠陥は、ろう付け中に融液等により満たすことはできるが、粉末の中位径が1乃至5μmの粉末を用いることがより好ましい。粉末の中位径を絶縁基体表面の十点平均粗さ(Rz)よりも小さな1乃至5μmとすると、印刷法により絶縁基体表面にろう材パッドを形成するときに、絶縁基体表面の凹部にAg−Cu合金粉末が充填されやすくなり、絶縁基体表面の凹凸形状に効果的に追随することができるので、印刷時にろう材パッドと絶縁基体の界面での空隙等の欠陥の発生を抑制でき、絶縁基体とリードピンをろう材パッドを介して直接接続する際にろう材パッドと金属間化合物の界面に形成されるボイド等の欠陥の大きさをより小さくすることができる。
Ag−Cu合金粉末の中位径が5μmを越えると、Ag−Cu合金粉末が絶縁基体の凹部に充填されにくくなるため、ろう材パッドと絶縁基体の界面で空隙が発生することを抑制する効果がやや低下してしまう傾向がある。
他方、Ag−Cu合金粉末の中位径が1μm未満であると粉末の比表面積が大きくなるために、ろう材をペースト化するためにバインダおよび溶媒を添加した場合でもペースト化しにくくなり、実質的に印刷法によるろう材パッドの形成が難しくなる。
ここで、粉末の中位径とはJISZ8821ピペット法による粒子径分布測定方法に則り測定したものである。
このろう材2を介してリードピン1を絶縁基体5に接合するには、例えば、ろう材2の粉末に有機溶剤、バインダおよび溶媒を合わせて5〜15質量%を外添加で混合して得たろう材ペーストを、配線導体6が露出した部位、例えば貫通導体の露出した端面を含む絶縁基体5の表面に、スクリーン印刷法等によりリードピン1を立設する部位に対応した所定パターンで印刷し、これにリードピン1のヘッド1aを載置して、これを真空中または中性雰囲気中もしくは還元雰囲気中でろう材2の溶融温度に合わせた所定温度(例えば約800℃)で加熱処理し、ろう材2を溶融させて、配線導体6および絶縁基体5とリードピン1をろう付け接合する。
このとき、ろう材2の融点およびろう付け後の接合部の外観や反応層および合金層の厚み等を考慮して、ろう材2における活性金属の含有量、ボリューム(体積)、ブレージング最高到達温度、ろう材2の融点以上の温度の保持時間等を決める必要がある。
その一例として、72質量%Ag−28質量%CuのいわゆるBAg−8と呼ばれるろう材に活性金属としてTiHを3質量%添加したろう材2を用いて、絶縁基体5の表面にろう付け後に直径0.90mmのろう材パッドを形成する場合であれば、ピン径が0.20mm、ヘッド部1aの厚みが0.15mm、ヘッド部の直径が0.45mmのリードピン1を絶縁基体5の所定部位に当接した状態で、真空炉中で最高温度795℃乃至850℃で5分乃至1時間保持すれば、高い強度を有する良好な接合状態が得られる。
ここで絶縁基体5が40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスである場合は絶縁基体5の表面の十点平均粗さ(Rz)が5μm以下であることが必要である。
これは、以下に示す理由によるものである。一般的に、ガラスセラミックス等の弾性体に外力が加えられた場合におけるクラック進展の駆動力の尺度として、外力と欠陥サイズの1/2乗の積で表される応力拡大係数がある。これにおいて、ボイド等の欠陥のサイズが大きくなるほど、外力が加えられた際における応力拡大係数が増大し、絶縁基体5中のクラック進展が容易になり絶縁基体が破壊しやすくなる。ボイド等の欠陥のサイズは、ろう材2を絶縁基体5にスクリーン印刷法等で塗布した際に、絶縁基体5の表面の十点平均粗さ(Rz)で示される凹凸に起因する空隙の大きさに依存する。したがって、絶縁基体5の表面の十点平均粗さ(Rz)が小さい程、空隙およびボイド等の欠陥のサイズは小さくなり、絶縁基体5のクラックの進展を抑制することができる。なお、40乃至400℃での熱膨張係数を2.3×10−6/℃〜4.5×10−6/℃とするために、絶縁基体5を上記のような硼珪酸ガラスから成る低熱膨張係数のガラスとアルミナ,コーディエライト,石英ガラス,ムライトのようなフィラーからなるガラスセラミックスとした場合には、絶縁基体5とろう材2の濡れ性が悪いため、絶縁基体5表面の十点平均粗さ(Rz)が5μmを超えると、ろう材2が絶縁基体5表面の凹凸形状に追随できなくなる。このため、絶縁基体5表面の十点平均粗さ(Rz)が5μmを超えて大きくなるとボイド等の欠陥のサイズが大きくなり、この結果、絶縁基体5が破壊しやすくなってしまう。
絶縁基体5表面の十点平均粗さ(Rz)を5μm以下とするには、ウエットブラスト装置などを用いて、セラミック粉末と水の混合物を圧縮空気とともに絶縁基体5の表面に吹きつけると、均一に処理できることからより好ましい。
例えば、セラミック粉末としてアルミナを用い、吹き付け圧力を0.135MPaとしてアルミナ20重量部のアルミナと水の混合物を所定の場所に1乃至5回吹き付けることによって、十点平均粗さ(Rz)を5μm以下の所望の凹凸とすることができる。
なお、本発明のリードピン付き配線基板3に用いられるリードピン1の材質、ピン部の長さ、ヘッド部1aの厚み等は、外部電気回路のソケットの形状や接続方法等に応じて選択が可能である。例えば、半導体素子収納用パッケージに適用するリードピン1であれば、Fe−Ni−Co合金やCu合金製のものが使用され、ピン部の長さとしては1〜6mm程度の範囲のものが使用される。
以上のようにして、リードピン1と絶縁基体5とを接合することにより、斜め方向からリードピン1に外力が加わっても、絶縁基体5とリードピン1とのろう材2を介した接合部において高い接合強度を確保することができ、良好なろう付け状態でリードピン1が接合されたリードピン付き配線基板3を得ることが可能となる。
なお、本発明の配線基板3においては、絶縁基体5の表面に形成される配線導体6のリードピン1が接合されない部位の表面、および貫通導体の露出する表面のリードピン1が接合されない部位には、絶縁基体5とリードピン1との接合前あるいは接合後に、耐蝕性に優れ、かつAg−Cu系ろう材2との濡れ性が良好なNiやAu等の金属層が1〜20μmの厚みでめっき法等により被着されていてもよい。
Niめっき層は、例えばPを4〜12質量%程度含有する無電解Ni−Pめっき層から成る。このようなNiめっき層は、まず、配線導体6が形成された絶縁基体5を界面活性剤と塩酸水溶液とから成る温度が25〜50℃の酸性の洗浄液に1〜5分間浸漬して、配線導体6の露出した表面を清浄とし、次にこれを純水で洗浄した後、塩化パラジウム,水酸化カリウム,エチレンジアミンテトラアセティクアシッドから成る温度が25〜40℃のパラジウム活性液中に1〜5分間程度浸漬して、配線導体6の表面にパラジウム触媒を付着させ、次にこれを純水で洗浄した後、硫酸ニッケル,クエン酸ナトリウム,酢酸ナトリウム,次亜リン酸ナトリウム,塩化アンモニウムから成る温度が50〜90℃の無電解Niめっき液中に、2〜60分間浸漬することによって、配線導体6の露出した表面に被着される。
なお、Niめっき層は、その厚みが1μm未満では、絶縁基体5の表面に形成された配線導体6の表面、図2に示す例では半導体素子4の電極が接続される電極パッド8となる部位の表面を良好に被覆することができず、配線導体6の露出した表面に酸化や変色をきたす傾向にある。他方、20μmを超えると、Niめっき層の内部応力によりNiめっき層にクラックや剥がれが発生しやすい。従って、Niめっき層の厚みは1〜20μmの範囲が好ましい。
また、Niめっき層を上述のように無電解Ni−Pめっきにより形成する場合、Niめっき層中のPの含有量が4質量%未満であると、配線導体6の露出した表面にNiめっき層を被着させる際にNiめっきの析出速度が遅くなり、所定の厚みのNiめっき層を得るために長時間を要することとなるので生産性が極めて悪くなる。他方、12質量%を超えると、Niめっき層上に被着させるAuめっき層との反応性が悪くなり、Niめっき層をAuめっき層で良好に被覆することが困難となる傾向にある。従って、Niめっき層中のPの含有量は4〜12質量%の範囲が好ましい。
特に、絶縁基体5とリードピン1との接合後に無電解めっき法によりNi−Pめっきを施すときには、ろう材2の周りの絶縁基体5上にNiめっきが析出してしまい、隣接する配線導体6同士が短絡する場合がある。これを防止するには、ろう材2ペースト中の樹脂バインダ量を少なくして、絶縁基体5の表面における炭素の残留を減らして絶縁基体5の表面にNiめっきが被着する要因を減らすか、めっきの前処理の段階で絶縁基体5の表面をエッチングすることにより、ろう付け時に溶融、気化してろう材2の周りの絶縁基体5の表面に付着したAgやCuといったろう材成分を除去するといった対策を施せばよい。
ここで、ろう材2のペースト中の樹脂バインダ量としては、以上のような理由および印刷性の観点から、8〜12質量%の割合で外添加するのがよい。さらに、無電解めっきによるめっき層の耐熱性および変色性の低下を改善するためには、めっき後に400℃以上で加熱処理することにより、めっき層を緻密化させることが効果的である。
そして、本発明のリードピン付き配線基板3は、搭載部7上にエポキシ樹脂やAgエポキシ樹脂等を用いて半導体素子4を搭載し、半導体素子4上の電極と、絶縁基体5の搭載部7の近傍に配線導体6の一部として形成された電極パッド8とを、Au,Cu,Al等の金属細線(ボンディングワイヤ)で電気的に接続した後、CuやAl等から成る金属製または酸化アルミニウム質焼結体等のセラミック製の蓋体9を、エポキシ樹脂等の樹脂やAu−Sn合金,Au−Ge合金といったろう材等による接着、または溶接によって取着し封止することによって、外部からの衝撃を受けた際にもリードピン接合部から破壊することのない電気的接合信頼性の高い電子装置となる。
本発明のリードピン付き配線基板の実施例について以下に説明する。
まず、44質量%のSiO、28質量%のAl、11質量%のMgO、5質量%のZnO、5質量%のB、6質量%のCaO、1質量%のBaOを含有するガラス粉末を85質量%と、フィラー粉末としてコーディエライト粉末を5質量%、ムライト粉末を10質量%に、有機バインダ、有機溶剤、可塑剤、分散剤を加えてスラリーを得、これをPETフィルムの支持体上にドクターブレード法によりセラミックグリーンシートを作製した。
次に、このセラミックグリーンシートにパンチング加工により貫通孔を形成し、導体ペーストを充填することによってビア導体を形成した。
次に、Cu粉末をペースト化した導体ペーストをスクリーン印刷法より印刷して配線導体を形成した。
次に、これらのビア導体と配線導体を形成したセラミックグリーンシートを複数枚積層し、950℃の温度で焼成することによって40乃至400℃での熱膨張係数が3.2×10−6/℃であるガラスセラミックスから成る絶縁基体を製作した。
またフィラー粉末のムライト粉末に換えてアノーサイト粉末を用いて、40乃至400℃での熱膨張係数が4.5×10−6/℃であるガラスセラミックスから成る絶縁基体を作製した。
また同様に44質量%のSiO、29質量%のAl、11質量%のMgO、7質量%のZnO、9質量%のBを含有するガラス粉末を72.5質量%と、フィラー粉末としてコーディエライト粉末を2.5質量%、石英ガラス粉末を25質量%用い、950℃の温度で焼成することによって、40乃至400℃での熱膨張係数が2.3×10−6/℃であるガラスセラミックスから成る絶縁基体を作製した。
次に、これら絶縁基体の表面にアルミナ20重量部のアルミナと水の混合物を0.135MPaの吹き付け圧力で吹きつけ処理することにより絶縁基体表面の表面粗さを変化させた。
次に、これら絶縁基体の表面にAg72質量%とCu28質量%とから成るAg−Cu合金ろう材(BAg−8)に活性金属として粉末の中位径が3μmのTiHを3質量%およびバインダを10質量%の割合で外添加した活性金属ろう材ペーストを、リードピンと絶縁基体との接合用のろう材パッドとしてスクリーン印刷し、ろう付け後の直径が0.90mmとなるろう材パッドを形成した。
次に、このろう材パッドを介して、ピン部の直径が0.20mmで、ヘッド部の厚みが0.15mm、ヘッド部の直径が0.45mmであるFe−Ni−Co合金製のリードピンを、真空炉中で最高温度800℃を15分保持することにより接合した。
その後、このリードピンの接合強度(45°引っ張り強度)を、45°上方に10mm/分の速度で引っ張る引っ張り試験により破壊強度と破壊モードを評価した。
また、走査型電子顕微鏡を用いた断面観察により絶縁基体とろう材パッド界面のボイドの大きさの測定も行った。
なお、リードピンについて、45°引っ張り強度(破壊強度)が15N以上であればリードピンは折り曲げに耐えうるが、45°引っ張り強度が15N未満の場合、リードピンに外力が加わった際にリードピンが折れ曲がる前に絶縁基体が破壊される場合があるため、ソケット挿入時にリードピンが取れてしまうといった不具合が発生しやすい。また、10N未満であると完全に絶縁基体が破壊される。これより、接合強度の判断基準として、45°引っ張り強度が15N以上であり、破壊モードは、絶縁基体の破壊の起点となるろう材と絶縁基体との接合面の外周端部ではなく、ピン部での破壊の割合(ピン切れ率)が100%であれば問題ないとした(表1中に○印で示す。)。
また、破壊強度が10N乃至15Nであり、破壊モードのピン切れ率が50%以上であれば実用上問題ないとした(表1中に△印で示す。)。
さらに、破壊強度が15N未満で、破壊モードのピン切れ率が50%未満であれば実使用に耐え得ないとした(表1中に×印で示す。)。
Figure 2006121022
表1より、ガラスセラミックスの40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であり、絶縁基体表面の十点平均粗さ(Rz)が5μm以下の本発明のリードピン付き配線基板(試料No2〜7、9〜14、16〜21)は、リードピンの45°引っ張り強度が最小値でも15N以上であり、十分な接合強度であった。また、破壊の状態は、ガラスセラミックスの破壊の起点となるろう材と絶縁基体との界面ではなく、ピン部で切断されたものであった。このときのボイドの大きさは3.0μm以下であった。
一方、絶縁基体表面の十点平均粗さ(Rz)が5μmより大きい試料No1、8、15はリードピンの45°引っ張り強度の平均値が15N未満であり、いずれもろう材とガラスセラミックスとの接合面の界面を起点とした磁器破壊が生じた。このときのボイドの大きさは4.5μm以上であった。
実施例1で用いた製造方法で作成したリードピン付き配線基板において、活性金属ろう材ペーストとして、粉末の中位径が0.8乃至6.0μmのTiH粉末を3質量%およびバインダを10質量%の割合で外添加したものを実施例2とした。これを実施例1と同様に評価した結果を表2に示す。
Figure 2006121022
表2より、ガラスセラミックスの40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であり、TiHの粉末の中位径が1乃至5μmの本発明のリードピン付き配線基板(試料No2〜7、11〜16、20〜25)は、リードピンの45°引っ張り強度が最小値でも15N以上であり、十分な接合強度であった。また、破壊の状態は全てガラスセラミックスの破壊の起点となるろう材と絶縁基体との界面ではなく、ピン部で切断されたものであった。また、ボイドの大きさは3.0μm以下であった。
一方、TiHの粉末の中位径が1μmよりも小さいかあるいは5μmよりも大きい試料No1、8〜10、17〜19、26、17はリードピンの45°引っ張り強度の平均値が15N未満であり、いずれも破壊モードはピン切れ率が50%以上であった(表中に△印で示す)。また、ボイドの大きさは3.5乃至4.0μmであった。
以上より、本発明の構成のリードピン付き配線基板を用いることで、実用上問題ない接合強度を得ることができ、リードピンに斜め方向に外力が加わった際にも高い接合信頼性を有するリードピン付き配線基板を得ることができた。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何ら差し支えない。例えば、上記の実施の形態の例では、本発明のリードピン付き配線基板を半導体素子収納用パッケージに適用した例を示したが、混成集積回路基板等の他の用途に適用してもよい。
本発明のリードピン付き配線基板の実施の形態の例を示す断面図である。
符号の説明
1・・・リードピン
1a・・・ヘッド部
2・・・ろう材
3・・・リードピン付き配線基板
4・・・半導体素子
5・・・絶縁基体
6・・・配線導体
7・・・搭載部
8・・・電極パッド

Claims (3)

  1. 40乃至400℃での熱膨張係数が2.3×10−6/℃〜4.5×10−6/℃であるガラスセラミックスから成る絶縁基体の表面および内部のうち少なくとも表面に配線導体が形成されるとともに、前記絶縁基体の表面の前記配線導体の露出した部位を含む領域に、リードピンのヘッド部が、Ti,ZrおよびHfのうちの少なくとも一種を含むAg−Cu合金ろう材から成る接続パッドを介して接続されて成るリードピン付き配線基板において、前記絶縁基体の少なくとも前記接続パッドが形成される表面の十点平均粗さ(Rz)が5μm以下であることを特徴とするリードピン付き配線基板。
  2. 有機バインダを含有し表面に導体パターンが形成されたガラスセラミックグリーンシートの複数枚を積層して、表面に前記導体パターンが配置されたガラスセラミックグリーンシート積層体を作製する工程と、前記ガラスセラミックグリーンシート積層体から有機成分を除去し、次いで焼成して、ガラスセラミック積層体の表面に導体が形成されたガラスセラミックスから成る絶縁基体を得る工程と、セラミック粉末と水の混合物を圧縮空気とともに吹きつけることによって、前記絶縁基体の表面を十点平均粗さ(Rz)が5μm以下にする工程と、前記絶縁基体に、前記Ti,ZrおよびHfのうち少なくとも一種を含むAg−Cu系ろう材をペースト化したものを印刷することによって前記接続パッドを形成する工程と、前記リードピンと前記絶縁基体とを、前記接続パッドを介してろう付けする工程とを具備したことを特徴とする請求項1記載のリードピン付き配線基板の製造方法。
  3. 前記Ti,ZrおよびHfのうち少なくとも一種を含むAg−Cu系ろう材ペーストは、Ti、ZrあるいはHfの金属粉末または水素化物粉末の中位径が1乃至5μmであることを特徴とする請求項2記載のリードピン付き配線基板の製造方法。
JP2004375135A 2004-09-22 2004-12-27 リードピン付き配線基板およびその製造方法 Pending JP2006121022A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375135A JP2006121022A (ja) 2004-09-22 2004-12-27 リードピン付き配線基板およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004275520 2004-09-22
JP2004375135A JP2006121022A (ja) 2004-09-22 2004-12-27 リードピン付き配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006121022A true JP2006121022A (ja) 2006-05-11

Family

ID=36538585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375135A Pending JP2006121022A (ja) 2004-09-22 2004-12-27 リードピン付き配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006121022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080674A (zh) * 2019-09-11 2022-02-22 Ngk电子器件株式会社 端子构造、封装体以及端子构造的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114080674A (zh) * 2019-09-11 2022-02-22 Ngk电子器件株式会社 端子构造、封装体以及端子构造的制造方法

Similar Documents

Publication Publication Date Title
JP2006121034A (ja) リードピン付き配線基板
JP4454105B2 (ja) 多層配線基板の製造方法
JP3610247B2 (ja) 配線基板
JP2009224651A (ja) 配線基板およびその製造方法
JP2006121022A (ja) リードピン付き配線基板およびその製造方法
JPH09102560A (ja) 低温焼成セラミック基板の外部リードピン接合構造
JP2004059375A (ja) セラミックス−金属部材接合体
JP2001015895A (ja) 配線基板およびその製造方法
JP2006093571A (ja) リードピン付き配線基板
JP4105928B2 (ja) リードピン付き配線基板
JP4364033B2 (ja) リードピン付き配線基板
JP4688314B2 (ja) 配線基板の製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2006066653A (ja) リードピン付き配線基板
JP2006121018A (ja) リードピン付き配線基板
JP2002232090A (ja) セラミック回路基板
JPH05191038A (ja) 金属層を備えたセラミックス基板とその製造方法
JP2006148000A (ja) ガラスセラミック配線基板
JP3583018B2 (ja) セラミック配線基板
JP2010010564A (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP2001244586A (ja) セラミック回路基板
JP2005285967A (ja) リードピン付き配線基板
JP5313526B2 (ja) 低温焼成多層基板用導電性ペースト
JP3645744B2 (ja) セラミック配線基板
JP2006100447A (ja) リードピン付き配線基板