JP2003338585A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003338585A
JP2003338585A JP2002147927A JP2002147927A JP2003338585A JP 2003338585 A JP2003338585 A JP 2003338585A JP 2002147927 A JP2002147927 A JP 2002147927A JP 2002147927 A JP2002147927 A JP 2002147927A JP 2003338585 A JP2003338585 A JP 2003338585A
Authority
JP
Japan
Prior art keywords
brazing material
electric circuit
semiconductor element
wiring board
external electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002147927A
Other languages
English (en)
Other versions
JP3838940B2 (ja
Inventor
Koichi Hirayama
浩一 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002147927A priority Critical patent/JP3838940B2/ja
Publication of JP2003338585A publication Critical patent/JP2003338585A/ja
Application granted granted Critical
Publication of JP3838940B2 publication Critical patent/JP3838940B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】配線基板の導体の電気抵抗が高く、また、接続
パッドと外部電気回路とを接続する低融点ロウ材に破断
が発生し、半導体素子の外部電気回路への接続信頼性が
低下する。 【解決手段】電気絶縁材料から成り、表面に半導体素子
搭載部を有する四角形状の絶縁基体1と、該絶縁基体1
の下面に形成された多数の接続パッド6と、前記絶縁基
体1の前記搭載部から前記接続パッド6にかけて導出さ
れる複数個の配線導体2とから成る配線基板4であっ
て、前記絶縁基体1下面のコーナー部に外辺が波形をな
す補助パッド9を形成した。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は半導体素子収納用パ
ッケージ等に用いられる配線基板に関し、詳しくは実装
した半導体素子の各電極を所定の外部電気回路に長期間
にわたり安定して電気的に接続させることができる配線
基板に関するものである。 【0002】 【従来の技術】従来、半導体素子が搭載される配線基板
は、酸化アルミニウム質焼結体やガラスセラミック焼結
体、窒化アルミニウム質焼結体、ムライト質焼結体、炭
化珪素質焼結体等の電気絶縁材料から成り、その表面に
半導体素子が搭載される搭載部を有する絶縁基体と、絶
縁基体の半導体素子搭載部またはその周辺から下面にか
けて導出される、例えばタングステンやモリブデン等の
金属粉末から成る複数個の配線導体と、絶縁基体の下面
に形成され、前記配線導体と電気的に接続された複数個
の平面四角形状をなす接続パッドとから構成されてお
り、絶縁基体の搭載部に半導体素子をガラス、樹脂、ロ
ウ材等から成る接着剤を介して接着固定させるとともに
半導体素子の各電極と配線導体とをボンディングワイヤ
等の電気的接続手段を介して電気的に接続し、しかる
後、必要に応じて前記半導体素子を蓋体や封止樹脂で気
密封止させることによって半導体装置となる。 【0003】かかる半導体装置は、外部電気回路基板上
に、該外部電気回路基板の回路配線と絶縁基体下面の接
続パッドとが、間に錫−鉛半田等の低融点ロウ材を挟ん
で対向するよう載置させ、しかる後、前記低融点ロウ材
を約200℃〜300℃の温度で加熱溶融させ、外部電
気回路基板の回路配線と絶縁基体下面の接続パッドとを
接合させることにより外部電気回路基板に実装され、同
時に配線基板に搭載されている半導体素子の各電極が配
線導体および低融点ロウ材を介して外部電気回路基板に
電気的に接続されることとなる。 【0004】 【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子が搭載される配線基板は絶縁基体が酸化
アルミニウム質焼結体やガラスセラミック焼結体等のセ
ラミックス材料で形成されており、その熱膨張係数が約
3×10-6/℃〜7.5×10-6/℃であるのに対し、
外部電気回路基板は一般にガラスエポキシ樹脂等の樹脂
材で形成されており、その熱膨張係数が30×10-6
℃〜50×10-6/℃であり、両者、大きく相異するこ
とから配線基板の接続パッドと外部電気回路基板の回路
配線とを低融点ロウ材を介して接合させて外部電気回路
基板上に半導体装置を実装した後、半導体素子の作動時
に発する熱が配線基板の絶縁基体と外部電気回路基板に
繰り返し作用した場合、配線基板の絶縁基体と外部電気
回路基板との間に大きな熱応力が繰り返し発生し、これ
が配線基板の接続パッドと低融点ロウ材との接合界面に
作用して低融点ロウ材に破断が発生してしまい、その結
果、半導体素子と外部電気回路との電気的接続が短期間
で破れてしまうという欠点があった。 【0005】そこで、上記欠点を解消するために絶縁基
体のコーナー部に前記接続パッドと同じ材料、同じ方法
によって四角形状の補助パッドを設けておき、この補助
パッドを外部電気回路基板に設けたダミーのパッド等に
低融点ロウ材を介し接続することによって接続パッドと
低融点ロウ材との間に熱応力が作用するのを防止し、接
続パッドと低融点ロウ材との接合を強固として半導体素
子と外部電気回路との電気的接続の信頼性を向上させる
という手段が考えられる。 【0006】しかしながら、配線基板の絶縁基体のコー
ナー部に四角形状の補助パッドを設けた場合、外部電気
回路基板上に配線基板を実装した直後は、補助パッドと
外部電気回路基板に設けたダミーのパッド等との接合が
接続パッドと低融点ロウ材との間に作用する熱応力を除
去し、接続パッドと低融点ロウ材との接合界面付近に破
断が生じるのを有効に防止することができるものの続け
て使用し、配線基板の絶縁基体と外部電気回路基板との
間に発生する熱応力が補助パッドと低融点ロウ材に繰り
返し作用した場合、補助パッドと低融点ロウ材との接合
界面(特に外縁部)に破断が発生して接続パッドと低融
点ロウ材との間に熱応力が発生するのを有効に防止する
ことができなくなり、その結果、配線基板の絶縁基体と
外部電気回路基板との間に発生する熱応力によって接続
パッドと低融点ロウ材との接合界面付近の低融点ロウ材
に破断が発生し、半導体素子と外部電気回路との電気的
接続の信頼性を長期間にわたり維持することができない
という欠点を有する。 【0007】特に、近時、配線基板の小型化が著しく、
また、半導体素子等の電極数の増加に対応して接続パッ
ドの数も多くなり、絶縁基体の下面に高密度で形成され
るようになりつつあるため、補助パッドの面積をあまり
大きくすることできず、配線基板と外部電気回路基板と
の接続信頼性の向上は、さらに難しくなってきている。 【0008】 【課題を解決するための手段】本発明の配線基板は、電
気絶縁材料から成り、表面に半導体素子搭載部を有する
四角形状の絶縁基体と、該絶縁基体の下面に形成された
多数の接続パッドと、前記絶縁基体の前記搭載部から前
記接続パッドにかけて導出される複数個の配線導体とか
ら成る配線基板であって、前記絶縁基体下面のコーナー
部に外辺が波形をなす補助パッドを形成したことを特徴
とするものである。 【0009】本発明の配線基板によれば、絶縁基体下面
のコーナー部に外辺が波形をなす補助パッドを形成した
ことから、補助パッドを外部電気回路基板に設けたダミ
ーのパッド等に低融点ロウ材を介し接合することによっ
て接続パッドと低融点ロウ材との間に熱応力が作用する
のを有効に防止し、接続パッドと低融点ロウ材との接合
を強固として半導体素子と外部電気回路との電気的接続
の信頼性を向上させることができる。 【0010】また、補助パッドはその外縁部が波形とな
っていることから補助パッドを外部電気回路基板に設け
たダミーのパッド等に低融点ロウ材を介し接合した後、
補助パッドと低融点ロウ材との接合界面に配線基板の絶
縁基体と外部電気回路基板との間に発生する熱応力が繰
り返し、特に接合界面の外縁部に集中して作用したとし
てもその熱応力は波形の接合界面外縁部に沿って分散さ
れて小さなものとなり、その結果、補助パッドと低融点
ロウ材との接合界面に破断を生じることは有効に防止さ
れ、補助パッドと低融点ロウ材との接合を強固として同
時に接続パッドと低融点ロウ材との間に熱応力が作用す
るのを長期間にわたり有効に防止することが可能となっ
て半導体素子と外部電気回路との電気的接続の信頼性を
より一層、長期間にわたり維持することができる。 【0011】 【発明の実施の形態】次に本発明を添付の図面を基にし
て詳細に説明する。図1は、本発明の配線基板を使用し
た半導体素子収納用パッケージの一実施例を示す断面
図、図2はその底面図、図3は要部拡大底面図であり、
1は絶縁基体、2は配線導体である。この絶縁基体1と
配線導体2とで半導体素子3を搭載する配線基板4が構
成される。 【0012】前記絶縁基体1は、例えば酸化アルミニウ
ム質焼結体、ガラスセラミック焼結体、窒化アルミニウ
ム質焼結体、ムライト質焼結体、炭化珪素質焼結体等の
電気絶縁材料から成り、その上面に半導体素子3が搭載
収容される凹部1aを有し、該凹部1a底面には半導体
素子3がガラスや樹脂、ロウ材等の接着材を介して接着
固定される。 【0013】前記絶縁基体1は、例えば酸化アルミニウ
ム質焼結体から成る場合、酸化アルミニウム、酸化珪
素、酸化カルシウム、酸化マグネシウム等の原料粉末に
適当な有機バインダー、溶剤を添加混合して泥漿状のセ
ラミックスラリーとなすとともに該セラミックスラリー
を従来周知のドクターブレード法やカレンダーロール法
等のシート成型技術を採用してシート状のセラミックグ
リーンシート(セラミック生シート)を得、しかる後、
前記セラミックグリーンシートを切断加工や打ち抜き加
工により適当な形状とするとともにこれを複数枚積層
し、最後に前記積層されたセラミックグリーンシートを
還元雰囲気中、約1600℃の温度で焼成することによ
って製作される。 【0014】また前記絶縁基体1は、その凹部1a周辺
から側面を介し下面にかけて多数の配線導体2が被着形
成されており、該配線導体2の凹部1a周辺部位には半
導体素子3の各電極がボンディングワイヤ5を介して電
気的に接続され、また絶縁基体1下面に導出された部位
には配線導体2と電気的に接続する複数の平面四角形状
をなす接続パッド6が形成されている。 【0015】前記配線導体2および接続パッド6は、半
導体素子3の電極を外部電気回路に接続する作用をな
し、例えば、タングステン、モリブデン、マンガン等の
高融点金属からなり、タングステン等の高融点金属粉末
に有機溶剤、溶媒を添加混合して得た金属ペーストを絶
縁基体1となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法により所定パターンに印刷塗布し
ておくことによって、絶縁基体1の凹部1a周辺から下
面にかけて被着形成される。 【0016】また前記接続パッド6は、配線基板4を外
部電気回路基板に実装する外部端子として作用し、低融
点ロウ材7を介して外部電気回路基板8の回路配線8a
に接合され、これにより半導体素子3の電極が外部電気
回路基板8の回路配線8aと電気的に接続される。 【0017】更に前記絶縁基体1は、図2及び図3に示
すように、下面の各コーナー部に外辺が波形をなす補助
パッド9が形成されており、該補助パッド9は外部電気
回路基板8に設けたダミーのパッド等に低融点ロウ材7
を介して接合され、絶縁基体1と外部電気回路基板8と
の間に生じる熱応力が接続パッド6と低融点ロウ材7と
の接合界面に作用するのを有効に防止する。 【0018】本発明においては、図3に示すように、補
助パッド9の外辺を波形としておくことが重要である。 【0019】前記補助パッド9の外辺を波形としておく
と、補助パッド9を外部電気回路基板8に設けたダミー
のパッド等に低融点ロウ材7を介し接合した後、補助パ
ッド9と低融点ロウ材7との接合界面に配線基板4の絶
縁基体1と外部電気回路基板8との間に発生する熱応力
が繰り返し、特に接合界面の外縁部に集中して作用した
としてもその熱応力は波形の接合界面外縁部に沿って分
散されて小さなものとなり、その結果、補助パッド9と
低融点ロウ材7との接合界面に破断を生じることは有効
に防止され、補助パッド9と低融点ロウ材7との接合を
強固として同時に接続パッド6と低融点ロウ材7との間
に熱応力が作用するのを長期間にわたり有効に防止する
ことが可能となって半導体素子3と外部電気回路との電
気的接続の信頼性をより一層、長期間にわたり維持する
ことができる。 【0020】なお、前記外辺が波形をなす補助パッド9
は、隣接する接続パッド6との電気絶縁性を確保するた
めに波高部の位置は波形の中心線A−Aと隣接する接続
パッド6との間隔の1/2以下の位置となるようにして
おくことが好ましく、また補助パッド9と低融点ロウ材
7との接合強度を確保するため波底部の位置は補助パッ
ドの幅の1/3以下の位置としておくことが好ましい。 【0021】また、前記補助パッド9はその外辺の波形
の部分が図3の示すような円弧状に限らず、楕円円弧状
等としてもよい。 【0022】更に前記補助パッド9は、前述の配線導体
2や接続パッド6と同一材料、同一方法によって絶縁基
体1の下面コーナー部に形成され、具体的には例えば、
タングステン、モリブデン、マンガン等の高融点金属か
らなり、タングステン等の高融点金属粉末に有機溶剤、
溶媒を添加混合して得た金属ペーストを複数回に分けて
絶縁基体1となるセラミックグリーンシートに予め従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておことによって、絶縁基体1の各コーナー部に被着
形成される。 【0023】かくして本発明の配線基板によれば、絶縁
基体1の凹部1a底面に半導体素子3をガラスや樹脂、
ロウ材等の接着材を介して接着固定するとともにこの半
導体素子3の各電極を配線導体2にボンディングワイヤ
5を介して電気的に接続し、しかる後、絶縁基体1の上
面に金属やセラミックスから成る蓋体10をガラスや樹
脂、ロウ材等の封止材を介して接合させ、絶縁基体1と
蓋体10とから成る容器内部に半導体素子3を気密に封
止することによって製品としての半導体装置が完成す
る。 【0024】なお、本発明の配線基板は上述の実施の形
態に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば種々の変更は可能であり、例えば、前記
配線導体2、接続パッド6および補助パッド9の露出す
る領域にニッケルまたは銅を1μm〜10μm、金を
0.05μm〜5μmの厚さで順次、被着させておく
と、配線導体2、接続パッド6および補助パッド9の酸
化腐食を効果的に防ぐことができるとともに、接続パッ
ド6および補助パッド9に対し低融点ロウ材7を、配線
導体2に対しボンディングワイヤ5を強固に接合、接続
させることができる。 【0025】 【発明の効果】本発明の配線基板によれば、絶縁基体下
面のコーナー部に外辺が波形をなす補助パッドを形成し
たことから、補助パッドを外部電気回路基板に設けたダ
ミーのパッド等に低融点ロウ材を介し接合することによ
って接続パッドと低融点ロウ材との間に熱応力が作用す
るのを有効に防止し、接続パッドと低融点ロウ材との接
合を強固として半導体素子と外部電気回路との電気的接
続の信頼性を向上させることができる。 【0026】また、補助パッドはその外縁部が波形とな
っていることから補助パッドを外部電気回路基板に設け
たダミーのパッド等に低融点ロウ材を介し接合した後、
補助パッドと低融点ロウ材との接合界面に配線基板の絶
縁基体と外部電気回路基板との間に発生する熱応力が繰
り返し、特に接合界面の外縁部に集中して作用したとし
てもその熱応力は波形の接合界面外縁部に沿って分散さ
れて小さなものとなり、その結果、補助パッドと低融点
ロウ材との接合界面に破断を生じることは有効に防止さ
れ、補助パッドと低融点ロウ材との接合を強固として同
時に接続パッドと低融点ロウ材との間に熱応力が作用す
るのを長期間にわたり有効に防止することが可能となっ
て半導体素子と外部電気回路との電気的接続の信頼性を
より一層、長期間にわたり維持することができる。
【図面の簡単な説明】 【図1】本発明の配線基板の一実施例を示す断面図であ
る。 【図2】図1に示す配線基板の底面図である。 【図3】図1に示す配線基板の要部拡大底面図である。 【符号の説明】 1・・・・絶縁基体 1a・・・凹部 2・・・・配線導体 3・・・・半導体素子 4・・・・配線基板 5・・・・ボンディングワイヤ 6・・・・接続パッド 7・・・・低融点ロウ材 8・・・・外部電気回路基板 8a・・・回路配線 9・・・・補助パッド 10・・・蓋体

Claims (1)

  1. 【特許請求の範囲】 【請求項1】電気絶縁材料から成り、表面に半導体素子
    搭載部を有する四角形状の絶縁基体と、該絶縁基体の下
    面に形成された多数の接続パッドと、前記絶縁基体の前
    記搭載部から前記接続パッドにかけて導出される複数個
    の配線導体とから成る配線基板であって、 前記絶縁基体下面のコーナー部に外辺が波形をなす補助
    パッドを形成したことを特徴とする配線基板。
JP2002147927A 2002-05-22 2002-05-22 配線基板 Expired - Fee Related JP3838940B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002147927A JP3838940B2 (ja) 2002-05-22 2002-05-22 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002147927A JP3838940B2 (ja) 2002-05-22 2002-05-22 配線基板

Publications (2)

Publication Number Publication Date
JP2003338585A true JP2003338585A (ja) 2003-11-28
JP3838940B2 JP3838940B2 (ja) 2006-10-25

Family

ID=29706165

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002147927A Expired - Fee Related JP3838940B2 (ja) 2002-05-22 2002-05-22 配線基板

Country Status (1)

Country Link
JP (1) JP3838940B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615874B2 (en) 2005-04-18 2009-11-10 Murata Manufacturing Co., Ltd. Electronic component module
JP2016006846A (ja) * 2014-05-27 2016-01-14 京セラ株式会社 配線基板および電子装置
KR20160049720A (ko) * 2014-10-28 2016-05-10 삼성전기주식회사 양면 실장 모듈, 양면 실장 모듈이 실장된 인쇄회로기판 및 양면 실장 모듈 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7615874B2 (en) 2005-04-18 2009-11-10 Murata Manufacturing Co., Ltd. Electronic component module
JP2016006846A (ja) * 2014-05-27 2016-01-14 京セラ株式会社 配線基板および電子装置
KR20160049720A (ko) * 2014-10-28 2016-05-10 삼성전기주식회사 양면 실장 모듈, 양면 실장 모듈이 실장된 인쇄회로기판 및 양면 실장 모듈 제조 방법
KR101983176B1 (ko) * 2014-10-28 2019-05-28 삼성전기주식회사 양면 실장 모듈, 양면 실장 모듈이 실장된 인쇄회로기판 및 양면 실장 모듈 제조 방법

Also Published As

Publication number Publication date
JP3838940B2 (ja) 2006-10-25

Similar Documents

Publication Publication Date Title
US5512786A (en) Package for housing semiconductor elements
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP2003338585A (ja) 配線基板
JP2003179175A (ja) 配線基板
JP3784345B2 (ja) 配線基板
JP4514318B2 (ja) 半導体素子収納基板
JP3850341B2 (ja) 配線基板
JP2003158220A (ja) 配線基板
JP3872401B2 (ja) 配線基板
JP2004288661A (ja) 配線基板
JP2003338576A (ja) 配線基板
JP2003243553A (ja) 配線基板
JP2003218489A (ja) 配線基板
JP4593802B2 (ja) 半導体素子収納基板
JP3187291B2 (ja) 半導体素子収納用パッケージ
JP2000164757A (ja) 半導体素子収納用パッケージおよびその実装構造
JP2000277872A (ja) 配線基板
JP2001237344A (ja) 配線基板
JP2001127187A (ja) 配線基板
JP3420362B2 (ja) 半導体装置の実装構造
JP3325460B2 (ja) 半導体装置の実装構造及びこれに用いる半導体素子収納用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP2004200416A (ja) 配線基板
JP2001127418A (ja) 配線基板
JP2004179175A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041018

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20060413

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Effective date: 20060615

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20060718

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060801

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110811

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20110811

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120811

LAPS Cancellation because of no payment of annual fees