JP4035028B2 - 光半導体素子のサブキャリアおよび光半導体装置 - Google Patents

光半導体素子のサブキャリアおよび光半導体装置 Download PDF

Info

Publication number
JP4035028B2
JP4035028B2 JP2002303541A JP2002303541A JP4035028B2 JP 4035028 B2 JP4035028 B2 JP 4035028B2 JP 2002303541 A JP2002303541 A JP 2002303541A JP 2002303541 A JP2002303541 A JP 2002303541A JP 4035028 B2 JP4035028 B2 JP 4035028B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
insulating base
semiconductor element
base
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002303541A
Other languages
English (en)
Other versions
JP2004140187A (ja
Inventor
尚人 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002303541A priority Critical patent/JP4035028B2/ja
Publication of JP2004140187A publication Critical patent/JP2004140187A/ja
Application granted granted Critical
Publication of JP4035028B2 publication Critical patent/JP4035028B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光通信分野等で用いられ、フォトダイオード(PD,半導体レーザ(D)等の光半導体素子を搭載するためのサブキャリアおよび光半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野においては、光半導体装置が高周波信号を電気−光変換し光ファイバ等へ光信号として伝送するために用いられており、10G(ギガ)ビット/秒(bps)を超えるデータ通信のビットレートを持つものが広く用いられるようになってきている。
【0003】
従来のPD,LD等の光半導体素子を具備した光半導体装置を図3に示す。図3に示すように、101は光半導体素子を搭載するための絶縁基台(サブキャリア)、102はPD、103aはPD102の上部電極と絶縁基台101表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、103bは絶縁基台101表面の配線パターンと回路基板120の回路配線とを電気的に接続するための第二のボンディングワイヤである。また、104はLD、105はLD搭載用のサブマウント、106は測温素子、107はペルチェ素子、108はセラミックス等から成る基体、108aは基体108の平板状の底板部、108bは基体108の側壁部である。また、109は金属等から成る蓋体、110は金属等から成る筒状の光ファイバ固定部材(以下、固定部材ともいう)、111は光ファイバ、112は外部リード端子、120はPD102を制御するための制御回路やインピーダンス整合用の線路導体等が形成された回路基板である。
【0004】
絶縁基台101は、図4に示すように、セラミックス等から成る略直方体の絶縁基材113の表面に導体層から成る各種機能部が形成されており、絶縁基材113の一側面にPDが搭載される導体層から成るPD搭載部114aが形成され、絶縁基材113の上面に第一の配線パターン114bおよび第二の配線パターン114cが形成されている。また、絶縁基材113の一側面には、PD搭載部114aと第一の配線パターン114bを電気的に接続する接続部114d、および第二の配線パターン114cと電気的に接続され、第一のボンディングワイヤ103aがボンディングされるボンディング部114eが形成されている。さらに、絶縁基材113の下面には、基体108の底板部108aの上面にAu−Snロウ材等を介して接着固定される下部導体層114fが形成されている。
【0005】
PD102は、絶縁基台101のPD搭載部114aにAu−Snロウ材等を介して接着固定される。PD102が搭載された絶縁基台101は、基体108の底板部108aの上面にPD102の受光面がLD104や光ファイバ111と光学的に結合するように接着固定されている。また、基体108の底板部108aの上面には、LD104および測温素子106が搭載されたサブマウント105がペルチェ素子107を介して載置されている。
【0006】
光ファイバ111はLD104から発光される光を外部に伝送するとともに、光ファイバ111から伝送された光をPD102に受光させて光信号を電気信号に変換させる。または、PD102はLD104から後方へ出射された光をモニタするためのものである。
【0007】
基体108の下面には、外部リード端子112が固定されており、PD102、LD104、測温素子106、ペルチェ素子107が電気的に接続されている。また、基体108の上面に蓋体109がシーム溶接法等により接合されることにより、光半導体装置を気密に封止する。
【0008】
この光半導体装置は、PD102が絶縁基台101のPD搭載部114aにAu−Sn合金等から成る低融点ろう材を介して接着固定される。その後、PD102の上部電極とボンディング部114eとを、AuやAl等からなる第一のボンディングワイヤ103aを介して電気的に接続する。そして、PD102が搭載された絶縁基台101は、その下部導体層114fが基体108の底板部108aの上面に、Au−Sn合金やPb−Sn合金等から成るろう材を介して接着固定される。その後、絶縁基台101の第一の配線パターン114bおよび第二の配線パターン114cを、回路基板120の回路配線や線路導体に、AuやAl等からなる第二のボンディングワイヤ103bにより電気的に接続する。同様に、LD104と測温素子106をサブマウント105の上面にろう材を介して接着固定した後、予めろう材を介して基体108の底板部108aの上面に接着固定されたペルチェ素子107の上面にサブマウント105をろう材を介して接着固定する。
【0009】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体装置においては、PD102が搭載された絶縁基台101は、組立工程において、コレット等の搬送治具により挟まれた状態で移動して、基体108の底板部108aの上面に載置されるが、その際、第一の配線パターン114bと接続部114dおよび第二の配線パターン114cとボンディング部114eが電気的に接続される絶縁基材113の稜部が搬送治具と接触し、稜部で導体層が傷付いたり削り取られて、第一の配線パターン114bと接続部114dおよび第二の配線パターン114cとボンディング部114eが断線したり、導通抵抗が増大してしまうという問題点があった。
【0010】
また、絶縁基台101は、PD搭載部114a、接続部114dおよびボンディング部114eが絶縁基材113の同じ一側面に形成されているため、スパッタリング法、真空蒸着法、フォトリソグラフィ法、エッチング法等を用いて同時に形成される。その後、第一の配線パターン114b、第二の配線パターン114cが形成されるが、これら配線パターンの形成がPD搭載部114a、接続部114dおよびボンディング部114eの形成と別々となるため、それらが電気的に接続される稜部において、断線が発生し易いという問題点があった。
【0011】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、電気的接続の信頼性を高くして絶縁基材の上面から側面にわたって配線導体層を形成した絶縁基台を具備した光半導体装置を提供することにある。
【0012】
【課題を解決するための手段】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基台と、該絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、前記絶縁基台の上面から前記一側面にかけて形成された、前記導体層に接続される第一の配線導体層および前記光半導体素子に電気的に接続される第二の配線導体層と、前記第一および第二の配線導体層の前記絶縁基台の上面と前記一側面との間の角部の部位にそれぞれ前記第一および第二の配線導体層を覆うようにろう材で接合された、屈曲部の内側が円弧状の凹んだ曲面とされているL字状の金属部材とを具備したことを特徴とする。
【0013】
本発明の光半導体素子のサブキャリアは、第一および第二の配線導体層の絶縁基台の上面と一側面との間の角部の部位にそれぞれ第一および第二の配線導体層を覆うようにろう材で接合された、屈曲部の内側が円弧状の凹んだ曲面とされているL字状の金属部材を有していることから、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、金属部材が第一および第二の配線導体層を保護し、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と一側面に別々に第一および第二の配線導体層を形成すると、上面と一側面との間の一つの稜線(角部)だけで第一および第二の配線導体層が相互に接続されることとなるが、金属部材によって第一および第二の配線導体層の絶縁基台の上面側と一側面側とが確実に接続されることとなり、電気的な接続の信頼性が向上する。
【0014】
さらに、第一および第二の配線導体層よりもかなり厚い金属部材が設けられていることから、第一および第二の配線導体層における導通抵抗がきわめて小さくなり、その結果、光半導体素子の作動性が非常に良好になる。
【0015】
本発明の光半導体装置は、上面に凹部が形成されているとともに該凹部から外側面にかけて形成された貫通孔を有する基体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、前記凹部の底面に載置された本発明の光半導体素子のサブキャリアと、該サブキャリアの前記導体層に接合されるとともに前記第一および第二の配線導体層に電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする。
【0016】
本発明の光半導体装置は、上記の構成により、電気的接続の信頼性の高い本発明のサブキャリアを用いた高信頼性かつ高性能のものとなる。
【0017】
【発明の実施の形態】
本発明の光半導体素子のサブキャリアおよび光半導体装置について以下に詳細に説明する。図1は本発明の光半導体装置について実施の形態の一例を示す断面図、図2は本発明の光半導体装置に搭載される光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図である。
【0018】
これらの図において、1は光半導体素子のサブキャリアを成す絶縁基台、2は光半導体素子としてのPD、3aはPD2の上部電極と絶縁基台1表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、3bは絶縁基台1表面の配線パターンと回路基板20の回路配線とを電気的に接続するための第二のボンディングワイヤ、4はLD、5はサブマウント、6は測温素子、7はペルチェ素子、8は基体、8aは基体8の底板部、8bは基体8の側壁部、9は蓋体、10は光ファイバ固定部材、11は光ファイバ、12は外部リード端子である。
【0019】
また、13は絶縁基台1を構成する略直方体の絶縁基材、14aは絶縁基台1の一側面に形成された導体層としてのPD搭載部、14bは絶縁基台1の上面に形成された第一の配線導体層としての第一の配線パターン、14cは絶縁基台1の上面に形成された第二の配線導体層としての第二の配線パターン、14dはPD搭載部14aと第一の配線パターン14bとを電気的に接続する接続部、14eは第二の配線パターン14cと電気的に接続され、第一のボンディングワイヤ3aがボンディングされるボンディング部、14fは基体8の底板部8aの上面にAu−Snロウ材等を介して接着固定される下部導体層、15a,15bは第一および第二の配線パターン14b,14cの絶縁基台1の上面と一側面との間の角部の部位にそれぞれ第一および第二の配線パターン14b,14cを覆うように接合されたL字状の金属部材である。
【0020】
なお、第一の配線パターン14bはPD搭載部14aに直接的に接続されるようにPD搭載部14aと一体的に形成されているが、第二の配線パターン14cと同様にPD搭載部14aとは別々に形成してボンディングワイヤで電気的に接続してもよい。また、第二の配線パターン14cは第一のボンディングワイヤ3aを介してPD2の露出した主面や受光面等に形成された電極等に電気的に接続される。
【0021】
さらに、20は、第二のボンディングワイヤ3bを介して絶縁基台1の配線パターンと電気的に接続される回路基板である。この回路基板20は、PD2を制御するための制御回路やインピーダンス整合用の線路導体等が形成されたものであり、その上面には回路配線や線路導体が形成されており、第一の配線パターン4bおよび第二の配線パターン4cを、回路基板20の回路配線や線路導体に、AuやAl等からなる第二のボンディングワイヤ3bにより電気的に接続する。
【0022】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基台1と、絶縁基台1の一側面に形成された、光半導体素子(PD2)が接合される導体層(PD搭載部14a)と、絶縁基台1の上面から一側面にかけて形成された、導体層に接続される第一の配線導体層(第一の配線パターン14b)および光半導体素子に電気的に接続される第二の配線導体層(第二の配線パターン14c)と、第一および第二の配線導体層の絶縁基台1の上面と一側面との間の角部の部位にそれぞれ第一および第二の配線導体層を覆うようにろう材で接合された、屈曲部の内側が円弧状の凹んだ曲面とされているL字状の金属部材15a,15bとを具備した構成である。
【0023】
また、本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体8と、貫通孔に嵌着された筒状の光ファイバ固定部材10と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体8の上面の凹部の周囲に接合された蓋体9とを具備した構成である。
【0024】
本発明の光半導体装置は、基体8の底板部8aの上面に載置された光半導体素子としてのPD2が搭載された絶縁基台1と、ペルチェ素子7を介して載置されたLD4および測温素子6が搭載されたサブマウント5とを具備しており、基体8の側壁部8bの上面に蓋体9を取着することにより気密封止されている。
【0025】
基体8は、底板部8aと側壁部8bとから成り、上面に各種部品を収容するための凹部が形成されている。この基体8は、底板部8aと側壁部8bとが一体的に形成されたものであってもよい。基体8の側壁部8bには凹部から外側面にかけて貫通孔が形成され、その貫通孔には光ファイバ11を固定するための筒状の固定部材10が嵌着接合されている。
【0026】
本発明の光半導体素子のサブキャリアにおいて、絶縁基台1の本体部分である絶縁基材13は、セラミックス(焼結体)等の絶縁材料から成り、例えば酸化アルミニウム(Al)質焼結体、窒化アルミニウム(AlN)質焼結体、炭化珪素(SiC)質焼結体、窒化珪素(Si)質焼結体、ガラスセラミックス焼結体等から成る。
【0027】
絶縁基台1の第一および第二の配線パターン14b,14cを含む各導体層は、例えば密着金属層、拡散防止層、主導体層が順次積層された3層構造の導体層から成る。そして、密着金属層は絶縁基材13との密着性の点で、Ti,Cr,Ta,Nb,Ni−Cr合金,Ta2N等の少なくとも1種より成るのが良い。密着金属層の厚さは0.01〜0.2μm程度が良い。0.01μm未満では強固に密着することが困難となり、0.2μmを超えると成膜時の内部応力によって剥離が生じ易くなる。
【0028】
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐうえで、Pt,Pd,Rh,Ni,Ni−Cr合金,Ti−W合金等の少なくとも1種より成るのが良い。拡散防止層の厚さは0.05〜1μm程度が良く、0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる。1μmを超えると、成膜時の内部応力により剥離が生じ易くなる。拡散防止層にNi−Cr合金を用いる場合、密着性も確保できるため密着金属層を省くこともできる。
【0029】
さらに主導体層は電気抵抗の小さいAu,Cu,Ni,Ag等より成るのが良く、その厚さは0.1〜5μm程度が良い。0.1μm未満では、電気抵抗が大きくなる傾向があり、5μmを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。Cuは酸化し易いので、その上にNiおよびAuから成る保護層をメッキ法等で被着するのが良い。
【0030】
絶縁基台1のPD搭載部14aにはPD2を固定するための低融点ろう材をスパッタリング法等により所定厚みに被着させても良い。これにより、PD2を接着固定する際にろう材のプリフォームを配置する手間を省くことができる。低融点ろう材としては、Au−Ge合金(融点約356℃)、Au−Si合金(融点約370℃)、Au−Sn合金(融点約183℃)、In−Pb合金(融点約172℃)、In(融点約157℃)等が好ましい。これらは融点が400℃以下であるため、接着温度を低くすることができる。その結果、光半導体素子が熱衝撃破壊されることがないという利点がある。また、組立工程において、低温接着ができることにより、昇温時間および冷却時間を短くすることができる。その結果、生産コストを低くすることができる。
【0031】
絶縁基台1の上面から一側面にかけて形成された、導体層に接続される第一の配線パターン14bと接続部14d、および光半導体素子に電気的に接続される第二の配線パターン14cおよびボンディング部14eは、絶縁基台1の角部(稜線部)において金属部材15a,15bがそれぞれ接合されている。金属部材15a,15bは、Al,Ag,Au,Pt,Fe,Ni,銅(無酸素銅),SUS(ステンレススチール),真鍮(Cu−Zn合金),Fe(鉄)−Ni(ニッケル)−Co(コバルト)合金,Cu−W(タングステン)合金等の金属から成り、プレス金型による打抜き法や成型法、機械的研削法等により形成される。また、金属部材15a,15bは、その酸化防止とろう材との濡れ性を良好にするために、Niメッキ層,Auメッキ層をメッキ法等で順次被着するのが良い。また、金属部材15a,15bは、上記の低融点ろう材で接合されていることが、上記の理由で好ましい。
【0032】
また、金属部材15a,15bの絶縁基台1の上面における長さ(第一および第二の配線パターン14b,14cの長手方向の長さ)L1(図2)および幅(第一および第二の配線パターン14b,14cの幅方向の幅)L2(図2)は、0.1mm以上が良い。0.1mm未満だと、金属部材15a,15bと第一および第二の配線パターンとの接合位置を合わせるのが困難となったり、接合強度が低下し易くなる。その結果、絶縁基台1の角部における第一および第二の配線パターン14b,14cの保護、補強の役目を果たさなくなり、電気的な接続の信頼性も低下する。また、幅L2は、第一および第二の配線パターン14b,14cのそれぞれの幅の1/2倍以上1倍以下が好ましい。1/2倍未満では、金属部材15a,15bの幅が小さくなるため、接合強度が低下して、組立工程で搬送治具と接触したときに金属部材15a,15bが脱落したり、絶縁基台1の角部で導体層が傷付いたり削り取られて、断線不良や導通抵抗の増大が発生し易くなる。1倍を超えると、金属部材15a,15bを接合するためのろう材が繋がってショートが発生し易くなる。
【0033】
金属部材15a,15bの厚さは0.05〜0.5mmがよく、0.05mm未満では、金属部材15a,15bの形成時の形状安定性、加工性が劣化し易く、また強度が低下し易くなる。また、0.5mmを超えると、組立工程で搬送治具と接触し易くなり金属部材15a,15bが脱落し易くなる。
【0034】
また、金属部材15a,15bは、その角部(屈曲部)の内側が円弧状の凹んだ曲面とされている。この構成により、金属部材15a,15bの角部の内側にろう材の溜りが適度に形成されて、金属部材15a,15bの接合強度が向上するとともに、電気的な接続が劣化し易い絶縁基台1の角部の接続性を補強することができる。
【0035】
配線導体層としての第一および第二の配線パターン14b,14cは、スパッタリング法や真空蒸着法等の薄膜形成法により成膜されるが、絶縁基台1の上面と一側面に別々に形成することが好ましい。この場合、絶縁基台1の上面と一側面との間の角部が一つの稜線(角部)で形成されているが、一側面に配線導体層を形成する際に部分的に上面に形成された配線導体層に重複して形成されるようにすればよく、金属部材15a,15bによる接続性向上に加え電気的な接続の信頼性がさらに向上し好ましいものとなる。
【0036】
本発明の基体8は、Al23質焼結体、AlN質焼結体、ムライト質焼結体、SiC質焼結体、Si34質焼結体、ガラスセラミックス等のセラミックス、またはCuを含浸させたタングステン多孔質体、Fe−Ni合金、Fe−Ni−Co合金等の金属から成る。基体8を構成する底板部8aと側壁部8bとは同じ材料から形成されていても良いし、異なる材料から形成されていても良い。ただし、底板部8aと側壁部8bとを異なる材料で形成する場合、両者の熱膨張係数差ができるだけ小さいものとなる組合せを選択することが好ましい。また、底板部8aと側壁部8bとは一体的に形成されていてもよい。
【0037】
基体8の底板部8aの上面には、回路基板20と、ペルチェ素子7が接着固定されている。ペルチェ素子7は、LD4を所定の温度に冷却または加熱するための熱ポンプとして機能し、測温素子6により測定したLD4の温度を検知し、LD4が所定の温度となるように冷却または加熱する。そして、このペルチェ素子7の上面には、サブマウント5が搭載されており、サブマウント5上にLD4および測温素子6が隣接して設置される。
【0038】
さらに、基体8の底板部8aまたは側壁部8bには、Fe−Ni合金やFe−Ni−Co合金等の金属から成る外部リード端子12が容器の外部に突出するようにして設けられている。この外部リード端子12は、基体8の底板部8aまたは側壁部8bを貫通するようにして設けられるかまたは基体8の内部から外部に導出されたメタライズ層等の配線導体に接合されることにより、容器の内部と外部とを電気的に接続している。そして、外部リード端子12には、容器内部の回路基板20、LD4、測温素子6、ペルチェ素子7が電気的に接続される。
【0039】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【0040】
【発明の効果】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基台と、絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、絶縁基台の上面から一側面にかけて形成された、導体層に接続される第一の配線導体層および光半導体素子に電気的に接続される第二の配線導体層と、第一および第二の配線導体層の絶縁基台の上面と一側面との間の角部の部位にそれぞれ第一および第二の配線導体層を覆うようにろう材で接合された、屈曲部の内側が円弧状の凹んだ曲面とされているL字状の金属部材とを具備したことにより、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、金属部材が第一および第二の配線導体層を保護し、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と一側面に別々に第一および第二の配線導体層を形成すると、上面と一側面との間の一つの稜線(角部)だけで第一および第二の配線導体層が相互に接続されることとなるが、金属部材によって第一および第二の配線導体層の絶縁基台の上面側と一側面側とが確実に接続されることとなり、電気的な接続の信頼性が向上する。
【0041】
さらに、第一および第二の配線導体層よりもかなり厚い金属部材が設けられていることから、第一および第二の配線導体層における導通抵抗がきわめて小さくなり、その結果、光半導体素子の作動性が非常に良好になる。
【0042】
本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体と、貫通孔に嵌着された筒状の光ファイバ固定部材と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体とを具備したことにより、電気的接続の信頼性の高い本発明の光半導体素子のサブキャリアを用いた高信頼性かつ高性能のものとなる。
【図面の簡単な説明】
【図1】 本発明の光半導体装置について実施の形態の一例を示す断面図である。
【図2】 本発明の光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図である。
【図3】 従来の光半導体装置を示す断面図である。
【図4】 従来の光半導体素子のサブキャリアを示す斜視図である。
【符号の説明】
1:絶縁基台
2:PD
4:LD
8:基体
9:蓋体
10:光ファイバ固定部材
14b:第一の配線パターン
14c:第二の配線パターン
15a,15b:金属部材

Claims (2)

  1. 略直方体の絶縁基台と、該絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、前記絶縁基台の上面から前記一側面にかけて形成された、前記導体層に接続される第一の配線導体層および前記光半導体素子に電気的に接続される第二の配線導体層と、前記第一および第二の配線導体層の前記絶縁基台の上面と前記一側面との間の角部の部位にそれぞれ前記第一および第二の配線導体層を覆うようにろう材で接合された、屈曲部の内側が円弧状の凹んだ曲面とされているL字状の金属部材とを具備したことを特徴とする光半導体素子のサブキャリア。
  2. 上面に凹部が形成されているとともに該凹部から外側面にかけて形成された貫通孔を有する基体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、前記凹部の底面に載置された請求項1記載の光半導体素子のサブキャリアと、該サブキャリアの前記導体層に接合されるとともに前記第一および第二の配線導体層に電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする光半導体装置。
JP2002303541A 2002-10-17 2002-10-17 光半導体素子のサブキャリアおよび光半導体装置 Expired - Fee Related JP4035028B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002303541A JP4035028B2 (ja) 2002-10-17 2002-10-17 光半導体素子のサブキャリアおよび光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002303541A JP4035028B2 (ja) 2002-10-17 2002-10-17 光半導体素子のサブキャリアおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2004140187A JP2004140187A (ja) 2004-05-13
JP4035028B2 true JP4035028B2 (ja) 2008-01-16

Family

ID=32451285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002303541A Expired - Fee Related JP4035028B2 (ja) 2002-10-17 2002-10-17 光半導体素子のサブキャリアおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP4035028B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4688632B2 (ja) * 2005-10-27 2011-05-25 京セラ株式会社 サブキャリアおよび半導体装置

Also Published As

Publication number Publication date
JP2004140187A (ja) 2004-05-13

Similar Documents

Publication Publication Date Title
JP5240726B2 (ja) 半導体装置と回路基板との接続構造
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP4035028B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP4688632B2 (ja) サブキャリアおよび半導体装置
JP2004296948A (ja) 光半導体素子用サブキャリアおよび光半導体装置
JP4404649B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JPH05144956A (ja) 半導体素子収納用パツケージ
JP2006310378A (ja) サブマウントおよび電子素子の実装方法
JP2001102674A (ja) 半導体レーザ素子搭載用基板および半導体レーザモジュール
JP2008034580A (ja) サブマウントおよび電子装置ならびに電子素子の実装方法
JP2004282027A (ja) サブマウント
JP3297577B2 (ja) 半導体素子収納用パッケージ
JP3709084B2 (ja) 光半導体素子収納用パッケージ
JP4203501B2 (ja) 半導体装置
JP4467320B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP3909282B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003273372A (ja) 光半導体装置
JP2001102671A (ja) 半導体レーザ素子搭載用基板および半導体レーザモジュール
JP3909281B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001102670A (ja) 半導体レーザ素子搭載用基板および半導体レーザモジュール
JP2007095930A (ja) サブマウントおよび半導体装置
JP3709082B2 (ja) 光半導体素子収納用パッケージ
JP3978040B2 (ja) 光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees