JP3628187B2 - 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ - Google Patents
半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3628187B2 JP3628187B2 JP28536898A JP28536898A JP3628187B2 JP 3628187 B2 JP3628187 B2 JP 3628187B2 JP 28536898 A JP28536898 A JP 28536898A JP 28536898 A JP28536898 A JP 28536898A JP 3628187 B2 JP3628187 B2 JP 3628187B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- layer
- metal layer
- substrate
- support member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Optical Couplings Of Light Guides (AREA)
- Die Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子を支持するための支持部材及び該支持部材を搭載した半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子、特にガリウムー砒素等から成る光半導体素子を収容するための半導体素子収納用パッケージは一般に、銅や鉄−ニッケルーコバルト合金、鉄−ニッケル合金等の金属材料から成る基体と、該基体上に取着され、上面に光半導体素子が載置される酸化アルミニウム質焼結体等の電気絶縁材料から成る半導体素子支持部材と、該半導体素子支持部材を囲繞するようにして前記基体上に取着され、側面に光ファイバーが固定される固定領域を有する枠体と、前記基休もしくは枠体に絶縁物を介して固定された外部リード端子と、前記枠体の上面に取着され、枠体の内側を気密に封止する蓋体とで構成されており、半導体素子支持部材に光半導体素子を金ー錫合金等の低融点ロウ材を介して接着固定するとともに該光半導体素子の各電極をボンディングワイヤ等の電気的接続手段を介して外部リード端子に接続し、次に枠体の上面に蓋体を取着させ、基体と枠体と蓋体とから成る容器内部に光半導体素子を収容し、最後に枠体側面に設けた光ファイバー固定領域に光ファイバーが取着されたフランジをレーザー光線の照射による溶接によって接合させ、光ファイバーを枠体側面に固定することによって製品としての光半導体装置となる。
【０００３】
かかる光半導体装置は外部電気回路から供給される駆動信号によって光半導体素子に光信号を励起させ、該励起された光信号を光ファイバーを介して外部に伝送することによって高速光通信等に使用される光半導体装置として機能する。
【０００４】
なお、前記半導体素子収納用パッケージにおいては、半導体素子支持部材の上面に予めチタンー白金一金から成る金属層が薄膜形成技術によって被着されており、該金属層に光半導体素子を金一錫合金から成る低融点ロウ材を介しロウ付けすることによって光半導体素子は支持部材上に接着固定されるようになっている。また同時に光半導体素子の電極、例えば、接地電極が金属層に接続されるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、半導体素子支持部材の上面に被着されている金属層に光半導体素子を低融点ロウ材を介して取着固定する際、金属層の金が低融点ロウ材中に拡散してロウ材の融点を高いものとしてしまい、その結果、所定の低温で低融点ロウ材を完全に溶融させることができず、光半導体素子の半導体素子支持部材上への接着固定が強度の弱いものとなる欠点を有していた。
【０００６】
またこれを解消するためにロウ付け温度を上げ、ロウ材を完全に溶融させることも考えられるが、ロウ付け温度を上げると光半導体素子に不要な熱負荷が印加されて光半導体素子に熱破壊が招来したり、特性に熱劣化を招来し、光半導体素子が誤動作するという欠点を誘発してしまう。
【０００７】
本発明は上記諸欠点に鑑み案出されたもので、その目的は半導体素子支持部材に設けた金属層に半導体素子を低融点ロウ材を介して接着固定するにあたり、金属層を形成している金が低融点ロウ材に拡散して低融点ロウ材の融点が上昇するのを有効に防止し、低融点ロウ材の溶融温度を低温として半導体素子を半導体素子支持部材上にを熱破壊や特性に劣化を招来することなく確実、強固に接着固定することができる半導体素子支持部材及びこれを用いた半導体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子支持部材は、基板と、該基板の上面に薄膜形成技術によって被着され、半導体素子が金−錫合金から成るロウ材を介して接合されるとともに該半導体素子の電極が接続される金属層とから成り、前記金属層は基板側から接着層、バリア層、金から成る主導体層の３層構造を有しているとともに前記主導体層の一部に前記バリア層を露出するように前記主導体層の非形成領域が形成されており、該非形成領域に半導体素子が接合され、前記主導体層は前記半導体素子の固定される領域以外の全ての領域に形成されていることを特徴とするものである。
【０００９】
また本発明は、基体と、該基体の上面に取著された枠体と、前記基体もしくは枠体に固定された外部リード端子と、前記枠体の上面に取着され、枠体の内側を気密に封止する蓋体とから成るパッケージ本体の内部に前記半導体素子支持部材を配したことを特徴とするものである。
【００１０】
本発明の半導体素子支持部材によれば、基板の上面に被着されている金属層が薄膜形成技術を採用することによって形成されていることからその上面が極めて平坦なものとなり、その結果、半導体素子を基板上面に被着させ金属層の所定位置に極めて正確に固定することができる。
【００１１】
また本発明の半導体素子支持部材によれば、半導体素子は接着層、バリア層、金から成る主導体層の３層構造を有する金属層のうち主導体層の非形成領域に低融点ロウ材を介して取着される、即ち、バリア層に低融点ロウ材を介して取着されることから主導体層の金が低融点ロウ材中に拡散し、低融点ロウ材の融点が高くなることはなく、その結果、低融点ロウ材は所定の低温で完全に溶融して半導体素子を半導体素子支持部材上に確実、強固に接着固定することが可能となり、同時に低融点ロウ材は低いロウ付け温度で溶融するため、半導体素子に不要な熱負荷が印加されることはなく、半導体素子に熱破壊や特性に熱劣化を招来するのを有効に防止して半導体素子を常に正常、かつ安定に作動させることができる。更に本発明の半導体素子支持部材によれば、前記金属層は接着層と金から成る主導体層の相互拡散がバリア層によって有効に防止され、これによって金属層及び該金属層上に固定される半導体素子を基板上に極めて強固に取着させることができる。
【００１２】
また更に本発明の半導体素子支持部材によれば、金属層の主導体層は半導体素子の固定される領域以外の全ての領域に形成されていることから金属層の導通抵抗は低いものとなり、その結果、金属層に接続されている半導体素子の電極に金属層を介して所定の電力、電気信号を正確に入力することができる。
【００１３】
更にまた、前記半導体素子支持部材を使用した半導体素子収納用パッケージは、パッケージ内での半導体素子の接着固定が強固となって、半導体素子と外部リード端子との電気的接続を確実となすことができ、その結果、半導体素子を所定の外部電気回路に正確に電気的接続して半導体素子を常に正常に作動させることが可能となる。同時にパッケージ内での半導体素子の固定位置が正確となって、半導体素子が光半導体素子である場合、光半導体素子と光ファイバーとの光結合が良好となり、光半導体素子の発する光を光ファイバーに効率良く授受させることができる。
【００１４】
【発明の実施の形懸】
次に本発明を添付図面に基づき詳細に説明する。
図１及び図２は本発明にかかる半導体素子支持部材及び該半導体素子支持部材を用いた半導体素子収納用パッケージの一実施例を示し、１は基体、２は枠体、３は蓋体である。この基体１と枠体２と蓋体３とで内部に半導体素子、例えば、ガリウムー砒素等から成る光半導体素子４を収容するための容器が構成される。前記基体１は例えば、銅や鉄−ニッケルーコバルト合金、銅ータングステン合金等の金属材料から成り、銅等のインゴット（塊）に圧延加工法やプレス打ち抜き加工法等、従来周知の金属加工法を採用することによって所定の板状に形成される。
【００１５】
また前記基体１はその上面に、光半導体素子４が接着固定された半導体素子支持部材Ａが取着されており、該半導体素子支持部材Ａは光半導体素子４を基体１に対し電気的に絶縁した状態で支持する作用をなす。
【００１６】
前記半導体素子支持部材Ａは図１に示す如く、電気絶縁性の基板５とその上下両面に被着された下部金属層６及び上部金属層７とから構成されており、下部金属層６を基体１の上面に金ー錫合金等から成るロウ材を介しロウ付けすることによって半導体素子支持部材Ａは基体１上に取着される。
【００１７】
前記半導体素子支持部材Ａの基板５は酸化アルミニウム質焼結体、石英、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体、シリコンの少なくとも１種より成り、例えば、酸化アルミニウム質焼結体からなる場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の粉末及び適当な有機バインダー、溶剤を添加混合して原料粉末を調整し、次に前記原料粉末を所定金型内に充填するとともに一定圧力で押圧して成形体を得、最後に前記成形体を約１６００℃の温度で焼成することによって製作される。
【００１８】
なお、前記半導体素子支持部材Ａの基板５は、窒化アルミニウム質焼結体や炭化珪素質焼結体、或いはシリコンで形成しておくと、該窒化アルミニウム質焼結体、炭化珪素質焼結体、シリコン等はその熱伝導率が４０Ｗ／ｍ・ｋ以上と高いため半導体素子支持部材Ａの上面に接着固定される光半導体素子４が駆動時に熱を発生したとしてもその熱は半導体素子支持部材Ａを介して基体１に良好に伝達されるとともに基体１を介して大気中に放散され、その結果、光半導体素子４は常に適温となり、光半導体素子４を長期間にわたり正常、且つ安定に作動させることが可能となる。
【００１９】
また前記半導俸素子支持部材Ａの基板５をガラスセラミックス焼結体や石英等で形成しておくと該ガラスセラミックス焼結体や石英は比誘電率が小さいため光半導体素子４に電気信号を高速で伝達させることが可能となる。
【００２０】
前記半導体素子支持部材Ａはまた基板５の上下両面に下部金属層６及び上部金属層７が各々、薄膜形成技術によって被着されており、該基板５の下面に被着されている下部金属層６は半導体素子支持部材Ａを基体１上にロウ付け取着する際の下地金属層として作用し、下部金属層６と基体１とを例えば、金ー錫合金から成るロウ材で取着することによって半導体素子支持部材Ａは基体１の上面所定位置に固定され、また基板５上面に被着されている上部金属層７は光半導体素子４を半導体素子支持部材Ａに低融点ロウ材８を介し接着固定する際の下地金属層として作用するとともに光半導体素子４の電極を外部リード端子９に接続するための導電路として作用し、上部金属層７に光半導体素子４を金ー錫合金から成る低融点ロウ材８を介しロウ付けすることによって光半導体素子４は半導体素子支持部材Ａ上に接着固定されるとともに電極、例えば、接地電極が上部金属層７に接続される。
【００２１】
前記基板５の上下両面に被着される下部金属層６及び上部電極層７は図１に示す如く、接着層６ａ、７ａと、バリア層６ｂ、７ｂと、主導体層６ｃ、７ｃの３層構造を有している。
【００２２】
前記接着層６ａ、７ａはチタン（Ｔｉ）、クロム（Ｃｒ）、ニッケルクロム合金（ＮｉーＣｒ）、タンタル（Ｔａ）等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することによって基板１の上下面に被着される。
【００２３】
前記接着層６ａ、７ａは基板１と下部金属層６及び上部金属層７との被着強度を上げる作用をなし、その厚みは０．０５μｍ未満であると下部金属層６及び上部金属層７を基板１に強固に被着させるのが困難となる傾向にあり、また０．５μｍを超えると接着層６ａ、７ａを薄膜形成技術により形成する際に大きな応力が発生するとともにこれが内部に内在し、該内在応力によって基板１と接着層６ａ、７ａとの被着強度が低下してしまう傾向にある。従って、前記チタン等から成る接着層６ａ、７ａはその厚みを０．０５μｍ〜０．５μｍの範囲とすることが好ましく、好適には０．１μｍ〜０．３μｍの範囲とするのがよい。
【００２４】
また前記接着層６ａ、７ａの上面にはバリア層６ｂ、７ｂが被着されており、該バリア層６ｂ、７ｂは接着層６ａ、７ａ、主導体層６ｃ、７ｃ及び後述する低融点のロウ材８と接合性、濡れ性が良く、接着層６ａ、７ａと主導体層６ｃ、７ｃとを強固に接合させるとともにバリア層６ｂ、７ｂに低融点ロウ材８を強固に接合させ、同時に接着層６ａ、７ａと主導体層６ｃ、７ｃとの相互拡散を防止する作用ななす。
【００２５】
前記バリア層６ｂ、７ｂは白金（Ｐｔ）、ロジウム（Ｒｈ）等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することによって接着層６ａ、７ａの上面に被着される。
【００２６】
前記バリア層６ｂ、７ｂはその厚みが１０ｎｍ未満であると接着層６ａ、７ａと主導体層６ｃ、７ｃとの相互拡散を有効に防止することができなくなるとともにバリア層６ｂ、７ｂに低融点ロウ材８を強固に接合させるのが困難となる傾向にあり、また１５００ｎｍを超えるとバリア層６ｂ、７ｂを薄膜形成技術により形成する際に大きな応力が発生するとともにこれが内部に内在し、該内在応力によって接着層６ａ、７ａとバリア層６ｂ、７ｂとの被着強度が低下してしまう傾向にある。従って、前記白金やロジウム等から成るバリア層６ｂ、７ｂはその厚みを１０ｎｍ〜１５００ｎｍの範囲とすることが好ましく、好適には１００ｎｍ〜５００ｎｍの範囲とするのがよい。
【００２７】
更に前記バリア層６ｂ、７ｂの上面には金から成る主導体層６ｃ、７ｃが被着されており、該主導体層６ｃ、７ｃはロウ材との接合性を良好となすとともに電気信号や電力を通す通路として作用し、主導体層６ｃ、７ｃを形成する金はロウ材と接合が良好であることから下部金属層６をロウ材を介して基体１の上面に強固に接合させ、基体１上に半導体素子支持部材Ａを強固に接合させるとともに導電率が高いことから上部金属層７の導通抵抗を極めて小さな値として上部金属層７に接続される光半導体素子４の電極に上部金属層７を介して所定の電力や電気信号を極めて正確に入力することが可能となる。
【００２８】
前記金から成る主導体層６ｃ、７ｃは蒸着法やイオンプレーティング法、スパッタリング法、メッキ法等の薄膜形成技術を採用することによってバリア層６ｂ、７ｂの上面に被着され、その厚みは２．０μｍ未満であると上部金属層７の導通抵抗が高くなって、上部金属層７を介して半導体素子４に電力や電気信号を正確に入力するのが困難となる傾向にある。従って、前記金から成る主導体層６ｃ、７ｃはその厚みを２．０μｍ以上とすることが好ましく、コストの点も考慮すると３．０μｍ〜７．０μｍの範囲が好適である。
【００２９】
前記基板１の上下面に接着層６ａ、７ａ、バリア層６ｂ、７ｂ、主導体層６ｃ、７ｃの３層構造を有する下部金属層６、上部金属層７を設けた半導体素子支持部材Ａは接着層６ａ、７ａ、バリア層６ｂ、７ｂ、主導体層６ｃ、７ｃの各々が薄膜形成技術を採用することにより形成されていることから下部金属層６及び上部金属層７の表面が極めて平坦なものとなすことができ、その結果、半導体素子支持部材Ａを基体１の所定位置に極めて正確に固定することができるとともに半導体素子支持部材Ａの上面所定位置に光半導体素子４を極めて正確に固定することができる。
【００３０】
また前記半導体素子支持部材Ａは接着層６ａ、７ａと主導体層６ｃ、７ｃの間に両者に対し接合性が良いバリア層６ｂ、７ｂを配したことから接着層６ａ、７ａと主導体層６ｃ、７ｃとは強固に接合し、同時に上部金属層７に光半導体素子４を低融点ロウ材８を介して接合させた場合、低融点ロウ材８を溶融させる熱が下部金属層６及び上部金属層７に印加され、接着層６ａ、７ａと主導体層６ｃ、７ｃとの間に相互拡散が起ころうとしてもその相互拡散はバリア層６ｂ、７ｂによって有効に防止され、下部金属層６及び上部金属層７の基板１への接合を強固となすことがでる。更に前記上部金属層７はその主導体層７ｃの一部に非形成領域Ｂが形成されており、該非形成領域Ｂに露出するバリア層７ｂに光半導体素子４が金−錫合金の低融点ロウ材８を介して接続される。この場合、光半導体素子４は金から成る主導体層７ｃに低融点ロウ材８を介して接合されるのではなく、バリア層７ｂに接合されることから主導体層７ｃを形成する金が低融点ロウ材８中に拡散し、低融点ロウ材８の融点を高くすることはなく、その結果、低融点ロウ材８の溶融を完全として、光半導体素子４を上部金属層７に確実、強固に接合させることができる。また同時に白金やロジウム等から成るバリア層７ｂは低融点ロウ材８に対する濡れ性が良いことからバリア層７ｂに低融点ロウ材８が強固に接合し、これによって半導体素子支持部材Ａに光半導体素子４をより強固に固定することができる。更に前記低融点ロウ材８は低いロウ付け温度で溶融するため、光半導体素子４に不要な熱負荷が印加されることはなく、光半導体素子４に熱破壊や特性に熱劣化を招来することはなく、光半導体素子４を常に正常、かつ安定に作動させることができる。
【００３１】
また更に前記半導体素子支持部材Ａへの光半導体素子４の固定位置が正確となるため光半導体素子４と後述する外部リード端子９との電気的接続を確実となして光半導体素子４を所定の外部電気回路に正確に電気的接続することができ、また光半導体素子４と後述する光ファイバー１２との光結合も極めて良好なものとなすことができる。
【００３２】
また一方、前記上面に半導体素子支持部材Ａが取着された基体１は、その支持部材Ａの周辺に該基体１を貫通する複数個の外部リード端子９がガラス等の絶縁物１０を介して固定されている。
【００３３】
前記外部リード端子９は光半導体素子４の各電極を外部の電気回路に電気的に接続する作用をなし、その一端に光半導体素子４の電極及び光半導体素子４の電極が接続されている上部金属層７がボンディングワイヤ等の電気的接続手段１１を介して接続され、また他端側は外部電気回路に半田等のロウ材を介して接続される。
【００３４】
前記外部リード端子９は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料から成り、基体１への固定は、基体１に外部リード端子９より若干大きな径の穴をあけておき、この穴にリング状のガラスから成る絶縁物１０と外部リード端子９を挿通させ、しかる後、前記ガラスから成る絶縁物１０を加熱溶融させることによって行われる。
【００３５】
前記外部リード端子９はまたその表面にニッケルメッキ層、金メッキ層等の耐蝕牲に優れ、且つロウ材と濡れ性が良いメッキ金属層を１μｍ乃至２０μｍの厚みに被着させておくと外部リード端子９の酸化腐蝕を有効に防止することができるとともに外部リード端子９とボンディングワイヤ等の電気的接続手段１１との接続を強固なものとなすことができる。従って、前記外部リード端子９はその表面にニッケルメッキ層、金メッキ層等の耐蝕性に優れ、且つロウ材と濡れ性が良いメッキ金属層を１．０μｍ乃至２０μｍの厚みに被着させておくことが好ましい。
【００３６】
更に前記基体１の上面には半導体素子支持部材Ａを囲繞するようにして枠体２が接合されており、これによって枠体２内側に光半導体素子４を収容するための空所が形成される。
【００３７】
前記枠体２は例えば、銅、鉄−ニッケルーコバルト合金、鉄ーニッケル合金等の金属材料から成り、基体１の上面で、光半導体素子４が接着固定される半導体素子支持部材Ａを囲繞するようにして銀ロウ等のロウ材を介して接合される。
【００３８】
前記枠体２は更にその側面に貫通孔２ａが設けてあり、該貫通孔２ａは光ファイバー１２を固定する固定領域として作用し、貫通孔２ａ内に光ファイバー１２の先端を光半導体素子４と対向するようにして挿通させるとともに該光ファイバー１２に取着されたフランジ１３を枠体２にレーザー光線の照射による溶接によって接合固定し、これによって枠体２に光ファイバー１２を取着するようになっている。
【００３９】
前記枠体２に取着される光ファイバー１２は光半導体素子４との間で光信号の授受を行い、光半導体素子４が励起した光信号を外部に伝送する作用をなす。
【００４０】
更に前記枠体２の上面には例えば、銅や鉄ーニッケルーコバルト合金、鉄−ニッケル合金等の金属材料からなる蓋体３が接合され、これによって基体１と枠体２と蓋体３とから成る容器内部に光半導体素子４が気密に封止されることとなる。
【００４１】
前記蓋体３の枠体２上面への接合は例えば、シームウェルド法等の溶接によって行われる。
【００４２】
かくして上述の半導体素子支持部材を使用した半導体素子収納用パッケージによれば、基体１上面に搭載されている半導体素子支持部材Ａ上に光半導体素子４を低融点ロウ材８を介してロウ付け取着するとともに光半導体素子４の各電極をボンデイングワイヤ等の電気的接続手段１１を介して外部リード端子９に電気的に接続し、次に枠体２の上面に蓋体３を接合させ、基体１と枠体２と蓋体３とから成る容器内部に光半導体素子４を気密に収容させ、最後に枠体２の光ファイバー固定傾域に光ファイバー１２を取着させれば最終製品としての光半導体装置が完成し、外部電気回路から供給される駆動信号によって光半導体素子４に光を励起させ、該励起した光信号を光ファイバー１２に授受させるとともに光ファイバー１２内を伝送させることによって高速光通信等に使用される。
【００４３】
なお、本発明は上述の実施例に限定されるもではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施例では外部リード端子９を基体１に設けたがこれを枠体２に設けてもよく、また上述の実施例では基体１と枠体２とを別個に準備したがこれを一体的に形成したものを使用してもよい。
【００４４】
【発明の効果】
本発明の半導体素子支持部材によれば、基板の上面に被着されている金属層が薄膜形成技術を採用することによって形成されていることからその上面が極めて平坦なものとなり、その結果、半導体素子を基板上面に被着させ金属層の所定位置に極めて正確に固定することができる。
【００４５】
また本発明の半導体素子支持部材によれば、半導体素子は接着層、バリア層、金から成る主導体層の３層構造を有する金属層のうち主導体層の非形成領域に低融点ロウ材を介して取着される、即ち、バリア層に低融点ロウ材を介して取着されることから主導体層の金が低融点ロウ材中に拡散し、低融点ロウ材の融点が高くなることはなく、その結果、低融点ロウ材は所定の低温で完全に溶融して半導体素子を半導体素子支持部材上に確実、強固に接着固定することが可能となり、同時に低融点ロウ材は低いロウ付け温度で溶融するため、半導体素子に不要な熱負荷が印加されることはなく、半導体素子に熱破壊や特性に熱劣化を招来するのを有効に防止して半導体素子を常に正常、かつ安定に作動させることができる。更に本発明の半導体素子支持部材によれば、前記金属層は接着層と金から成る主導体層の相互拡散がバリア層によって有効に防止され、これによって金属層及び該金属層上に固定される半導体素子を基板上に極めて強固に取着させることができる。
【００４６】
また更に本発明の半導体素子支持部材によれば、金属層の主導体層は半導体素子の固定される領域以外の全ての領域に形成されていることから金属層の導通抵抗は低いものとなり、その結果、金属層に接続されている半導体素子の電極に金属層を介して所定の電力、電気信号を正確に入力することができる。
【００４７】
更にまた、前記半導体素子支持部材を使用した半導体素子収納用パッケージは、パッケージ内での半導体素子の接着固定が強固となって、半導体素子と外部リード端子との電気的接続を確実となすことができ、その結果、半導体素子を所定の外部電気回路に正確に電気的接続して半導体素子を常に正常に作動させることが可能となる。同時にパッケージ内での半導体素子の固定位置が正確となって、半導体素子が光半導体素子である場合、光半導体素子と光ファイバーとの光結合が良好となり、光半導体素子の発する光を光ファイバーに効率良く授受させることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子支持部材の一実施例を示す拡大断面図。
【図２】図１に示す半導体素子支持部材を用いた半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・・基体
２・・・・・・枠体
３・・・・・・蓋体
４・・・・・・光半導体素子
５・・・・・・基板
６・・・・・・下部金属層
７・・・・・・上部金属層
８・・・・・・低融点ロウ材
９・・・・・・外部リード端子
１２・・・・・・光ファイバー
Ａ・・・・・・半導体素子支持部材
Ｂ・・・・・・上記金属層の主導体層の非形成領域
【発明の属する技術分野】
本発明は半導体素子を支持するための支持部材及び該支持部材を搭載した半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、半導体素子、特にガリウムー砒素等から成る光半導体素子を収容するための半導体素子収納用パッケージは一般に、銅や鉄−ニッケルーコバルト合金、鉄−ニッケル合金等の金属材料から成る基体と、該基体上に取着され、上面に光半導体素子が載置される酸化アルミニウム質焼結体等の電気絶縁材料から成る半導体素子支持部材と、該半導体素子支持部材を囲繞するようにして前記基体上に取着され、側面に光ファイバーが固定される固定領域を有する枠体と、前記基休もしくは枠体に絶縁物を介して固定された外部リード端子と、前記枠体の上面に取着され、枠体の内側を気密に封止する蓋体とで構成されており、半導体素子支持部材に光半導体素子を金ー錫合金等の低融点ロウ材を介して接着固定するとともに該光半導体素子の各電極をボンディングワイヤ等の電気的接続手段を介して外部リード端子に接続し、次に枠体の上面に蓋体を取着させ、基体と枠体と蓋体とから成る容器内部に光半導体素子を収容し、最後に枠体側面に設けた光ファイバー固定領域に光ファイバーが取着されたフランジをレーザー光線の照射による溶接によって接合させ、光ファイバーを枠体側面に固定することによって製品としての光半導体装置となる。
【０００３】
かかる光半導体装置は外部電気回路から供給される駆動信号によって光半導体素子に光信号を励起させ、該励起された光信号を光ファイバーを介して外部に伝送することによって高速光通信等に使用される光半導体装置として機能する。
【０００４】
なお、前記半導体素子収納用パッケージにおいては、半導体素子支持部材の上面に予めチタンー白金一金から成る金属層が薄膜形成技術によって被着されており、該金属層に光半導体素子を金一錫合金から成る低融点ロウ材を介しロウ付けすることによって光半導体素子は支持部材上に接着固定されるようになっている。また同時に光半導体素子の電極、例えば、接地電極が金属層に接続されるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、この従来の半導体素子収納用パッケージにおいては、半導体素子支持部材の上面に被着されている金属層に光半導体素子を低融点ロウ材を介して取着固定する際、金属層の金が低融点ロウ材中に拡散してロウ材の融点を高いものとしてしまい、その結果、所定の低温で低融点ロウ材を完全に溶融させることができず、光半導体素子の半導体素子支持部材上への接着固定が強度の弱いものとなる欠点を有していた。
【０００６】
またこれを解消するためにロウ付け温度を上げ、ロウ材を完全に溶融させることも考えられるが、ロウ付け温度を上げると光半導体素子に不要な熱負荷が印加されて光半導体素子に熱破壊が招来したり、特性に熱劣化を招来し、光半導体素子が誤動作するという欠点を誘発してしまう。
【０００７】
本発明は上記諸欠点に鑑み案出されたもので、その目的は半導体素子支持部材に設けた金属層に半導体素子を低融点ロウ材を介して接着固定するにあたり、金属層を形成している金が低融点ロウ材に拡散して低融点ロウ材の融点が上昇するのを有効に防止し、低融点ロウ材の溶融温度を低温として半導体素子を半導体素子支持部材上にを熱破壊や特性に劣化を招来することなく確実、強固に接着固定することができる半導体素子支持部材及びこれを用いた半導体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子支持部材は、基板と、該基板の上面に薄膜形成技術によって被着され、半導体素子が金−錫合金から成るロウ材を介して接合されるとともに該半導体素子の電極が接続される金属層とから成り、前記金属層は基板側から接着層、バリア層、金から成る主導体層の３層構造を有しているとともに前記主導体層の一部に前記バリア層を露出するように前記主導体層の非形成領域が形成されており、該非形成領域に半導体素子が接合され、前記主導体層は前記半導体素子の固定される領域以外の全ての領域に形成されていることを特徴とするものである。
【０００９】
また本発明は、基体と、該基体の上面に取著された枠体と、前記基体もしくは枠体に固定された外部リード端子と、前記枠体の上面に取着され、枠体の内側を気密に封止する蓋体とから成るパッケージ本体の内部に前記半導体素子支持部材を配したことを特徴とするものである。
【００１０】
本発明の半導体素子支持部材によれば、基板の上面に被着されている金属層が薄膜形成技術を採用することによって形成されていることからその上面が極めて平坦なものとなり、その結果、半導体素子を基板上面に被着させ金属層の所定位置に極めて正確に固定することができる。
【００１１】
また本発明の半導体素子支持部材によれば、半導体素子は接着層、バリア層、金から成る主導体層の３層構造を有する金属層のうち主導体層の非形成領域に低融点ロウ材を介して取着される、即ち、バリア層に低融点ロウ材を介して取着されることから主導体層の金が低融点ロウ材中に拡散し、低融点ロウ材の融点が高くなることはなく、その結果、低融点ロウ材は所定の低温で完全に溶融して半導体素子を半導体素子支持部材上に確実、強固に接着固定することが可能となり、同時に低融点ロウ材は低いロウ付け温度で溶融するため、半導体素子に不要な熱負荷が印加されることはなく、半導体素子に熱破壊や特性に熱劣化を招来するのを有効に防止して半導体素子を常に正常、かつ安定に作動させることができる。更に本発明の半導体素子支持部材によれば、前記金属層は接着層と金から成る主導体層の相互拡散がバリア層によって有効に防止され、これによって金属層及び該金属層上に固定される半導体素子を基板上に極めて強固に取着させることができる。
【００１２】
また更に本発明の半導体素子支持部材によれば、金属層の主導体層は半導体素子の固定される領域以外の全ての領域に形成されていることから金属層の導通抵抗は低いものとなり、その結果、金属層に接続されている半導体素子の電極に金属層を介して所定の電力、電気信号を正確に入力することができる。
【００１３】
更にまた、前記半導体素子支持部材を使用した半導体素子収納用パッケージは、パッケージ内での半導体素子の接着固定が強固となって、半導体素子と外部リード端子との電気的接続を確実となすことができ、その結果、半導体素子を所定の外部電気回路に正確に電気的接続して半導体素子を常に正常に作動させることが可能となる。同時にパッケージ内での半導体素子の固定位置が正確となって、半導体素子が光半導体素子である場合、光半導体素子と光ファイバーとの光結合が良好となり、光半導体素子の発する光を光ファイバーに効率良く授受させることができる。
【００１４】
【発明の実施の形懸】
次に本発明を添付図面に基づき詳細に説明する。
図１及び図２は本発明にかかる半導体素子支持部材及び該半導体素子支持部材を用いた半導体素子収納用パッケージの一実施例を示し、１は基体、２は枠体、３は蓋体である。この基体１と枠体２と蓋体３とで内部に半導体素子、例えば、ガリウムー砒素等から成る光半導体素子４を収容するための容器が構成される。前記基体１は例えば、銅や鉄−ニッケルーコバルト合金、銅ータングステン合金等の金属材料から成り、銅等のインゴット（塊）に圧延加工法やプレス打ち抜き加工法等、従来周知の金属加工法を採用することによって所定の板状に形成される。
【００１５】
また前記基体１はその上面に、光半導体素子４が接着固定された半導体素子支持部材Ａが取着されており、該半導体素子支持部材Ａは光半導体素子４を基体１に対し電気的に絶縁した状態で支持する作用をなす。
【００１６】
前記半導体素子支持部材Ａは図１に示す如く、電気絶縁性の基板５とその上下両面に被着された下部金属層６及び上部金属層７とから構成されており、下部金属層６を基体１の上面に金ー錫合金等から成るロウ材を介しロウ付けすることによって半導体素子支持部材Ａは基体１上に取着される。
【００１７】
前記半導体素子支持部材Ａの基板５は酸化アルミニウム質焼結体、石英、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス焼結体、シリコンの少なくとも１種より成り、例えば、酸化アルミニウム質焼結体からなる場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の粉末及び適当な有機バインダー、溶剤を添加混合して原料粉末を調整し、次に前記原料粉末を所定金型内に充填するとともに一定圧力で押圧して成形体を得、最後に前記成形体を約１６００℃の温度で焼成することによって製作される。
【００１８】
なお、前記半導体素子支持部材Ａの基板５は、窒化アルミニウム質焼結体や炭化珪素質焼結体、或いはシリコンで形成しておくと、該窒化アルミニウム質焼結体、炭化珪素質焼結体、シリコン等はその熱伝導率が４０Ｗ／ｍ・ｋ以上と高いため半導体素子支持部材Ａの上面に接着固定される光半導体素子４が駆動時に熱を発生したとしてもその熱は半導体素子支持部材Ａを介して基体１に良好に伝達されるとともに基体１を介して大気中に放散され、その結果、光半導体素子４は常に適温となり、光半導体素子４を長期間にわたり正常、且つ安定に作動させることが可能となる。
【００１９】
また前記半導俸素子支持部材Ａの基板５をガラスセラミックス焼結体や石英等で形成しておくと該ガラスセラミックス焼結体や石英は比誘電率が小さいため光半導体素子４に電気信号を高速で伝達させることが可能となる。
【００２０】
前記半導体素子支持部材Ａはまた基板５の上下両面に下部金属層６及び上部金属層７が各々、薄膜形成技術によって被着されており、該基板５の下面に被着されている下部金属層６は半導体素子支持部材Ａを基体１上にロウ付け取着する際の下地金属層として作用し、下部金属層６と基体１とを例えば、金ー錫合金から成るロウ材で取着することによって半導体素子支持部材Ａは基体１の上面所定位置に固定され、また基板５上面に被着されている上部金属層７は光半導体素子４を半導体素子支持部材Ａに低融点ロウ材８を介し接着固定する際の下地金属層として作用するとともに光半導体素子４の電極を外部リード端子９に接続するための導電路として作用し、上部金属層７に光半導体素子４を金ー錫合金から成る低融点ロウ材８を介しロウ付けすることによって光半導体素子４は半導体素子支持部材Ａ上に接着固定されるとともに電極、例えば、接地電極が上部金属層７に接続される。
【００２１】
前記基板５の上下両面に被着される下部金属層６及び上部電極層７は図１に示す如く、接着層６ａ、７ａと、バリア層６ｂ、７ｂと、主導体層６ｃ、７ｃの３層構造を有している。
【００２２】
前記接着層６ａ、７ａはチタン（Ｔｉ）、クロム（Ｃｒ）、ニッケルクロム合金（ＮｉーＣｒ）、タンタル（Ｔａ）等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することによって基板１の上下面に被着される。
【００２３】
前記接着層６ａ、７ａは基板１と下部金属層６及び上部金属層７との被着強度を上げる作用をなし、その厚みは０．０５μｍ未満であると下部金属層６及び上部金属層７を基板１に強固に被着させるのが困難となる傾向にあり、また０．５μｍを超えると接着層６ａ、７ａを薄膜形成技術により形成する際に大きな応力が発生するとともにこれが内部に内在し、該内在応力によって基板１と接着層６ａ、７ａとの被着強度が低下してしまう傾向にある。従って、前記チタン等から成る接着層６ａ、７ａはその厚みを０．０５μｍ〜０．５μｍの範囲とすることが好ましく、好適には０．１μｍ〜０．３μｍの範囲とするのがよい。
【００２４】
また前記接着層６ａ、７ａの上面にはバリア層６ｂ、７ｂが被着されており、該バリア層６ｂ、７ｂは接着層６ａ、７ａ、主導体層６ｃ、７ｃ及び後述する低融点のロウ材８と接合性、濡れ性が良く、接着層６ａ、７ａと主導体層６ｃ、７ｃとを強固に接合させるとともにバリア層６ｂ、７ｂに低融点ロウ材８を強固に接合させ、同時に接着層６ａ、７ａと主導体層６ｃ、７ｃとの相互拡散を防止する作用ななす。
【００２５】
前記バリア層６ｂ、７ｂは白金（Ｐｔ）、ロジウム（Ｒｈ）等から成り、蒸着法やイオンプレーティング法、スパッタリング法等の薄膜形成技術を採用することによって接着層６ａ、７ａの上面に被着される。
【００２６】
前記バリア層６ｂ、７ｂはその厚みが１０ｎｍ未満であると接着層６ａ、７ａと主導体層６ｃ、７ｃとの相互拡散を有効に防止することができなくなるとともにバリア層６ｂ、７ｂに低融点ロウ材８を強固に接合させるのが困難となる傾向にあり、また１５００ｎｍを超えるとバリア層６ｂ、７ｂを薄膜形成技術により形成する際に大きな応力が発生するとともにこれが内部に内在し、該内在応力によって接着層６ａ、７ａとバリア層６ｂ、７ｂとの被着強度が低下してしまう傾向にある。従って、前記白金やロジウム等から成るバリア層６ｂ、７ｂはその厚みを１０ｎｍ〜１５００ｎｍの範囲とすることが好ましく、好適には１００ｎｍ〜５００ｎｍの範囲とするのがよい。
【００２７】
更に前記バリア層６ｂ、７ｂの上面には金から成る主導体層６ｃ、７ｃが被着されており、該主導体層６ｃ、７ｃはロウ材との接合性を良好となすとともに電気信号や電力を通す通路として作用し、主導体層６ｃ、７ｃを形成する金はロウ材と接合が良好であることから下部金属層６をロウ材を介して基体１の上面に強固に接合させ、基体１上に半導体素子支持部材Ａを強固に接合させるとともに導電率が高いことから上部金属層７の導通抵抗を極めて小さな値として上部金属層７に接続される光半導体素子４の電極に上部金属層７を介して所定の電力や電気信号を極めて正確に入力することが可能となる。
【００２８】
前記金から成る主導体層６ｃ、７ｃは蒸着法やイオンプレーティング法、スパッタリング法、メッキ法等の薄膜形成技術を採用することによってバリア層６ｂ、７ｂの上面に被着され、その厚みは２．０μｍ未満であると上部金属層７の導通抵抗が高くなって、上部金属層７を介して半導体素子４に電力や電気信号を正確に入力するのが困難となる傾向にある。従って、前記金から成る主導体層６ｃ、７ｃはその厚みを２．０μｍ以上とすることが好ましく、コストの点も考慮すると３．０μｍ〜７．０μｍの範囲が好適である。
【００２９】
前記基板１の上下面に接着層６ａ、７ａ、バリア層６ｂ、７ｂ、主導体層６ｃ、７ｃの３層構造を有する下部金属層６、上部金属層７を設けた半導体素子支持部材Ａは接着層６ａ、７ａ、バリア層６ｂ、７ｂ、主導体層６ｃ、７ｃの各々が薄膜形成技術を採用することにより形成されていることから下部金属層６及び上部金属層７の表面が極めて平坦なものとなすことができ、その結果、半導体素子支持部材Ａを基体１の所定位置に極めて正確に固定することができるとともに半導体素子支持部材Ａの上面所定位置に光半導体素子４を極めて正確に固定することができる。
【００３０】
また前記半導体素子支持部材Ａは接着層６ａ、７ａと主導体層６ｃ、７ｃの間に両者に対し接合性が良いバリア層６ｂ、７ｂを配したことから接着層６ａ、７ａと主導体層６ｃ、７ｃとは強固に接合し、同時に上部金属層７に光半導体素子４を低融点ロウ材８を介して接合させた場合、低融点ロウ材８を溶融させる熱が下部金属層６及び上部金属層７に印加され、接着層６ａ、７ａと主導体層６ｃ、７ｃとの間に相互拡散が起ころうとしてもその相互拡散はバリア層６ｂ、７ｂによって有効に防止され、下部金属層６及び上部金属層７の基板１への接合を強固となすことがでる。更に前記上部金属層７はその主導体層７ｃの一部に非形成領域Ｂが形成されており、該非形成領域Ｂに露出するバリア層７ｂに光半導体素子４が金−錫合金の低融点ロウ材８を介して接続される。この場合、光半導体素子４は金から成る主導体層７ｃに低融点ロウ材８を介して接合されるのではなく、バリア層７ｂに接合されることから主導体層７ｃを形成する金が低融点ロウ材８中に拡散し、低融点ロウ材８の融点を高くすることはなく、その結果、低融点ロウ材８の溶融を完全として、光半導体素子４を上部金属層７に確実、強固に接合させることができる。また同時に白金やロジウム等から成るバリア層７ｂは低融点ロウ材８に対する濡れ性が良いことからバリア層７ｂに低融点ロウ材８が強固に接合し、これによって半導体素子支持部材Ａに光半導体素子４をより強固に固定することができる。更に前記低融点ロウ材８は低いロウ付け温度で溶融するため、光半導体素子４に不要な熱負荷が印加されることはなく、光半導体素子４に熱破壊や特性に熱劣化を招来することはなく、光半導体素子４を常に正常、かつ安定に作動させることができる。
【００３１】
また更に前記半導体素子支持部材Ａへの光半導体素子４の固定位置が正確となるため光半導体素子４と後述する外部リード端子９との電気的接続を確実となして光半導体素子４を所定の外部電気回路に正確に電気的接続することができ、また光半導体素子４と後述する光ファイバー１２との光結合も極めて良好なものとなすことができる。
【００３２】
また一方、前記上面に半導体素子支持部材Ａが取着された基体１は、その支持部材Ａの周辺に該基体１を貫通する複数個の外部リード端子９がガラス等の絶縁物１０を介して固定されている。
【００３３】
前記外部リード端子９は光半導体素子４の各電極を外部の電気回路に電気的に接続する作用をなし、その一端に光半導体素子４の電極及び光半導体素子４の電極が接続されている上部金属層７がボンディングワイヤ等の電気的接続手段１１を介して接続され、また他端側は外部電気回路に半田等のロウ材を介して接続される。
【００３４】
前記外部リード端子９は鉄ーニッケルーコバルト合金や鉄ーニッケル合金等の金属材料から成り、基体１への固定は、基体１に外部リード端子９より若干大きな径の穴をあけておき、この穴にリング状のガラスから成る絶縁物１０と外部リード端子９を挿通させ、しかる後、前記ガラスから成る絶縁物１０を加熱溶融させることによって行われる。
【００３５】
前記外部リード端子９はまたその表面にニッケルメッキ層、金メッキ層等の耐蝕牲に優れ、且つロウ材と濡れ性が良いメッキ金属層を１μｍ乃至２０μｍの厚みに被着させておくと外部リード端子９の酸化腐蝕を有効に防止することができるとともに外部リード端子９とボンディングワイヤ等の電気的接続手段１１との接続を強固なものとなすことができる。従って、前記外部リード端子９はその表面にニッケルメッキ層、金メッキ層等の耐蝕性に優れ、且つロウ材と濡れ性が良いメッキ金属層を１．０μｍ乃至２０μｍの厚みに被着させておくことが好ましい。
【００３６】
更に前記基体１の上面には半導体素子支持部材Ａを囲繞するようにして枠体２が接合されており、これによって枠体２内側に光半導体素子４を収容するための空所が形成される。
【００３７】
前記枠体２は例えば、銅、鉄−ニッケルーコバルト合金、鉄ーニッケル合金等の金属材料から成り、基体１の上面で、光半導体素子４が接着固定される半導体素子支持部材Ａを囲繞するようにして銀ロウ等のロウ材を介して接合される。
【００３８】
前記枠体２は更にその側面に貫通孔２ａが設けてあり、該貫通孔２ａは光ファイバー１２を固定する固定領域として作用し、貫通孔２ａ内に光ファイバー１２の先端を光半導体素子４と対向するようにして挿通させるとともに該光ファイバー１２に取着されたフランジ１３を枠体２にレーザー光線の照射による溶接によって接合固定し、これによって枠体２に光ファイバー１２を取着するようになっている。
【００３９】
前記枠体２に取着される光ファイバー１２は光半導体素子４との間で光信号の授受を行い、光半導体素子４が励起した光信号を外部に伝送する作用をなす。
【００４０】
更に前記枠体２の上面には例えば、銅や鉄ーニッケルーコバルト合金、鉄−ニッケル合金等の金属材料からなる蓋体３が接合され、これによって基体１と枠体２と蓋体３とから成る容器内部に光半導体素子４が気密に封止されることとなる。
【００４１】
前記蓋体３の枠体２上面への接合は例えば、シームウェルド法等の溶接によって行われる。
【００４２】
かくして上述の半導体素子支持部材を使用した半導体素子収納用パッケージによれば、基体１上面に搭載されている半導体素子支持部材Ａ上に光半導体素子４を低融点ロウ材８を介してロウ付け取着するとともに光半導体素子４の各電極をボンデイングワイヤ等の電気的接続手段１１を介して外部リード端子９に電気的に接続し、次に枠体２の上面に蓋体３を接合させ、基体１と枠体２と蓋体３とから成る容器内部に光半導体素子４を気密に収容させ、最後に枠体２の光ファイバー固定傾域に光ファイバー１２を取着させれば最終製品としての光半導体装置が完成し、外部電気回路から供給される駆動信号によって光半導体素子４に光を励起させ、該励起した光信号を光ファイバー１２に授受させるとともに光ファイバー１２内を伝送させることによって高速光通信等に使用される。
【００４３】
なお、本発明は上述の実施例に限定されるもではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施例では外部リード端子９を基体１に設けたがこれを枠体２に設けてもよく、また上述の実施例では基体１と枠体２とを別個に準備したがこれを一体的に形成したものを使用してもよい。
【００４４】
【発明の効果】
本発明の半導体素子支持部材によれば、基板の上面に被着されている金属層が薄膜形成技術を採用することによって形成されていることからその上面が極めて平坦なものとなり、その結果、半導体素子を基板上面に被着させ金属層の所定位置に極めて正確に固定することができる。
【００４５】
また本発明の半導体素子支持部材によれば、半導体素子は接着層、バリア層、金から成る主導体層の３層構造を有する金属層のうち主導体層の非形成領域に低融点ロウ材を介して取着される、即ち、バリア層に低融点ロウ材を介して取着されることから主導体層の金が低融点ロウ材中に拡散し、低融点ロウ材の融点が高くなることはなく、その結果、低融点ロウ材は所定の低温で完全に溶融して半導体素子を半導体素子支持部材上に確実、強固に接着固定することが可能となり、同時に低融点ロウ材は低いロウ付け温度で溶融するため、半導体素子に不要な熱負荷が印加されることはなく、半導体素子に熱破壊や特性に熱劣化を招来するのを有効に防止して半導体素子を常に正常、かつ安定に作動させることができる。更に本発明の半導体素子支持部材によれば、前記金属層は接着層と金から成る主導体層の相互拡散がバリア層によって有効に防止され、これによって金属層及び該金属層上に固定される半導体素子を基板上に極めて強固に取着させることができる。
【００４６】
また更に本発明の半導体素子支持部材によれば、金属層の主導体層は半導体素子の固定される領域以外の全ての領域に形成されていることから金属層の導通抵抗は低いものとなり、その結果、金属層に接続されている半導体素子の電極に金属層を介して所定の電力、電気信号を正確に入力することができる。
【００４７】
更にまた、前記半導体素子支持部材を使用した半導体素子収納用パッケージは、パッケージ内での半導体素子の接着固定が強固となって、半導体素子と外部リード端子との電気的接続を確実となすことができ、その結果、半導体素子を所定の外部電気回路に正確に電気的接続して半導体素子を常に正常に作動させることが可能となる。同時にパッケージ内での半導体素子の固定位置が正確となって、半導体素子が光半導体素子である場合、光半導体素子と光ファイバーとの光結合が良好となり、光半導体素子の発する光を光ファイバーに効率良く授受させることができる。
【図面の簡単な説明】
【図１】本発明の半導体素子支持部材の一実施例を示す拡大断面図。
【図２】図１に示す半導体素子支持部材を用いた半導体素子収納用パッケージの一実施例を示す断面図である。
【符号の説明】
１・・・・・・基体
２・・・・・・枠体
３・・・・・・蓋体
４・・・・・・光半導体素子
５・・・・・・基板
６・・・・・・下部金属層
７・・・・・・上部金属層
８・・・・・・低融点ロウ材
９・・・・・・外部リード端子
１２・・・・・・光ファイバー
Ａ・・・・・・半導体素子支持部材
Ｂ・・・・・・上記金属層の主導体層の非形成領域
Claims (2)
- 基板と、該基板の上面に薄膜形成技術によって被着され、半導体素子が金−錫合金から成るロウ材を介して接合されるとともに該半導体素子の電極が接続される金属層とから成り、前記金属層は基板側から接着層、バリア層、金から成る主導体層の３層構造を有しているとともに前記主導体層の一部に前記バリア層を露出するように前記主導体層の非形成領域が形成されており、該非形成領域に半導体素子が接合され、前記主導体層は前記半導体素子の固定される領域以外の全ての領域に形成されていることを特徴とする半導体素子支持部材。
- 請求項１記載の半導体素子支持部材が、基体と、該基体の上面に取着された枠体と、前記基体もしくは枠体に固定された外部リード端子と、前記枠体の上面に取着され、枠体の内側を気密に封止する蓋体とから成るパッケージ本体の前記枠体の内側に位置する基体上面に取着されていることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28536898A JP3628187B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28536898A JP3628187B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114421A JP2000114421A (ja) | 2000-04-21 |
| JP3628187B2 true JP3628187B2 (ja) | 2005-03-09 |
Family
ID=17690652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28536898A Expired - Fee Related JP3628187B2 (ja) | 1998-10-07 | 1998-10-07 | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628187B2 (ja) |
-
1998
- 1998-10-07 JP JP28536898A patent/JP3628187B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114421A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199611B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3500304B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
| US6426591B1 (en) | Package for housing photosemiconductor element | |
| JP3628187B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ | |
| JP3619393B2 (ja) | 光半導体素子収納用パッケージ | |
| JP5705491B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP3709084B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3359528B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2014146756A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP3457906B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3285766B2 (ja) | 光半導体素子収納用パッケージ | |
| JP5460089B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP3526518B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3285765B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3502756B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3709082B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3762122B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3706484B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3522129B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2003347562A (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP2012227482A (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP2001102636A (ja) | 光半導体素子収納用パッケージ | |
| JP3285767B2 (ja) | 光半導体素子収納用パッケージ | |
| JP3285768B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2003152231A (ja) | 熱電素子モジュールならびに半導体素子収納用パッケージおよび半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |