JP3987765B2 - 光半導体素子のサブキャリアおよび光半導体装置 - Google Patents
光半導体素子のサブキャリアおよび光半導体装置 Download PDFInfo
- Publication number
- JP3987765B2 JP3987765B2 JP2002154409A JP2002154409A JP3987765B2 JP 3987765 B2 JP3987765 B2 JP 3987765B2 JP 2002154409 A JP2002154409 A JP 2002154409A JP 2002154409 A JP2002154409 A JP 2002154409A JP 3987765 B2 JP3987765 B2 JP 3987765B2
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- insulating base
- base
- conductor layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信分野等で用いられ、フォトダイオード（ＰＤ），半導体レーザ（ＬＤ）等の光半導体素子を搭載するためのサブキャリアおよび光半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野においては、光半導体装置が高周波信号を電気−光変換し光ファイバ等へ光信号として伝送するために用いられており、10Ｇ（ギガ）ビット／秒（ｂｐｓ）を超えるデータ通信のビットレートを持つものが広く用いられるようになってきている。
【０００３】
従来のＰＤ，ＬＤ等の光半導体素子を具備した光半導体装置を図５に示す。図５に示すように、101は光半導体素子を搭載するための絶縁基台（サブキャリア）、102はＰＤ、103ａはＰＤ102の上部電極と絶縁基台101表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、103ｂは絶縁基台101表面の配線パターンと回路基板120の回路配線とを電気的に接続するための第二のボンディングワイヤである。また、104はＬＤ、105はＬＤ搭載用のサブマウント、106は測温素子、107はペルチェ素子、108はセラミックス等から成る基体、108ａは基体108の平板状の底板部、108ｂは基体108の側壁部である。また、109は金属等から成る蓋体、110は金属等から成る筒状の光ファイバ固定部材（以下、固定部材ともいう）、111は光ファイバ、112は外部リード端子、120はＰＤ102を制御するための制御回路やインピーダンス整合用の線路導体等が形成された回路基板である。
【０００４】
絶縁基台101は、図６に示すように、セラミックス等から成る略直方体の絶縁基材113の表面に導体層から成る各種機能部が形成されており、絶縁基材113の一側面にＰＤが搭載される導体層から成るＰＤ搭載部114ａが形成され、絶縁基材113の上面に第一の配線パターン114ｂおよび第二の配線パターン114ｃが形成されている。また、絶縁基材113の一側面には、ＰＤ搭載部114ａと第一の配線パターン114ｂを電気的に接続する接続部114ｄ、および第二の配線パターン114ｃと電気的に接続され、第一のボンディングワイヤ103ａがボンディングされるボンディング部114ｅが形成されている。さらに、絶縁基材113の下面には、基体108の底板部108ａの上面にＡｕ−Ｓｎロウ材等を介して接着固定される下部導体層114ｆが形成されている。
【０００５】
ＰＤ102は、絶縁基台101のＰＤ搭載部114ａにＡｕ−Ｓｎロウ材等を介して接着固定される。ＰＤ102が搭載された絶縁基台101は、基体108の底板部108ａの上面にＰＤ102の受光面がＬＤ104や光ファイバ111と光学的に結合するように接着固定されている。また、基体108の底板部108ａの上面には、ＬＤ104および測温素子106が搭載されたサブマウント105がペルチェ素子107を介して載置されている。
【０００６】
光ファイバ111はＬＤ104から発光される光を外部に伝送するとともに、光ファイバ111から伝送された光をＰＤ102に受光させて光信号を電気信号に変換させる。または、ＰＤ102はＬＤ104から後方へ出射された光をモニタするためのものである。
【０００７】
基体108の下面には、外部リード端子112が固定されており、ＰＤ102、ＬＤ104、測温素子106、ペルチェ素子107が電気的に接続されている。また、基体108の上面に蓋体109がシーム溶接法等により接合されることにより、光半導体装置を気密に封止する。
【０００８】
この光半導体装置は、ＰＤ102が絶縁基台101のＰＤ搭載部114ａにＡｕ−Ｓｎ合金等から成る低融点ろう材を介して接着固定される。その後、ＰＤ102の上部電極とボンディング部114ｅとを、ＡｕやＡｌ等からなる第一のボンディングワイヤ103ａを介して電気的に接続する。そして、ＰＤ102が搭載された絶縁基台101は、その下部導体層114ｆが基体108の底板部108ａの上面に、Ａｕ−Ｓｎ合金やＰｂ−Ｓｎ合金等から成るろう材を介して接着固定される。その後、絶縁基台101の第一の配線パターン114ｂおよび第二の配線パターン114ｃを、回路基板120の回路配線や線路導体に、ＡｕやＡｌ等からなる第二のボンディングワイヤ103ｂにより電気的に接続する。同様に、ＬＤ104と測温素子106をサブマウント105の上面にろう材を介して接着固定した後、予めろう材を介して基体108の底板部108ａの上面に接着固定されたペルチェ素子107の上面にサブマウント105をろう材を介して接着固定する。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体装置においては、ＰＤ102が搭載された絶縁基台101は、組立工程において、コレット等の搬送治具により挟まれた状態で移動して、基体108の底板部108ａの上面に載置されるが、その際、第一の配線パターン114ｂと接続部114ｄおよび第二の配線パターン114ｃとボンディング部114ｅが電気的に接続される絶縁基材113の稜部が搬送治具と接触し、稜部で導体層が傷付いたり削り取られて、第一の配線パターン114ｂと接続部114ｄおよび第二の配線パターン114ｃとボンディング部114ｅが断線したり、導通抵抗が増大してしまうという問題点があった。
【００１０】
また、絶縁基台101は、ＰＤ搭載部114ａ、接続部114ｄおよびボンディング部114ｅが絶縁基材113の同じ一側面に形成されているため、スパッタリング法、真空蒸着法、フォトリソグラフィ法、エッチング法等を用いて同時に形成される。その後、第一の配線パターン114ｂ、第二の配線パターン114ｃが形成されるが、これら配線パターンの形成がＰＤ搭載部114ａ、接続部114ｄおよびボンディング部114ｅの形成と別々となるため、それらが電気的に接続される稜部において、断線が発生し易いという問題点があった。
【００１１】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、電気的接続の信頼性を高くして絶縁基材の上面から側面にわたって配線導体層（配線パターン）を形成した絶縁基台を具備した光半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、該絶縁基台の前記一側面に形成された、光半導体素子が接合される導体層と、前記絶縁基台の前記上面から前記第一の段差を経て前記一側面にかけて形成された、前記導体層に接続される第一の配線導体層と、前記絶縁基台の前記上面から前記第二の段差を経て形成された、前記光半導体素子に電気的に接続される第二の配線導体層とを具備したことを特徴とする。
【００１３】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、絶縁基台の上面から第一の段差を経て一側面にかけて形成された、導体層に接続される第一の配線導体層と、絶縁基台の上面から第二の段差を経て形成された、光半導体素子に電気的に接続される第二の配線導体層が設けられていることから、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と側面に別々に第一，第二の配線導体層を形成すると、上面と側面との間の稜部が一つの稜線（角部）ではなく第一および第二の段差が形成されているため、上面に第一および第二の配線導体層を形成する際に上面に直交する第一および第二の段差の内面にも導体が廻り込んで形成され、また側面に第一および第二の配線導体層を形成する際に側面に直交する第一および第二の段差の内面にも導体が廻り込んで形成されるため、第一および第二の段差の内面に重複して導体が形成されることとなり、第一および第二の段差において電気的接続の信頼性が向上する。
【００１４】
本発明の光半導体装置は、上面に凹部が形成されているとともに該凹部から外側面にかけて形成された貫通孔を有する基体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、前記凹部の底面に載置された本発明の光半導体素子のサブキャリアと、該サブキャリアの前記導体層に接合されるとともに前記第一および第二の配線導体層に電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする。
【００１５】
本発明の光半導体装置は、電気的接続の信頼性の高い光半導体素子搭載用のサブキャリアを用いた高信頼性のものとなる。
【００１６】
【発明の実施の形態】
本発明の光半導体素子のサブキャリアおよび光半導体装置について以下に詳細に説明する。図１は本発明の光半導体装置について実施の形態の一例を示す断面図、図２は本発明の光半導体装置に搭載される光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図、図３，図４は本発明の光半導体装置に搭載される光半導体素子のサブキャリアについて実施の形態の他の例をそれぞれ示す斜視図である。
【００１７】
これらの図において、１は光半導体素子のサブキャリアを成す絶縁基台、２は光半導体素子としてのＰＤ、３ａはＰＤ２の上部電極と絶縁基台１表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、３ｂは絶縁基台１表面の配線パターンと回路基板20の回路配線とを電気的に接続するための第二のボンディングワイヤ、４はＬＤ、５はサブマウント、６は測温素子、７はペルチェ素子、８は基体、８ａは基体８の底板部、８ｂは基体８の側壁部、９は蓋体、10は光ファイバ固定部材、11は光ファイバ、12は外部リード端子である。
【００１８】
また、13は絶縁基台１を構成する略直方体の絶縁基材、14ａは絶縁基台１の一側面に形成された導体層としてのＰＤ搭載部、14ｂは絶縁基台１の上面に形成された第一の配線導体層としての第一の配線パターン、14ｃは絶縁基台１の上面に形成された第二の配線導体層としての第二の配線パターン、14ｄはＰＤ搭載部14ａと第一の配線パターン14ｂとを電気的に接続する接続部、14ｅは第二の配線パターン14ｃと電気的に接続され、第一のボンディングワイヤ３ａがボンディングされるボンディング部、14ｆは基体８の底板部８ａの上面にＡｕ−Ｓｎロウ材等を介して接着固定される下部導体層、15ａ，15ｂは第一，第二の配線パターン14ｂ，14ｃが形成された、稜部の一部が切り欠かれた第一および第二の段差である。
【００１９】
なお、第一の配線パターン14ｂはＰＤ搭載部14ａに直接的に接続されるようにＰＤ搭載部14ａと一体的に形成されているが、第二の配線パターン14ｃと同様にＰＤ搭載部14ａとは別々に形成してボンディングワイヤで電気的に接続してもよい。また、第二の配線パターン14ｃは第一のボンディングワイヤ３ａを介してＰＤ２の露出した主面や受光面等に形成された電極等に電気的に接続される。
【００２０】
さらに、20は、第二のボンディングワイヤ３ｂを介して絶縁基台１の配線パターンと電気的に接続される回路基板である。この回路基板20は、ＰＤ２を制御するための制御回路やインピーダンス整合用の線路導体等が形成されたものであり、その上面には回路配線や線路導体が形成されており、第一の配線パターン14ｂおよび第二の配線パターン14ｃを、回路基板20の回路配線や線路導体に、ＡｕやＡｌ等からなる第二のボンディングワイヤ３ｂにより電気的に接続する。
【００２１】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材13の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一の段差15ａおよび第二の段差15ｂが形成された絶縁基台１と、絶縁基台１の一側面に形成された、光半導体素子（ＰＤ２）が接合される導体層（ＰＤ搭載部14ａ）と、絶縁基台１の上面から第一の段差15ａを経て一側面にかけて形成された、導体層に接続される第一の配線導体層（第一の配線パターン14ｂ）と、絶縁基台１の上面から第二の段差 15 ｂを経て形成された、光半導体素子に電気的に接続される第二の配線導体層（第二の配線パターン14ｃ）とを具備した構成である。
【００２２】
また、本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体８と、貫通孔に嵌着された筒状の光ファイバ固定部材10と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体９とを具備した構成である。
【００２３】
本発明の光半導体装置は、基体８の底板部８ａの上面に載置された光半導体素子としてのＰＤ２が搭載された絶縁基台１と、ペルチェ素子７を介して載置されたＬＤ４および測温素子６が搭載されたサブマウント５とを具備しており、基体８の側壁部８ｂの上面に蓋体９を取着することにより気密封止されている。
【００２４】
基体８は、底板部８ａと側壁部８ｂとから成り、上面に各種部品を収容するための凹部が形成されている。この基体８は、底板部８ａと側壁部８ｂとが一体的に形成されたものであってもよい。基体８の側壁部８ｂには凹部から外側面にかけて貫通孔が形成され、その貫通孔には光ファイバ11を固定するための筒状の固定部材10が嵌着接合されている。
【００２５】
本発明の光半導体素子のサブキャリアにおいて、絶縁基台１の本体部分である絶縁基材13は、セラミックス（焼結体）等の絶縁材料から成り、例えばＡｌ２Ｏ３質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体、炭化珪素（ＳｉＣ）質焼結体、窒化珪素（Ｓｉ３Ｎ４）質焼結体、ガラスセラミックス焼結体等から成る。
【００２６】
絶縁基台１の第一，第二の配線パターン14ｂ，14ｃを含む各導体層は、例えば密着金属層、拡散防止層、主導体層が順次積層された３層構造の導体層から成る。そして、密着金属層は絶縁基材13との密着性の点で、Ｔｉ，Ｃｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2Ｎ等の少なくとも１種より成るのが良い。密着金属層の厚さは0.01〜0.2μｍ程度が良い。0.01μｍ未満では強固に密着することが困難となり、0.2μｍを超えると成膜時の内部応力によって剥離が生じ易くなる。
【００２７】
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｎｉ−Ｃｒ合金，Ｔｉ−Ｗ合金等の少なくとも１種より成るのが良い。拡散防止層の厚さは0.05〜１μｍ程度が良く、0.05μｍ未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる。１μｍを超えると、成膜時の内部応力により剥離が生じ易くなる。拡散防止層にＮｉ−Ｃｒ合金を用いる場合は、密着性も確保できるため、密着金属層を省くことも可能である。
【００２８】
さらに主導体層は電気抵抗の小さいＡｕ，Ｃｕ，Ｎｉ，Ａｇ等より成るのが良く、その厚さは0.1〜５μｍ程度が良い。0.1μｍ未満では、電気抵抗が大きくなる傾向があり、５μｍを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Ａｕは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。Ｃｕは酸化し易いので、その上にＮｉおよびＡｕから成る保護層をメッキ法等で被着するのが良い。
【００２９】
絶縁基台１のＰＤ搭載部14ａにはＰＤ２を固定するための低融点ろう材をスパッタリング法等により所定の厚みに被着させても良い。これにより、ＰＤ２を接着固定する際にろう材のプリフォームを配置する手間を省くことができる。低融点ろう材としては、Ａｕ−Ｇｅ合金（融点約356℃）、Ａｕ−Ｓｉ合金（融点約370℃）、Ａｕ−Ｓｎ合金（融点約183℃）、Ｉｎ−Ｐｂ合金（融点約172℃）、Ｉｎ（融点約157℃）等が好ましい。これらは融点が400℃以下であるため、接着温度を低くすることができる。その結果、光半導体素子が熱衝撃破壊されることがないという利点がある。また、組立工程において、低温接着ができることにより、昇温時間および冷却時間を短くすることができる。その結果、生産コストを低くすることができる。
【００３０】
絶縁基台１の第一，第二の段差15ａ，15ｂは、ダイシング法、スライシング法または平面研削法あるいはサンドブラスト法等により形成される。
【００３１】
第一，第二の段差15ａ，15ｂは、第一，第二の配線パターン14ｂ，14ｃが形成される稜部の一部を切り欠いて形成されており、第一，第二の段差15ａ，15ｂの上面における長さ（第一，第二の配線パターン14ｂ，14ｃの長手方向の長さ）Ｌ１（図２）および幅（第一，第二の配線パターン14ｂ，14ｃの幅方向の幅）Ｌ２（図２）は、0.03ｍｍ以上が良い。0.03ｍｍ未満だと、第一，第二の段差15ａ，15ｂの内面に第一，第二の配線パターン14ｂ，14ｃを形成するのが困難となり、その結果、電気的接続の信頼性が低下する。また、第一，第二の段差15ａ，15ｂの幅Ｌ２は、第一，第二の配線パターン14ｂ，14ｃのそれぞれの幅の１／２以上が好ましい。１／２より小さくなると、第一，第二の段差15ａ，15ｂが小さくなる代わりに稜部に形成された配線導体層の幅が大きくなるため、組立工程において断線不良や導通抵抗の増大が発生し易くなる。
【００３２】
第一，第二の段差15ａ，15ｂは、図２に示すように底面が互いに直交する２面（側方からみた断面形状がＬ字状の面）から成るものであってもよいし、図３，図４に示すように底面が一つの斜面から成っていてもよい。
【００３３】
また、図２，図３に示すように、第一の配線パターン14ｂおよび第二の配線パターン14ｃの幅はそれぞれ第一，第二の段差15ａ，15ｂよりも幅広であってもよいし、図４に示すように、第一，第二の段差15ａ，15ｂの幅がそれぞれ第一の配線パターン14ｂおよび第二の配線パターン14ｃよりも幅広であってもよい。図２，図３の場合、第一，第二の段差15ａ，15ｂの内面には絶縁基台１の上面と側面に別々に導体層を成膜することにより配線導体層が重複して形成されるため、電気的接続の信頼性が向上する。図４の場合、絶縁基台１の上面と側面との間の稜部に搬送治具等が接触して稜部に欠け等が発生しても配線導体層には全く欠け等が発生しないため、電気的接続の信頼性が向上する。また図４の場合にも、絶縁基台１の上面と側面に別々に導体層を成膜することにより配線導体層を重複して形成することもでき、電気的接続の信頼性がさらに向上し好ましいものとなる。
【００３４】
本発明の配線導体層である第一の配線パターン14ｂおよび第二の配線パターン14ｃは、スパッタリング法や真空蒸着法等の薄膜形成法により成膜されるが、絶縁基台１の上面と側面に別々に配線導体層を形成することが好ましい。この場合、絶縁基台１の上面と側面との間の稜部が一つの稜線（角部）ではなく第一，第二の段差15ａ，15ｂが形成されているため、上面に配線導体層を形成する際に上面に直交する第一，第二の段差15ａ，15ｂの内面にも導体が廻り込んで形成され、また側面に配線導体層を形成する際に側面に直交する第一，第二の段差15ａ，15ｂの内面にも導体が廻り込んで形成されるため、第一，第二の段差15ａ，15ｂの内面に重複して導体が形成されることとなり、第一，第二の段差15ａ，15ｂにおいて電気的接続の信頼性が向上する。
【００３５】
本発明の基体８は、Ａｌ2Ｏ3質焼結体、ＡｌＮ質焼結体、ムライト質焼結体、ＳｉＣ炭化珪素質焼結体、Ｓｉ3Ｎ4質焼結体、ガラスセラミックス等のセラミックス、またはＣｕを含浸させたタングステン多孔質体、Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る。基体８を構成する底板部８ａと側壁部８ｂとは同じ材料から形成されていても良いし、互いに異なる材料から形成されていても良い。ただし、底板部８ａと側壁部８ｂとを異なる材料で形成する場合、両者の熱膨張係数差ができるだけ小さいものとなる組合せを選択することが好ましい。また、底板部８ａと側壁部８ｂとは一体的に形成されていてもよい。
【００３６】
基体８の底板部８ａの上面には、回路基板20と、ペルチェ素子７が接着固定されている。ペルチェ素子７は、ＬＤ４を所定の温度に冷却または加熱するための熱ポンプとして機能し、測温素子６により測定したＬＤ４の温度を検知し、ＬＤ４が所定の温度となるように冷却または加熱する。そして、このペルチェ素子７の上面には、サブマウント５が搭載されており、サブマウント５上にＬＤ４および測温素子６が隣接して設置される。
【００３７】
さらに、基体８の底板部８ａまたは側壁部８ｂには、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る外部リード端子12が容器の外部に突出するようにして設けられている。この外部リード端子12は、基体８の底板部８ａまたは側壁部８ｂを貫通するようにして設けられるかまたは基体８の内部から外部に導出されたメタライズ層等の配線導体に接合されることにより、容器の内部と外部とを電気的に接続している。そして、この外部リード端子12には、容器内部の回路基板20、ＬＤ４、測温素子６、ペルチェ素子７が電気的に接続される。
【００３８】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を施すことは何等差し支えない。
【００３９】
【発明の効果】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、絶縁基台の上面から第一の段差を経て一側面にかけて形成された、導体層に接続される第一の配線導体層と、絶縁基台の上面から第二の段差を経て形成された、光半導体素子に電気的に接続される第二の配線導体層とを具備したことにより、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と側面に別々に第一，第二の配線導体層を形成すると、上面と側面との間の稜部が一つの稜線（角部）ではなく第一および第二の段差が形成されているため、上面に第一および第二の配線導体層を形成する際に上面に直交する第一および第二の段差の内面にも導体が廻り込んで形成され、また側面に第一および第二の配線導体層を形成する際に側面に直交する第一および第二の段差の内面にも導体が廻り込んで形成されるため、第一および第二の段差の内面に重複して導体が形成されることとなり、第一および第二の段差において電気的接続の信頼性が向上する。
【００４０】
本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体と、貫通孔に嵌着された筒状の光ファイバ固定部材と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体とを具備したことにより、電気的接続の信頼性の高い光半導体素子搭載用のサブキャリアを用いた高信頼性のものとなる。
【図面の簡単な説明】
【図１】 本発明の光半導体装置について実施の形態の一例を示す断面図である。
【図２】 本発明の光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図である。
【図３】 本発明の光半導体素子のサブキャリアについて実施の形態の他の例を示す斜視図である。
【図４】 本発明の光半導体素子のサブキャリアについて実施の形態の他の例を示す斜視図である。
【図５】 従来の光半導体装置を示す断面図である。
【図６】 従来の光半導体素子のサブキャリアを示す斜視図である。
【符号の説明】
１：絶縁基台
２：ＰＤ
４：ＬＤ
８：基体
９：蓋体
10：光ファイバ固定部材
13：絶縁基材
14ｂ：第一の配線パターン
14ｃ：第二の配線パターン
15：段差
【発明の属する技術分野】
本発明は、光通信分野等で用いられ、フォトダイオード（ＰＤ），半導体レーザ（ＬＤ）等の光半導体素子を搭載するためのサブキャリアおよび光半導体装置に関する。
【０００２】
【従来の技術】
従来、光通信分野においては、光半導体装置が高周波信号を電気−光変換し光ファイバ等へ光信号として伝送するために用いられており、10Ｇ（ギガ）ビット／秒（ｂｐｓ）を超えるデータ通信のビットレートを持つものが広く用いられるようになってきている。
【０００３】
従来のＰＤ，ＬＤ等の光半導体素子を具備した光半導体装置を図５に示す。図５に示すように、101は光半導体素子を搭載するための絶縁基台（サブキャリア）、102はＰＤ、103ａはＰＤ102の上部電極と絶縁基台101表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、103ｂは絶縁基台101表面の配線パターンと回路基板120の回路配線とを電気的に接続するための第二のボンディングワイヤである。また、104はＬＤ、105はＬＤ搭載用のサブマウント、106は測温素子、107はペルチェ素子、108はセラミックス等から成る基体、108ａは基体108の平板状の底板部、108ｂは基体108の側壁部である。また、109は金属等から成る蓋体、110は金属等から成る筒状の光ファイバ固定部材（以下、固定部材ともいう）、111は光ファイバ、112は外部リード端子、120はＰＤ102を制御するための制御回路やインピーダンス整合用の線路導体等が形成された回路基板である。
【０００４】
絶縁基台101は、図６に示すように、セラミックス等から成る略直方体の絶縁基材113の表面に導体層から成る各種機能部が形成されており、絶縁基材113の一側面にＰＤが搭載される導体層から成るＰＤ搭載部114ａが形成され、絶縁基材113の上面に第一の配線パターン114ｂおよび第二の配線パターン114ｃが形成されている。また、絶縁基材113の一側面には、ＰＤ搭載部114ａと第一の配線パターン114ｂを電気的に接続する接続部114ｄ、および第二の配線パターン114ｃと電気的に接続され、第一のボンディングワイヤ103ａがボンディングされるボンディング部114ｅが形成されている。さらに、絶縁基材113の下面には、基体108の底板部108ａの上面にＡｕ−Ｓｎロウ材等を介して接着固定される下部導体層114ｆが形成されている。
【０００５】
ＰＤ102は、絶縁基台101のＰＤ搭載部114ａにＡｕ−Ｓｎロウ材等を介して接着固定される。ＰＤ102が搭載された絶縁基台101は、基体108の底板部108ａの上面にＰＤ102の受光面がＬＤ104や光ファイバ111と光学的に結合するように接着固定されている。また、基体108の底板部108ａの上面には、ＬＤ104および測温素子106が搭載されたサブマウント105がペルチェ素子107を介して載置されている。
【０００６】
光ファイバ111はＬＤ104から発光される光を外部に伝送するとともに、光ファイバ111から伝送された光をＰＤ102に受光させて光信号を電気信号に変換させる。または、ＰＤ102はＬＤ104から後方へ出射された光をモニタするためのものである。
【０００７】
基体108の下面には、外部リード端子112が固定されており、ＰＤ102、ＬＤ104、測温素子106、ペルチェ素子107が電気的に接続されている。また、基体108の上面に蓋体109がシーム溶接法等により接合されることにより、光半導体装置を気密に封止する。
【０００８】
この光半導体装置は、ＰＤ102が絶縁基台101のＰＤ搭載部114ａにＡｕ−Ｓｎ合金等から成る低融点ろう材を介して接着固定される。その後、ＰＤ102の上部電極とボンディング部114ｅとを、ＡｕやＡｌ等からなる第一のボンディングワイヤ103ａを介して電気的に接続する。そして、ＰＤ102が搭載された絶縁基台101は、その下部導体層114ｆが基体108の底板部108ａの上面に、Ａｕ−Ｓｎ合金やＰｂ−Ｓｎ合金等から成るろう材を介して接着固定される。その後、絶縁基台101の第一の配線パターン114ｂおよび第二の配線パターン114ｃを、回路基板120の回路配線や線路導体に、ＡｕやＡｌ等からなる第二のボンディングワイヤ103ｂにより電気的に接続する。同様に、ＬＤ104と測温素子106をサブマウント105の上面にろう材を介して接着固定した後、予めろう材を介して基体108の底板部108ａの上面に接着固定されたペルチェ素子107の上面にサブマウント105をろう材を介して接着固定する。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の光半導体装置においては、ＰＤ102が搭載された絶縁基台101は、組立工程において、コレット等の搬送治具により挟まれた状態で移動して、基体108の底板部108ａの上面に載置されるが、その際、第一の配線パターン114ｂと接続部114ｄおよび第二の配線パターン114ｃとボンディング部114ｅが電気的に接続される絶縁基材113の稜部が搬送治具と接触し、稜部で導体層が傷付いたり削り取られて、第一の配線パターン114ｂと接続部114ｄおよび第二の配線パターン114ｃとボンディング部114ｅが断線したり、導通抵抗が増大してしまうという問題点があった。
【００１０】
また、絶縁基台101は、ＰＤ搭載部114ａ、接続部114ｄおよびボンディング部114ｅが絶縁基材113の同じ一側面に形成されているため、スパッタリング法、真空蒸着法、フォトリソグラフィ法、エッチング法等を用いて同時に形成される。その後、第一の配線パターン114ｂ、第二の配線パターン114ｃが形成されるが、これら配線パターンの形成がＰＤ搭載部114ａ、接続部114ｄおよびボンディング部114ｅの形成と別々となるため、それらが電気的に接続される稜部において、断線が発生し易いという問題点があった。
【００１１】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、電気的接続の信頼性を高くして絶縁基材の上面から側面にわたって配線導体層（配線パターン）を形成した絶縁基台を具備した光半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、該絶縁基台の前記一側面に形成された、光半導体素子が接合される導体層と、前記絶縁基台の前記上面から前記第一の段差を経て前記一側面にかけて形成された、前記導体層に接続される第一の配線導体層と、前記絶縁基台の前記上面から前記第二の段差を経て形成された、前記光半導体素子に電気的に接続される第二の配線導体層とを具備したことを特徴とする。
【００１３】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、絶縁基台の上面から第一の段差を経て一側面にかけて形成された、導体層に接続される第一の配線導体層と、絶縁基台の上面から第二の段差を経て形成された、光半導体素子に電気的に接続される第二の配線導体層が設けられていることから、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と側面に別々に第一，第二の配線導体層を形成すると、上面と側面との間の稜部が一つの稜線（角部）ではなく第一および第二の段差が形成されているため、上面に第一および第二の配線導体層を形成する際に上面に直交する第一および第二の段差の内面にも導体が廻り込んで形成され、また側面に第一および第二の配線導体層を形成する際に側面に直交する第一および第二の段差の内面にも導体が廻り込んで形成されるため、第一および第二の段差の内面に重複して導体が形成されることとなり、第一および第二の段差において電気的接続の信頼性が向上する。
【００１４】
本発明の光半導体装置は、上面に凹部が形成されているとともに該凹部から外側面にかけて形成された貫通孔を有する基体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、前記凹部の底面に載置された本発明の光半導体素子のサブキャリアと、該サブキャリアの前記導体層に接合されるとともに前記第一および第二の配線導体層に電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする。
【００１５】
本発明の光半導体装置は、電気的接続の信頼性の高い光半導体素子搭載用のサブキャリアを用いた高信頼性のものとなる。
【００１６】
【発明の実施の形態】
本発明の光半導体素子のサブキャリアおよび光半導体装置について以下に詳細に説明する。図１は本発明の光半導体装置について実施の形態の一例を示す断面図、図２は本発明の光半導体装置に搭載される光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図、図３，図４は本発明の光半導体装置に搭載される光半導体素子のサブキャリアについて実施の形態の他の例をそれぞれ示す斜視図である。
【００１７】
これらの図において、１は光半導体素子のサブキャリアを成す絶縁基台、２は光半導体素子としてのＰＤ、３ａはＰＤ２の上部電極と絶縁基台１表面の配線パターンとを電気的に接続する第一のボンディングワイヤ、３ｂは絶縁基台１表面の配線パターンと回路基板20の回路配線とを電気的に接続するための第二のボンディングワイヤ、４はＬＤ、５はサブマウント、６は測温素子、７はペルチェ素子、８は基体、８ａは基体８の底板部、８ｂは基体８の側壁部、９は蓋体、10は光ファイバ固定部材、11は光ファイバ、12は外部リード端子である。
【００１８】
また、13は絶縁基台１を構成する略直方体の絶縁基材、14ａは絶縁基台１の一側面に形成された導体層としてのＰＤ搭載部、14ｂは絶縁基台１の上面に形成された第一の配線導体層としての第一の配線パターン、14ｃは絶縁基台１の上面に形成された第二の配線導体層としての第二の配線パターン、14ｄはＰＤ搭載部14ａと第一の配線パターン14ｂとを電気的に接続する接続部、14ｅは第二の配線パターン14ｃと電気的に接続され、第一のボンディングワイヤ３ａがボンディングされるボンディング部、14ｆは基体８の底板部８ａの上面にＡｕ−Ｓｎロウ材等を介して接着固定される下部導体層、15ａ，15ｂは第一，第二の配線パターン14ｂ，14ｃが形成された、稜部の一部が切り欠かれた第一および第二の段差である。
【００１９】
なお、第一の配線パターン14ｂはＰＤ搭載部14ａに直接的に接続されるようにＰＤ搭載部14ａと一体的に形成されているが、第二の配線パターン14ｃと同様にＰＤ搭載部14ａとは別々に形成してボンディングワイヤで電気的に接続してもよい。また、第二の配線パターン14ｃは第一のボンディングワイヤ３ａを介してＰＤ２の露出した主面や受光面等に形成された電極等に電気的に接続される。
【００２０】
さらに、20は、第二のボンディングワイヤ３ｂを介して絶縁基台１の配線パターンと電気的に接続される回路基板である。この回路基板20は、ＰＤ２を制御するための制御回路やインピーダンス整合用の線路導体等が形成されたものであり、その上面には回路配線や線路導体が形成されており、第一の配線パターン14ｂおよび第二の配線パターン14ｃを、回路基板20の回路配線や線路導体に、ＡｕやＡｌ等からなる第二のボンディングワイヤ３ｂにより電気的に接続する。
【００２１】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材13の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一の段差15ａおよび第二の段差15ｂが形成された絶縁基台１と、絶縁基台１の一側面に形成された、光半導体素子（ＰＤ２）が接合される導体層（ＰＤ搭載部14ａ）と、絶縁基台１の上面から第一の段差15ａを経て一側面にかけて形成された、導体層に接続される第一の配線導体層（第一の配線パターン14ｂ）と、絶縁基台１の上面から第二の段差 15 ｂを経て形成された、光半導体素子に電気的に接続される第二の配線導体層（第二の配線パターン14ｃ）とを具備した構成である。
【００２２】
また、本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体８と、貫通孔に嵌着された筒状の光ファイバ固定部材10と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体９とを具備した構成である。
【００２３】
本発明の光半導体装置は、基体８の底板部８ａの上面に載置された光半導体素子としてのＰＤ２が搭載された絶縁基台１と、ペルチェ素子７を介して載置されたＬＤ４および測温素子６が搭載されたサブマウント５とを具備しており、基体８の側壁部８ｂの上面に蓋体９を取着することにより気密封止されている。
【００２４】
基体８は、底板部８ａと側壁部８ｂとから成り、上面に各種部品を収容するための凹部が形成されている。この基体８は、底板部８ａと側壁部８ｂとが一体的に形成されたものであってもよい。基体８の側壁部８ｂには凹部から外側面にかけて貫通孔が形成され、その貫通孔には光ファイバ11を固定するための筒状の固定部材10が嵌着接合されている。
【００２５】
本発明の光半導体素子のサブキャリアにおいて、絶縁基台１の本体部分である絶縁基材13は、セラミックス（焼結体）等の絶縁材料から成り、例えばＡｌ２Ｏ３質焼結体、窒化アルミニウム（ＡｌＮ）質焼結体、炭化珪素（ＳｉＣ）質焼結体、窒化珪素（Ｓｉ３Ｎ４）質焼結体、ガラスセラミックス焼結体等から成る。
【００２６】
絶縁基台１の第一，第二の配線パターン14ｂ，14ｃを含む各導体層は、例えば密着金属層、拡散防止層、主導体層が順次積層された３層構造の導体層から成る。そして、密着金属層は絶縁基材13との密着性の点で、Ｔｉ，Ｃｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金，Ｔａ2Ｎ等の少なくとも１種より成るのが良い。密着金属層の厚さは0.01〜0.2μｍ程度が良い。0.01μｍ未満では強固に密着することが困難となり、0.2μｍを超えると成膜時の内部応力によって剥離が生じ易くなる。
【００２７】
拡散防止層は、密着金属層と主導体層との相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒｈ，Ｎｉ，Ｎｉ−Ｃｒ合金，Ｔｉ−Ｗ合金等の少なくとも１種より成るのが良い。拡散防止層の厚さは0.05〜１μｍ程度が良く、0.05μｍ未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる。１μｍを超えると、成膜時の内部応力により剥離が生じ易くなる。拡散防止層にＮｉ−Ｃｒ合金を用いる場合は、密着性も確保できるため、密着金属層を省くことも可能である。
【００２８】
さらに主導体層は電気抵抗の小さいＡｕ，Ｃｕ，Ｎｉ，Ａｇ等より成るのが良く、その厚さは0.1〜５μｍ程度が良い。0.1μｍ未満では、電気抵抗が大きくなる傾向があり、５μｍを超えると、成膜時の内部応力により剥離を生じ易くなる。また、Ａｕは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。Ｃｕは酸化し易いので、その上にＮｉおよびＡｕから成る保護層をメッキ法等で被着するのが良い。
【００２９】
絶縁基台１のＰＤ搭載部14ａにはＰＤ２を固定するための低融点ろう材をスパッタリング法等により所定の厚みに被着させても良い。これにより、ＰＤ２を接着固定する際にろう材のプリフォームを配置する手間を省くことができる。低融点ろう材としては、Ａｕ−Ｇｅ合金（融点約356℃）、Ａｕ−Ｓｉ合金（融点約370℃）、Ａｕ−Ｓｎ合金（融点約183℃）、Ｉｎ−Ｐｂ合金（融点約172℃）、Ｉｎ（融点約157℃）等が好ましい。これらは融点が400℃以下であるため、接着温度を低くすることができる。その結果、光半導体素子が熱衝撃破壊されることがないという利点がある。また、組立工程において、低温接着ができることにより、昇温時間および冷却時間を短くすることができる。その結果、生産コストを低くすることができる。
【００３０】
絶縁基台１の第一，第二の段差15ａ，15ｂは、ダイシング法、スライシング法または平面研削法あるいはサンドブラスト法等により形成される。
【００３１】
第一，第二の段差15ａ，15ｂは、第一，第二の配線パターン14ｂ，14ｃが形成される稜部の一部を切り欠いて形成されており、第一，第二の段差15ａ，15ｂの上面における長さ（第一，第二の配線パターン14ｂ，14ｃの長手方向の長さ）Ｌ１（図２）および幅（第一，第二の配線パターン14ｂ，14ｃの幅方向の幅）Ｌ２（図２）は、0.03ｍｍ以上が良い。0.03ｍｍ未満だと、第一，第二の段差15ａ，15ｂの内面に第一，第二の配線パターン14ｂ，14ｃを形成するのが困難となり、その結果、電気的接続の信頼性が低下する。また、第一，第二の段差15ａ，15ｂの幅Ｌ２は、第一，第二の配線パターン14ｂ，14ｃのそれぞれの幅の１／２以上が好ましい。１／２より小さくなると、第一，第二の段差15ａ，15ｂが小さくなる代わりに稜部に形成された配線導体層の幅が大きくなるため、組立工程において断線不良や導通抵抗の増大が発生し易くなる。
【００３２】
第一，第二の段差15ａ，15ｂは、図２に示すように底面が互いに直交する２面（側方からみた断面形状がＬ字状の面）から成るものであってもよいし、図３，図４に示すように底面が一つの斜面から成っていてもよい。
【００３３】
また、図２，図３に示すように、第一の配線パターン14ｂおよび第二の配線パターン14ｃの幅はそれぞれ第一，第二の段差15ａ，15ｂよりも幅広であってもよいし、図４に示すように、第一，第二の段差15ａ，15ｂの幅がそれぞれ第一の配線パターン14ｂおよび第二の配線パターン14ｃよりも幅広であってもよい。図２，図３の場合、第一，第二の段差15ａ，15ｂの内面には絶縁基台１の上面と側面に別々に導体層を成膜することにより配線導体層が重複して形成されるため、電気的接続の信頼性が向上する。図４の場合、絶縁基台１の上面と側面との間の稜部に搬送治具等が接触して稜部に欠け等が発生しても配線導体層には全く欠け等が発生しないため、電気的接続の信頼性が向上する。また図４の場合にも、絶縁基台１の上面と側面に別々に導体層を成膜することにより配線導体層を重複して形成することもでき、電気的接続の信頼性がさらに向上し好ましいものとなる。
【００３４】
本発明の配線導体層である第一の配線パターン14ｂおよび第二の配線パターン14ｃは、スパッタリング法や真空蒸着法等の薄膜形成法により成膜されるが、絶縁基台１の上面と側面に別々に配線導体層を形成することが好ましい。この場合、絶縁基台１の上面と側面との間の稜部が一つの稜線（角部）ではなく第一，第二の段差15ａ，15ｂが形成されているため、上面に配線導体層を形成する際に上面に直交する第一，第二の段差15ａ，15ｂの内面にも導体が廻り込んで形成され、また側面に配線導体層を形成する際に側面に直交する第一，第二の段差15ａ，15ｂの内面にも導体が廻り込んで形成されるため、第一，第二の段差15ａ，15ｂの内面に重複して導体が形成されることとなり、第一，第二の段差15ａ，15ｂにおいて電気的接続の信頼性が向上する。
【００３５】
本発明の基体８は、Ａｌ2Ｏ3質焼結体、ＡｌＮ質焼結体、ムライト質焼結体、ＳｉＣ炭化珪素質焼結体、Ｓｉ3Ｎ4質焼結体、ガラスセラミックス等のセラミックス、またはＣｕを含浸させたタングステン多孔質体、Ｆｅ−Ｎｉ合金、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る。基体８を構成する底板部８ａと側壁部８ｂとは同じ材料から形成されていても良いし、互いに異なる材料から形成されていても良い。ただし、底板部８ａと側壁部８ｂとを異なる材料で形成する場合、両者の熱膨張係数差ができるだけ小さいものとなる組合せを選択することが好ましい。また、底板部８ａと側壁部８ｂとは一体的に形成されていてもよい。
【００３６】
基体８の底板部８ａの上面には、回路基板20と、ペルチェ素子７が接着固定されている。ペルチェ素子７は、ＬＤ４を所定の温度に冷却または加熱するための熱ポンプとして機能し、測温素子６により測定したＬＤ４の温度を検知し、ＬＤ４が所定の温度となるように冷却または加熱する。そして、このペルチェ素子７の上面には、サブマウント５が搭載されており、サブマウント５上にＬＤ４および測温素子６が隣接して設置される。
【００３７】
さらに、基体８の底板部８ａまたは側壁部８ｂには、Ｆｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る外部リード端子12が容器の外部に突出するようにして設けられている。この外部リード端子12は、基体８の底板部８ａまたは側壁部８ｂを貫通するようにして設けられるかまたは基体８の内部から外部に導出されたメタライズ層等の配線導体に接合されることにより、容器の内部と外部とを電気的に接続している。そして、この外部リード端子12には、容器内部の回路基板20、ＬＤ４、測温素子６、ペルチェ素子７が電気的に接続される。
【００３８】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更を施すことは何等差し支えない。
【００３９】
【発明の効果】
本発明の光半導体素子のサブキャリアは、略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、絶縁基台の一側面に形成された、光半導体素子が接合される導体層と、絶縁基台の上面から第一の段差を経て一側面にかけて形成された、導体層に接続される第一の配線導体層と、絶縁基台の上面から第二の段差を経て形成された、光半導体素子に電気的に接続される第二の配線導体層とを具備したことにより、光半導体装置の組立工程で光半導体素子のサブキャリアをコレット等の搬送治具で挟んで移動させた際に、搬送治具の接触等によって第一および第二の配線導体層に断線不良や導通抵抗の増大等が発生するのを防止することができる。また、絶縁基台の上面と側面に別々に第一，第二の配線導体層を形成すると、上面と側面との間の稜部が一つの稜線（角部）ではなく第一および第二の段差が形成されているため、上面に第一および第二の配線導体層を形成する際に上面に直交する第一および第二の段差の内面にも導体が廻り込んで形成され、また側面に第一および第二の配線導体層を形成する際に側面に直交する第一および第二の段差の内面にも導体が廻り込んで形成されるため、第一および第二の段差の内面に重複して導体が形成されることとなり、第一および第二の段差において電気的接続の信頼性が向上する。
【００４０】
本発明の光半導体装置は、上面に凹部が形成されているとともに凹部から外側面にかけて形成された貫通孔を有する基体と、貫通孔に嵌着された筒状の光ファイバ固定部材と、凹部の底面に載置された本発明の光半導体素子のサブキャリアと、このサブキャリアの導体層に接合されるとともに第一および第二の配線導体層に電気的に接続された光半導体素子と、基体の上面の凹部の周囲に接合された蓋体とを具備したことにより、電気的接続の信頼性の高い光半導体素子搭載用のサブキャリアを用いた高信頼性のものとなる。
【図面の簡単な説明】
【図１】 本発明の光半導体装置について実施の形態の一例を示す断面図である。
【図２】 本発明の光半導体素子のサブキャリアについて実施の形態の一例を示す斜視図である。
【図３】 本発明の光半導体素子のサブキャリアについて実施の形態の他の例を示す斜視図である。
【図４】 本発明の光半導体素子のサブキャリアについて実施の形態の他の例を示す斜視図である。
【図５】 従来の光半導体装置を示す断面図である。
【図６】 従来の光半導体素子のサブキャリアを示す斜視図である。
【符号の説明】
１：絶縁基台
２：ＰＤ
４：ＬＤ
８：基体
９：蓋体
10：光ファイバ固定部材
13：絶縁基材
14ｂ：第一の配線パターン
14ｃ：第二の配線パターン
15：段差
Claims (2)
- 略直方体の絶縁基材の上面と一側面との間に、稜部の一部を切り欠いた、底面が互いに直交する２面から成るかまたは底面が一つの斜面から成る第一および第二の段差が形成された絶縁基台と、該絶縁基台の前記一側面に形成された、光半導体素子が接合される導体層と、前記絶縁基台の前記上面から前記第一の段差を経て前記一側面にかけて形成された、前記導体層に接続される第一の配線導体層と、前記絶縁基台の前記上面から前記第二の段差を経て形成された、前記光半導体素子に電気的に接続される第二の配線導体層とを具備したことを特徴とする光半導体素子のサブキャリア。
- 上面に凹部が形成されているとともに該凹部から外側面にかけて形成された貫通孔を有する基体と、前記貫通孔に嵌着された筒状の光ファイバ固定部材と、前記凹部の底面に載置された請求項１記載の光半導体素子のサブキャリアと、該サブキャリアの前記導体層に接合されるとともに前記第一および第二の配線導体層に電気的に接続された光半導体素子と、前記基体の上面の前記凹部の周囲に接合された蓋体とを具備したことを特徴とする光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154409A JP3987765B2 (ja) | 2002-05-28 | 2002-05-28 | 光半導体素子のサブキャリアおよび光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002154409A JP3987765B2 (ja) | 2002-05-28 | 2002-05-28 | 光半導体素子のサブキャリアおよび光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347562A JP2003347562A (ja) | 2003-12-05 |
| JP3987765B2 true JP3987765B2 (ja) | 2007-10-10 |
Family
ID=29771222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002154409A Expired - Fee Related JP3987765B2 (ja) | 2002-05-28 | 2002-05-28 | 光半導体素子のサブキャリアおよび光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987765B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4635501B2 (ja) * | 2004-07-23 | 2011-02-23 | パナソニック株式会社 | 半導体レーザパッケージ |
| JP4688632B2 (ja) * | 2005-10-27 | 2011-05-25 | 京セラ株式会社 | サブキャリアおよび半導体装置 |
-
2002
- 2002-05-28 JP JP2002154409A patent/JP3987765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003347562A (ja) | 2003-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3987765B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP4605883B2 (ja) | 配線基板 | |
| JP4035028B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP2004296948A (ja) | 光半導体素子用サブキャリアおよび光半導体装置 | |
| JP4688632B2 (ja) | サブキャリアおよび半導体装置 | |
| JP4404649B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP2001102674A (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
| JP2004282027A (ja) | サブマウント | |
| JP2002151629A (ja) | 配線基板 | |
| JP3686784B2 (ja) | 半導体レーザ素子搭載用サブキャリアおよび半導体レーザモジュール | |
| JP3297577B2 (ja) | 半導体素子収納用パッケージ | |
| JP4467320B2 (ja) | 光半導体素子のサブキャリアおよび光半導体装置 | |
| JP2001102671A (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
| JP2003273372A (ja) | 光半導体装置 | |
| JP2011114104A (ja) | サブマウントおよびそれを用いた電子装置 | |
| JP2006156585A (ja) | サブマウントおよびそれを用いた電子装置 | |
| JP2006310378A (ja) | サブマウントおよび電子素子の実装方法 | |
| JP2003046179A (ja) | 配線基板 | |
| JP2001102670A (ja) | 半導体レーザ素子搭載用基板および半導体レーザモジュール | |
| JP2007095930A (ja) | サブマウントおよび半導体装置 | |
| JP4726457B2 (ja) | サブマウント | |
| JP3958038B2 (ja) | 光半導体装置 | |
| JP2008034580A (ja) | サブマウントおよび電子装置ならびに電子素子の実装方法 | |
| JP3628187B2 (ja) | 半導体素子支持部材及びこれを用いた半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070713 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |