JP2006156585A - サブマウントおよびそれを用いた電子装置 - Google Patents

サブマウントおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP2006156585A
JP2006156585A JP2004342838A JP2004342838A JP2006156585A JP 2006156585 A JP2006156585 A JP 2006156585A JP 2004342838 A JP2004342838 A JP 2004342838A JP 2004342838 A JP2004342838 A JP 2004342838A JP 2006156585 A JP2006156585 A JP 2006156585A
Authority
JP
Japan
Prior art keywords
submount
insulating substrate
line conductor
optical semiconductor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004342838A
Other languages
English (en)
Inventor
Hideya Minazu
秀也 水津
Reiji Matsushita
玲治 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004342838A priority Critical patent/JP2006156585A/ja
Publication of JP2006156585A publication Critical patent/JP2006156585A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】 高周波信号の良好な伝送特性、且つ遮熱特性が得られるサブマウントを提供すること。
【解決手段】 矩形状をなす絶縁基板1の一主面に高周波線路導体3を被着させるとともに、線路導体3の上面に絶縁基板1の一端側で外部電子素子に接続される接続部を、接続部よりも他端側に外部電子素子と信号の授受を行なう内部電子素子が実装される実装部を設けてなるサブマウントにおいて、接続部の直下に、絶縁基板1の少なくとも一端側側面を介して外気に通じる切り込み4が形成されている。
【選択図】 図1

Description

本発明は光通信分野等で用いられる、面発光半導体レーザ等に代表される半導体レーザ素子(LD:レーザダイオード)等の電子素子を搭載するためのサブマウントおよびそれを用いた電子装置に関する。
光通信分野では従来より、伝送された電気信号を光信号に変換して、光ファイバ等へ伝送させるために光半導体装置が用いられてきた。このような光半導体装置は2.5G(ギガ)ビット/秒(2.5Gbps)あるいはこれを超えるデータ通信のビットレートをもつものが広く用いられており、このような光半導体装置の断面図を図3に、光半導体装置に搭載される従来のサブマウントの斜視図を図4に示す。また、光半導体装置の部分斜視図を図5に示す。
光半導体装置101を構成する光半導体素子収納パッケージ(以下、光半導体パッケージともいう)102は、主として、基体105と、枠体109と、蓋体110とから構成されており、この光半導体パッケージ102の内部に光半導体素子103等を収納するとともに、枠体109の側面に光ファイバ108等を取着することにより光半導体装置101となる。
以下、従来のサブマウント104を図3に、サブマウントを搭載した光半導体装置101を図4および図5に基づいて説明する。
基体105上面の中央部に位置する搭載部105aには、サブマウント104等がTEC(サーモエレクトリッククーラー)106を介して載置されている。そして、サブマウント104の上面の素子搭載部104aに光半導体素子103が搭載されている。さらに、光半導体素子103の発光面側には、発光した光を光ファイバ108へ集光するレンズ107がTEC上に載置されている。
また、基体105の上面外周部には、搭載部105aを取り囲むように枠体109がろう材や接着材を介して取着されている。さらに、枠体109は、光半導体素子103がレンズ107を介して対向する側部に、光ファイバ108を挿入するための貫通孔109aを有しており、この貫通孔109aには光ファイバ108を固定するための筒状の固定部材111が挿着されている。
また、光半導体素子103の各電極をボンディングワイヤを介して、枠体109の側部に設けられたセラミック端子121の線路導体に接続して、光半導体素子103の各電極を外部リード端子に電気的に接続する。また特に光半導体素子103へE/O(電気信号−光信号)変換する高周波信号が伝送される高周波線路導体には枠体109の側部に設けられたコネクタ端子122に接続基板123等を介して電気的に接続する場合もある。そして、枠体109の上面にろう材や接着材を介して蓋体110を取着し、基体105と枠体109と蓋体110とから成る容器内部に光半導体素子103を収容し、最後に、固定部材111に、光ファイバ108の端部に取着されたフランジ(図示せず)をレーザ溶接によって接合し、光ファイバ108を枠体109に固定することによって光半導体装置101となる。
このような光半導体装置101は、外部電気回路から外部リード端子を介して供給される駆動信号によって光半導体素子103に光を励起させ、この励起された光を光ファイバ108を介して外部に伝達することによって高速光通信等に使用される。そして近年、このような光半導体装置101に対して、2.5Gbps以上での良好な高周波特性,小型化,低背化および低コスト化等が益々要求されてきている。
なお、サブマウント104は、図4に斜視図で示すように、セラミック絶縁基板の上面に素子搭載部104aが設けられており、素子搭載部104aに搭載された光半導体素子103へE/O(電気信号−光信号)変換する高周波信号が伝送される。そして、サブマウント104上面に配設された高周波線路導体104bは、光半導体装置101の枠体109の側部に設けられたセラミック端子121の線路導体、もしくはコネクタ端子122に接続基板123等を介して電気的に接続されている。
特開2004-282027号公報
しかしながら、上述の光半導体装置101のように、枠体109の側部に設けられたセラミック端子121の線路導体、もしくはコネクタ端子122に接続基板123等を介した後に、サブマウント104の高周波線路導体104bを介して、光半導体素子103へ2.5Gbps以上の高周波信号を伝送する場合、次のような問題点を有していた。
すなわち、通常、セラミック端子121、コネクタ端子122、接続基板123および高周波線路導体104bは高周波信号が伝送されるため、高周波特性を良好に保つ様、インピーダンスの整合を確実に取るように設計されている。しかしながら、上述の高周波信号を伝送する際に、高周波信号の伝送源となる外部電気回路に実装された外部電子素子から発生する熱も一緒に、光半導体素子103に伝送される。このため、温度依存性の強い光半導体素子103の温度制御が困難となり、伝送された高周波電気信号を効率よく光信号へ変換することが困難であるという問題点を有していた。
従って、外部電子素子からの熱を遮るために、セラミック端子121に低熱伝導率のセラミックスを用いることが考えられるが、光半導体素子収納パッケージ102の枠体109と低熱伝導率セラミックスの熱膨張係数の整合が取れなかったり、光半導体素子収納パッケージ102の気密性が確保できなかったりするという問題点を有していた。
また、セラミック端子121やコネクタ端子122とサブマウントの間に介する接続基板123に低熱伝導率のセラミックスを用いることも考えられるが、サブマウントを形成する窒化アルミニウム等のセラミックスとの誘電率の違いより、インピーダンス整合をとっても、高周波線路導体とその両脇の接地導体との間隔や、高周波線路導体の幅を、極端に狭めたり広げたりする必要があり、高周波特性が最適となるサブマウントを形成することが困難であるという問題点を有していた。
本発明は、かかる従来技術の問題点に鑑みて完成されたものであり、その目的は、2.5Gbpsあるいはこれを超える高周波信号の良好な伝送特性、且つ遮熱特性が得られるサブマウントを提供することにある。
本発明のサブマウントは、矩形状をなす絶縁基板の一主面に高周波線路導体を被着させるとともに、該線路導体の上面に前記絶縁基板の一端側で外部電子素子に接続される接続部を、該接続部よりも他端側に前記外部電子素子と信号の授受を行なう内部電子素子が実装される実装部を設けてなるサブマウントにおいて、前記接続部の直下に、前記絶縁基板の少なくとも一端側側面を介して外気に通じる切り込みが、前記絶縁基板の厚み方向に間隙を形成するように設けられていることを特徴とするものである。
本発明のサブマウントにおいて好ましくは、前記切り込みに臨む前記絶縁基板の一主面側内面に、金属を主成分とする導体層が被着されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記導体層が接地端子に電気的に接続されていることを特徴とする。
本発明のサブマウントにおいて好ましくは、前記切り込みが前記絶縁基板の一主面と平行に形成されていることを特徴とする。
本発明の電子装置は、基体上に、上記本発明のサブマウントを搭載するとともに、前記サブマウントの実装部に光半導体素子を実装し、更に前記サブマウントを覆う蓋体を取着させてなることを特徴とする。
本発明のサブマウントは、矩形状をなす絶縁基板の一主面に高周波線路導体を被着させるとともに、線路導体の上面に絶縁基板の一端側で外部電子素子に接続される接続部を、接続部よりも他端側に外部電子素子と信号の授受を行なう内部電子素子が実装される実装部を設けてなるサブマウントにおいて、接続部の直下に、絶縁基板の少なくとも一端側側面を介して外気に通じる切り込みが、絶縁基板の厚み方向に間隙を形成するように設けられていることにより、サブマウントの表面積が大きくなって、高周波信号の伝送源となる外部電子素子から発生した熱がサブマウントに伝わっても、切り込みに臨む絶縁基板の表面から効率よく熱を放散できるようになる。その結果、光半導体素子の温度制御が容易となり、伝送された高周波電気信号を効率よく光信号へ変換することができる。
また、このようにして外部電子素子で発生した熱を効率よく放散できるため、セラミック端子に低熱伝導率のセラミックスを用いる必要が無くなる。よって、光半導体素子収納パッケージの枠体と低熱伝導率のセラミックスの熱膨張係数の整合が取れなかったり、光半導体素子収納パッケージの気密性が確保できなかったりするという問題を回避できる。
更には、セラミック端子やコネクタ端子とサブマウントの間に介する接続基板に低熱伝導率のセラミックスを用いる必要もなくなるため、インピーダンス整合時に、サブマウントを形成する窒化アルミニウム等のセラミックスとの誘電率の違いのために調節していた、高周波線路導体とその両脇の接地導体との間隔や、高周波線路導体の幅を、極端に狭めたり広げたりする必要がなくなり、高周波特性が最適となるサブマウントを形成できるようになる。
また、この切り込みの幅を変えることで、線路導体と下部導体層とで形成された容量を容易に調節できるようになる。従って、切り込みの幅を変えることによっても、高周波線路導体とその両脇の接地導体との間隔や、高周波線路導体の幅を、極端に狭めたり広げたりする必要がなくなり、高周波特性が最適となるサブマウントを形成できるようになる。
本発明のサブマウントは、切り込みに臨む絶縁基板の一主面側内面に、金属を主成分とする導体層が被着されていることによって、この金属が放熱板としての役割を果たし、より良好に放熱することができる。
本発明のサブマウントは、導体層が接地端子に電気的に接続されていることにより、この導体層が接地導体として作用し、高周波線路導体とこの導体層間で容量をもつようになり、最適なサブマウントを光半導体装置に搭載できる。なぜなら、高周波線路導体と、その直下の接地導体との間隔を変えることで容量の調節が可能となるため、高周波線路導体とその両脇の接地導体との間隔や高周波線路導体の幅を極端に狭めたり広げたりする必要がないからである。
本発明のサブマウントは、切り込みが絶縁基板の一主面と平行に形成されていることにより、良好なインピーダンス特性が得られる。これは、高周波線路導体のインピーダンス特性が線路幅だけでなく誘電体厚みにも左右されるためであり、例えば切り込みが絶縁基板の一主面(上面)と平行でない場合には、誘電体の厚みが位置により変動して、良好なインピーダンス特性が得られないが、切り込みを一主面と平行に形成することで、良好なインピーダンス特性が得られるようになる。
本発明の電子装置は、基体上に、上記本発明のサブマウントを搭載するとともに、サブマウントの実装部に光半導体素子を実装し、更にサブマウントを覆う蓋体を取着させてなることにより、電子部品の放熱性に優れるとともに電子部品の動作信頼性の高いものとなる。
次に、本発明のサブマウントを添付の図面に基づいて詳細に説明する。
図1は、本発明のサブマウントの実施の形態の一例を示す斜視図である。そして、1は絶縁基板、2は素子搭載部、3は高周波線路導体、4は絶縁基板1の側面に形成した切り込み、5は切り込み4に形成した導体層であり、主にこれらで本発明のサブマウントが構成される。また、図2(a)〜(f)に本発明のサブマウントの各製造工程を示す。
絶縁基板1は、光半導体素子を搭載する機能を有し、例えば、縦0.5〜5mm、横0.5〜5mm、高さ0.5〜5mm程度の直方体であり、酸化アルミニウム(Al)質焼結体や窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,窒化珪素(Si)質焼結体,ガラスセラミックス等のセラミックス、エポキシ樹脂やポリイミド樹脂,ポリイミドシロキサン樹脂等の樹脂を含む絶縁材料から成る。特に、熱伝導率が40W/m・K以上である材料、例えば窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体等を用いると、光半導体素子が駆動時に発する熱を効率良く放散させることが好ましい。
絶縁基板1は、その一主面(上面)に光半導体素子が搭載される素子搭載部2、素子搭載部2と電気的に接続する高周波線路導体3が形成されている。素子搭載部2は光半導体素子を搭載する機能および電気的に接続する機能を、高周波線路導体3は素子搭載部2と外部高周波線路(図示せず)を電気的に接続する機能を有している。
また、絶縁基板1はその側面に切り込み4が、絶縁基板1の厚み方向に間隙を形成するように設けられており、この切り込み4によってサブマウントの表面積が大きくなって、高周波信号の伝送源となる外部電子素子から発生した熱がサブマウントに伝わっても、切り込み4に臨む絶縁基板1の表面から効率よく熱を放散できる。その結果、光半導体素子の温度制御が容易となり、伝送された高周波電気信号を効率よく光信号へ変換することができる。また、切り込み4が形成されることにより、高周波線路導体3と絶縁基板1の他主面(下面)に形成された下部導体層との容量が、(1)線路導体3と切り込み4との間の領域、(2)切り込み4の領域、(3)切り込み4と絶縁基板1の下面との間の領域、に分けられ、この切り込み4の幅を変えることで、線路導体3と下部導体層とで形成された容量を容易に調節できるようになる。このように容量調節が可能となるため、高周波線路導体3とその両脇の接地導体との間隔や、高周波線路導体3の幅を、極端に狭めたり広げたりすることなく、高周波特性が最適となるサブマウントを形成できるようになる。また特に切り込み4に臨む絶縁基板1の一主面側内面を、金属を主成分とする導体層で被着することにより、この金属が放熱板としての役割を果たすため、より放熱性が高くなり好ましい。
更に、この導体層5は接地端子に電気的に接続されていると好ましく、これにより、最適な大きさのサブマウントが得られる。なぜなら、このように導体層5が接地されている場合、高周波線路導体3と接地導体である導体層5との間で容量成分を形成することができるので、高周波線路導体3の高周波伝送特性を良好に維持したまま、切り込み4より下側の絶縁基板1の厚みを自由に変化させることができる。よって、光半導体装置の構造上サブマウントの厚みを厚くしなければならない場合などに、(3)切り込み4と絶縁基板1の下面との間の領域の高さ調節が可能となり、最適な大きさのサブマウントを形成できる。また、インピーダンス整合を行うために変えていた、高周波線路導体3とその両脇の接地導体との間隔や、高周波線路導体3の幅を変える必要がなくなり、放射電界強度が安定して、高周波の伝播をより小さいノイズで行える。
導体層5の接地端子への電気的な接続は、例えば、絶縁基板1の側面に側面導体やキャスタレーション導体等を形成して、導体層5と絶縁基板1の一主面または他主面の接地導体と電気的に接続することにより実施できる。
また、更に、切り込み4は、絶縁基板1の一主面と平行に形成されているのが好ましい。これは、高周波線路導体3のインピーダンス特性が、線路幅だけでなく誘電体厚みにも左右されるためであり、例えば切り込み4が絶縁基板1の一主面と平行でない場合には、誘電体の厚みが位置により変動して、良好なインピーダンス特性が得られないが、切り込み4を上面と平行に形成すると、良好なインピーダンス特性が得られる。なお、絶縁基板1の側面に形成された、絶縁基板1の一主面と平行な切り込み4との間隔は、0.1mm以上が好ましい。0.1mmより小さい場合、絶縁基板1の強度的な問題より破壊する可能性が考えられる。また、絶縁基板1の一主面と平行な切り込み4との間隔は、高周波域での共振を抑制して高周波信号の伝送特性を良好にするという観点からは、伝送される高周波信号の波長λの1/2以下の厚みが好ましい。なお、λはc(光速)/{f(周波数)×(ε(絶縁基板の誘電率))1/2}にて求められる。
また、絶縁基板1の一主面と平行な切り込み4の形成方法について、詳細を後述する。
これら、素子搭載部2、高周波線路導体3、導体層5は、従来周知の蒸着法やスパッタリング法,CVD法,めっき法等の薄膜形成法により形成され、また従来周知のフォトリソグラフィ法やエッチング法,リフトオフ法等によって所定パターンに加工される。
なお、このような素子搭載部2、線路導体3、導体層5は、例えば密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層から成る。
このような密着金属層は、セラミックス等から成る絶縁基板1との密着性を良好にするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(TaN)等の、熱膨張率がセラミックスと近い金属のうち少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を絶縁基板1に強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によって密着金属層が絶縁基板1から剥離し易くなる傾向がある。
また、拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力により拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、Ni−Cr合金は、絶縁基板1との密着性が良好なため、拡散防止層にNi−Cr合金を用いる場合は、密着金属層を省くことも可能である。
さらに、主導体層は、高周波線路導体3の電気抵抗を小さくするという観点からは、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の厚みが0.1μm未満では、電気抵抗が大きくなって、高周波線路導体3に要求される電気抵抗の値を満足しにくくなり、5μmを超えると、成膜時の内部応力により主導体層が拡散防止層から剥離し易くなる。なお、Auは高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
次に、本発明のサブマウントの製造方法を図2に基づき下記工程[1]〜[7]によって説明する。
[1]図2(a)に示すように、窒化アルミニウムから成るセラミックグリーンシート6を積層し、約1500℃の温度で焼成して、絶縁基板1としてのセラミック基板7を得る。
[2]セラミック基板7の主面をアルミナの砥粒を用いて研磨し、算術平均粗さが0.1μm程度となるようにする。
[3]図2(b)に示すように、セラミック基板7の研磨された主面に、イオンプレーティング法によって、厚さ0.1μmのTi層(密着金属層)、厚さ0.2μmのPd層(拡散防止層)、厚さ0.2μmのAu層(主導体層)を順次成膜し、フォトリソグラフィ法によりパターン加工後、そのパターン上に電解めっき法によって厚さ3μmのAuめっき層を被着させる。その後、さらにエッチング法により素子搭載部2および高周波線路導体3を形成する。
[4]図2(c)に示すように、素子搭載部2および高周波線路導体3を形成したセラミック基板7に、ダイサー、スライサー等を用いて短冊状のセラミック短冊基板8に切断加工を行なう。
[5]図2(d)に示すように、[4]で切断された面(側面)の切り込み4を形成したい面を上面としてセラミック短冊基板8を切断装置に載せ、[4]同様にして、ダイサー、スライサー等により研削加工によって、切り込み4を形成する。
[6]図2(e)に示すように、セラミック短冊基板8の切り込み4を形成した面に、イオンプレーティング法によって、厚さ0.1μmのTi層(密着金属層)、厚さ0.2μmのPt層(拡散防止層)、厚さ0.5μmのAu層(主導体層)を順次成膜して切り込み内部の導体層5を形成する。
[7]図2(f)に示すように、多数個取り用の母基板であるセラミック短冊基板8をダイサー、スライサー等による研削加工によって切断し、個々のサブマウントに分割する。
また、サブマウントは、窒化アルミニウムから成るセラミックグリーンシートを金型成形にて形成したセラミックグリーンシートを積層したり、窒化アルミニウム粉体をプレス成形したりした後に、約1500℃の温度で焼成することにより、切り込み4を形成したセラミック短冊基板8を形成することもできる。この積層法、プレス法で作製したセラミック基板は、上記[2]、[3]、[6]および[7]の工程の後にスライサー等による研削加工によって切断され個々に分割される。
なお、本発明は上述の実施の最良の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
本発明のサブマウントの実施の形態の一例を示す斜視図である。 (a)〜(f)は本発明のサブマウントの各製造工程を示す図である。 従来のサブマウントを説明するための電子装置の断面図である。 従来のサブマウントの斜視図である。 従来のサブマウントを搭載した光半導体装置の斜視図である。
符号の説明
1:絶縁基板
2:素子搭載部
3:高周波線路導体
4:切り込み
5:導体層

Claims (5)

  1. 矩形状をなす絶縁基板の一主面に高周波線路導体を被着させるとともに、該線路導体の上面に前記絶縁基板の一端側で外部電子素子に接続される接続部を、該接続部よりも他端側に前記外部電子素子と信号の授受を行なう内部電子素子が実装される実装部を設けてなるサブマウントにおいて、前記接続部の直下に、前記絶縁基板の少なくとも一端側側面を介して外気に通じる切り込みが、前記絶縁基板の厚み方向に間隙を形成するように設けられていることを特徴とするサブマウント。
  2. 前記切り込みに臨む前記絶縁基板の一主面側内面に、金属を主成分とする導体層が被着されていることを特徴とする請求項1に記載のサブマウント。
  3. 前記導体層が接地端子に電気的に接続されていることを特徴とする請求項2に記載のサブマウント。
  4. 前記切り込みが前記絶縁基板の一主面と平行に形成されていることを特徴とする請求項3に記載のサブマウント。
  5. 基体上に、請求項1乃至請求項4のいずれかに記載のサブマウントを搭載するとともに、前記サブマウントの実装部に光半導体素子を実装し、更に前記サブマウントを覆う蓋体を取着させてなる電子装置。
JP2004342838A 2004-11-26 2004-11-26 サブマウントおよびそれを用いた電子装置 Withdrawn JP2006156585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004342838A JP2006156585A (ja) 2004-11-26 2004-11-26 サブマウントおよびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342838A JP2006156585A (ja) 2004-11-26 2004-11-26 サブマウントおよびそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2006156585A true JP2006156585A (ja) 2006-06-15

Family

ID=36634495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342838A Withdrawn JP2006156585A (ja) 2004-11-26 2004-11-26 サブマウントおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2006156585A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211644A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 光モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018211644A1 (ja) * 2017-05-17 2018-11-22 三菱電機株式会社 光モジュール
JPWO2018211644A1 (ja) * 2017-05-17 2019-12-26 三菱電機株式会社 光モジュール

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2016189431A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP5616178B2 (ja) 電子部品搭載用パッケージおよび通信用モジュール
JP6412274B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5312358B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2002374028A (ja) 配線基板
JP2006156585A (ja) サブマウントおよびそれを用いた電子装置
JP5404484B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2004282027A (ja) サブマウント
JP3914754B2 (ja) サブマウントおよびそれを用いた光半導体装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4404649B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP5409456B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2011114104A (ja) サブマウントおよびそれを用いた電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4467320B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP2003198025A (ja) サブマウントおよびそれを用いた光半導体装置
JP2003043312A (ja) サブマウントおよびそれを用いた光半導体装置ならびにサブマウントの製造方法
JP2004296948A (ja) 光半導体素子用サブキャリアおよび光半導体装置
JP4035028B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100622