JP2002374028A - 配線基板 - Google Patents

Abstract

(57)【要約】 【課題】 ビットレートを増大させて高速に大容量のデ
ータを通信できる半導体レーザモジュール用として好適
な配線基板であり、またバイアス回路に形成されるイン
ダクタのインダクタンス精度が向上し、さらにインダク
タンス値を容易に調整でき、かつ浮遊容量を最小限にし
得るものとすること。 【解決手段】 絶縁基板２の上面に、半導体レーザ素子
１の搭載部と、半導体レーザ素子１への入力信号のイン
ピーダンス整合をとるためのインピーダンス整合回路
と、半導体レーザ素子１にバイアス電圧を印加するため
のバイアス回路とが形成され、絶縁基板２の下面のイン
ピーダンス整合回路に対向する部位に接地電極７が形成
されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体レーザモジ
ュールに用いられる半導体レーザ素子を搭載するサブマ
ウントとして好適な配線基板に関するものである。

【０００２】

【従来の技術】従来、光通信方式においては、半導体レ
ーザモジュールが、伝送されるべき電気的データ信号を
電気−光変換し光ファイバ等へ光信号として伝送するた
めに用いられており、１Ｇ（ギガ）ビット／秒（ｂｐ
ｓ）を超えるデータ通信のビットレートをもつものが広
く用いられるようになってきている。

【０００３】半導体レーザモジュールの半導体レーザ素
子周辺部の電気的等価回路の一例を図２に示す。図２に
おいて、１は半導体レーザ素子、ａは半導体レーザ素子
に入力される駆動信号（交流信号）のインピーダンスを
整合させるためのインピーダンス整合回路、ｂは半導体
レーザ素子にバイアス電圧を印加し励起発振させるため
のＤＣ（直流）駆動電源につながるバイアス回路であ
る。

【０００４】半導体レーザモジュールは、ＤＣ駆動電源
よりＤＣ駆動電流がバイアス回路ｂを経由して半導体レ
ーザ素子１に入り、半導体レーザ素子１が励起発振す
る。次に、高周波信号がインピーダンス整合回路ａを経
由して、半導体レーザ素子１に入力され、変調された光
信号が発信される。

【０００５】ここで、インピーダンス整合回路ａを経由
して入力される高周波信号がバイアス回路ｂを通ってＤ
Ｃ駆動電源に入ると、電源電圧が不安定になり、結果と
して半導体レーザ素子の発振が不安定になるため、安定
した通信が行えない。このため、バイアス回路ｂには、
高周波信号がＤＣ駆動電源に入らないように配慮したイ
ンダクタが設けられている。このインダクタは、所謂チ
ョークコイルとしての役割をなし、巻き線コイルや積層
チップコイル等が用いられる。

【０００６】半導体レーザ素子１は励起発振すると、同
時に発熱するので、この熱を効率よく逃がして半導体レ
ーザ素子１が一定の温度で維持されるように、半導体レ
ーザ素子１は熱伝導率の高いセラミック基板等から成る
サブマウントに実装され、このサブマウントはＣｕ−Ｗ
合金等からなるヒートシンクやペルチェクーラなどに接
続される。

【０００７】近年、光通信分野では、ビットレートをよ
り増大させて高速に大容量のデータを通信できる半導体
レーザモジュールが検討されている。その一つの手法と
して、インピーダンス整合回路ａを半導体レーザ素子１
を実装するサブマウントに形成することが検討されてい
る。インピーダンス整合回路ａはマイクロストリップ線
路やコプレーナ線路等の信号伝送路と、整合用抵抗素子
とからなり、信号伝送路の特性インピーダンスは一般的
に５０Ωである。そして、信号伝送路の線幅や、サブマ
ウントのセラミック基板等の厚み等を変えて、回路定数
を適切に設定することによって、所望の周波数帯域にお
ける信号伝送路の特性インピーダンスと半導体レーザ素
子のインピーダンスとを整合させている。また、通常、
半導体レーザ素子１の負荷は数Ω程度であり、半導体レ
ーザ素子１と整合用抵抗素子との直列接続のインピーダ
ンスが信号伝送路の特性インピーダンスに整合するよう
に、整合用抵抗素子の抵抗値を調整する。

【０００８】インピーダンス整合回路ａを、サブマウン
トをなす絶縁基板の上面に形成することで、半導体レー
ザ素子と接続するボンディングワイヤの長さを短くで
き、高周波信号の伝搬に大きな影響を与える、ボンディ
ングワイヤによって生じるインダクタンスや浮遊容量な
どを最小限に抑えることができる。さらに、インピーダ
ンス整合回路ａとサブマウントを一体形成しているた
め、実装する部品点数が減り、実装コストが低減された
小型の半導体レーザモジュールを構成することができ
る。

【０００９】

【発明が解決しようとする課題】しかしながら、２．４
Ｇｂｐｓ程度を超えるビットレートでの高速通信を安定
して行うためには、インピーダンス整合回路ａを改良す
るだけでは不十分であるという問題があった。即ち、ビ
ットレートの増大に伴い、半導体レーザに入力される高
周波信号の周波数がより高くなり、バイアス回路ｂのイ
ンダクタ（チョークコイル）によって高周波信号がＤＣ
駆動電源に流入するのを有効に阻止できなくなっている
ためである。高周波信号がＤＣ駆動電源に流れ込むと電
源電圧が不安定になり、結果として半導体レーザの発振
も不安定になり、より高いビットレートで通信できない
という問題があった。

【００１０】一般に、使用する周波数でチョークコイル
として機能するように、インダクタ素子を取り替えてイ
ンダクタンス値を最適なものに調整するが、２．４Ｇｂ
ｐｓを超える半導体レーザモジュールではその調整が困
難であるという問題があった。

【００１１】さらに、バイアス回路ｂに用いるインダク
タ素子は小さい部品であり、これらを位置精度良く実装
して半導体レーザモジュールを組み立てる必要があるた
め、作業性が悪く歩留まりが上がらず、高コスト化する
という問題もあった。

【００１２】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、２．４Ｇｂｐｓ程度を超
えるビットレートの高速通信を安定して行う半導体レー
ザモジュールのサブマウント用として好適な配線基板で
あり、インピーダンス整合回路およびバイアス回路を薄
膜形成技術により一体形成したものを提供することにあ
る。

【００１３】

【課題を解決するための手段】本発明の配線基板は、絶
縁基板の上面に、半導体レーザ素子の搭載部と、前記半
導体レーザ素子への入力信号のインピーダンス整合をと
るためのインピーダンス整合回路と、前記半導体レーザ
素子にバイアス電圧を印加するためのバイアス回路とが
形成され、前記絶縁基板の下面の前記インピーダンス整
合回路に対向する部位に接地電極が形成されていること
を特徴とする。

【００１４】本発明は、上記の構成により、絶縁基板の
上面に半導体レーザ素子の搭載部とインピーダンス整合
回路とバイアス回路とを一体形成した配線基板であるこ
とから、半導体レーザ素子とインピーダンス整合回路と
を接続するボンディングワイヤ、また半導体レーザ素子
とバイアス回路とを接続するボンディングワイヤを短く
できる。その結果、高周波信号に影響を及ぼしやすい、
ボンディングワイヤによるインダクタンスや浮遊容量の
影響を最小限に抑えることができる。従って、ビットレ
ートをより増大させて高速に大容量のデータを通信でき
る半導体レーザモジュールを構成するサブマウントとし
て好適なものとなる。また、インピーダンス整合回路と
バイアス回路とをサブマウントに一体形成しているた
め、実装する部品点数がさらに減り、実装コストが低減
された小型の半導体レーザモジュールを作製することが
できる。

【００１５】本発明において、好ましくは、前記接地電
極は前記絶縁基板の下面の前記インピーダンス整合回路
に対向する部位にのみ形成され、前記バイアス回路は薄
膜インダクタパターンを含んでおり、該薄膜インダクタ
パターンの形成された前記絶縁基板の部位が他より薄く
なっていることを特徴とする。

【００１６】本発明は、上記の構成により、薄膜インダ
クタパターンをフォトリソグラフィ法等により精度よく
形成しているので、インダクタンス値のバラツキの小さ
いものができる。さらに、接地電極は絶縁基板の下面の
インピーダンス整合回路に対向する部位にのみ形成さ
れ、薄膜インダクタパターンの形成された絶縁基板の部
位が他より薄くなっていることから、絶縁基板の薄膜イ
ンダクタパターン直下の絶縁基板に比誘電率が小さい空
気による空間が形成されるため、薄膜インダクタパター
ンにより生じる浮遊容量を小さく抑えることができる。
浮遊容量を小さくする別の手段として、絶縁基板全体の
厚みを厚くすることが考えられるが、絶縁基板の厚みは
インピーダンス整合回路の信号伝送路の特性インピーダ
ンスを５０Ωに整合させるように決定されるので、バイ
アス回路の浮遊容量を小さくするために絶縁基板全体の
厚みを厚くすることはできない。

【００１７】薄膜インダクタパターンは、絶縁基板の上
面に薄膜によって形成されているため、薄膜インダクタ
パターンの上面であればどこにでもワイヤボンディング
することができ、インダクタンス値を容易に調整できる
とともに、調整バラツキを小さくして調整することがで
きる。

【００１８】このように、インダクタンス値を精度良く
調整でき、浮遊容量を抑えた配線基板となることから、
ビットレートをより増大させて高速に大容量のデータを
通信できる半導体レーザモジュールの配線基板として好
適なものとなる。

【００１９】

【発明の実施の形態】本発明の配線基板について以下に
詳細に説明する。図１の（ａ）は本発明の配線基板の上
面図、（ｂ）は（ａ）のＡ−Ａ’線における断面図であ
り、１は配線基板に実装された半導体レーザ素子、２は
絶縁基板、３は上面に形成された第一の接地電極、４は
インピーダンス整合回路を構成する信号伝送路、５は整
合用抵抗素子、６はバイアス回路を構成する薄膜インダ
クタパターン、７は下面に形成された第二の接地電極、
８は絶縁基板２の薄肉部、９はＡｕなどから成るボンデ
ィングワイヤである。

【００２０】なお、半導体レーザ素子１の搭載部は、第
一の接地電極３の薄膜インダクタパターン６側の部位に
相当するものである。

【００２１】本発明の絶縁基板２は、酸化アルミニウム
（Ａｌ₂Ｏ₃）質焼結体、窒化アルミニウム（ＡｌＮ）質
焼結体、炭化珪素（ＳｉＣ）質焼結体、ガラスセラミッ
クス焼結体、窒化珪素（Ｓｉ₃Ｎ₄）質焼結体のうち少な
くとも１種より成り、特に熱伝導率が４０Ｗ／ｍ・Ｋ以
上の窒化アルミニウム質焼結体、炭化珪素質焼結体、窒
化珪素質焼結体から成るのが好ましい。

【００２２】絶縁基板２の上面に被着形成される第一の
接地電極３、信号伝送路４、整合用抵抗素子５、インダ
クタパターン６および絶縁基板２の下面に被着形成され
る第二の接地電極７は、蒸着法、スパッタリング法、Ｃ
ＶＤ法、メッキ法等の１種以上の薄膜形成法によりなさ
れ、第一の接地電極３、信号伝送路４、整合用抵抗素子
５および薄膜インダクタパターン６は、フォトリソグラ
フィ法、エッチング法、リフトオフ法等によってパター
ン加工される。

【００２３】第一の接地電極３、信号伝送路４、薄膜イ
ンダクタパターン６および第二の接地電極７は、例えば
密着金属層、拡散防止層、主導体層が順次積層された３
層構造の薄膜からなっている。ここで、密着金属層は、
セラミックス等から成る絶縁基板２との密着性の点で、
Ｔｉ，Ｃｒ，Ｔａ，Ｎｂ，Ｎｉ−Ｃｒ合金またはＴａ ₂
Ｎ等のうち少なくとも１種より成るのがよい。密着金属
層の厚さは０．０１〜０．２μｍ程度が良い。０．０１
μｍ未満では、強固に密着することが困難となり、０．
２μｍを超えると、成膜時の内部応力によって剥離が生
じ易くなる。

【００２４】拡散防止層は、密着金属層と主導体層との
相互拡散を防ぐうえで、Ｐｔ，Ｐｄ，Ｒｈ，Ｒｕ，Ｎ
ｉ，Ｎｉ−Ｃｒ合金またはＴｉ−Ｗ合金等のうち少なく
とも１種より成るのがよい。拡散防止層の厚さは０．０
５〜１μｍ程度が良く、０．０５μｍ未満では、ピンホ
ール等の欠陥が発生して拡散防止層としての機能を果た
しにくくなる。１μｍを超えると、成膜時の内部応力に
より剥離が生じ易くなる。拡散防止層にＮｉ−Ｃｒ合金
を用いる場合は、密着性も確保できるため、密着金属層
を省くことも可能である。

【００２５】さらに、抵抗の低いＡｕ，Ｃｕ，Ｎｉ，Ａ
ｇ等より成る主導体層の厚さは０．１〜５μｍ程度が良
い。０．１μｍ未満では、電気抵抗が大きくなる傾向に
あり、５μｍを超えると、成膜時の内部応力により剥離
を生じ易くなる。また、Ａｕは貴金属で高価であること
から、低コスト化の点で薄く形成することが好ましい。
Ｃｕは酸化し易いので、その上にＮｉおよびＡｕからな
る保護膜を被覆するのがよい。

【００２６】一方、インピーダンス整合回路を通る高周
波信号が良好に伝送されるように、絶縁基板２の上面に
形成された第一の接地電極３と絶縁基板２の下面に形成
された第二の接地電極７とを、絶縁基板２にオープンホ
ール（スルーホール）、導電性材料が埋め込まれたビア
ホール、キャスタレーション、側面に形成されるメタラ
イズパターンなどを介して導通させ、同電位にしてもよ
い。

【００２７】整合用抵抗素子５は、Ｔａ₂Ｎ，Ｎｉ−Ｃ
ｒ合金，ＴａＳｉＯ₂等の比抵抗が高い材料によって形
成される。整合用抵抗素子５の厚さは０．００５〜０．
２μｍ程度が良く、０．００５μｍ未満では、絶縁基板
２の表面粗さによる影響で抵抗値が大きく変化しやすく
なり、抵抗値のバラツキを小さくすることが困難にな
る。０．２μｍを超えると、成膜時の内部応力により剥
離が生じ易くなる。抵抗値は、レーザトリミング等によ
って微調整することも可能である。

【００２８】薄膜インダクタパターン６は、ミアンダパ
ターンやスパイラル（渦巻き状）パターン等であり、イ
ンダクタンスが生じるパターンであればどのようなパタ
ーンにしてもかまわないが、スパイラルパターンがより
インダクタンス値を大きくできることから好適である。
さらに、薄膜インダクタパターン６の上面には、Ａｕな
どのワイヤのボンディングによってインダクタ線路を長
くまたは短くしてインダクタンス値を調整できるよう
に、ワイヤボンディング用の電極を複数設けてもよい。
薄膜インダクタパターン６の配線幅は５〜２００μｍ程
度が好ましく、５μｍ未満では、絶縁基板２の凹凸によ
って配線が途中で切れ易くなる。２００μｍを超える
と、配線基板に一体形成するうえで、適切な大きさを有
するとともに十分なインダクタンス値をもった薄膜イン
ダクタパターンを形成するのが困難になる。

【００２９】また、薄膜インダクタパターン６がスパイ
ラルパターンの場合、最外周部等の外周側を細線化し
て、その細線部に線路方向に間隔をあけて複数のワイヤ
ボンディング電極を設けることで、インダクタンス値を
微調整できる。これにより、インダクタンス値を高精度
に制御できる。また、細線部を設けることで薄膜インダ
クタパターン６に生じる浮遊容量をさらに小さくするこ
とができる。

【００３０】絶縁基板２の薄肉部８は、まず絶縁基板２
の下面全面に第二の接地電極７を形成後、第二の接地電
極７と絶縁基板２とをダイヤモンドブレード等によっ
て、絶縁基板２の厚み方向の途中まで切削除去すること
で形成できる。薄肉部８の絶縁基板２の厚みは絶縁基板
２の厚みの１／３〜４／５の範囲が好ましく、１／３未
満では、配線基板を半導体レーザモジュールに実装する
際、薄肉部８より割れやすくなる。４／５を超えると、
薄膜インダクタパターン６に発生する浮遊容量を十分に
抑えることができなくなる。具体的には、絶縁基板２の
厚みは０．２〜２ｍｍ程度である。また、薄肉部の端部
の断面形状は主面に対して垂直にせずに、例えば、絶縁
基板２の下面側に向かって広がるようなテーパ形状にし
てもよい。

【００３１】かくして、本発明は、半導体レーザモジュ
ールに好適に用いられる、インピーダンス整合回路とバ
イアス回路とを一体形成した配線基板であり、セラミッ
クス等からなる絶縁基板２の上面にインピーダンス整合
回路、バイアス回路、半導体レーザ素子の搭載部を薄膜
形成技術により隣接して形成しているため、それらを接
続するボンディングワイヤ９の長さをきわめて短くする
ことができる。これにより、高周波信号の伝送に影響を
及ぼすボンディングワイヤ９のインダクタンスや浮遊容
量を最小限に抑えることができ、ビットレートをより増
大させて高速に大容量のデータを通信できる半導体レー
ザモジュールを構成する配線基板として好適なものとな
る。また、インピーダンス整合回路とバイアス回路とを
配線基板に一体形成しているため、実装する部品点数が
さらに減り、実装コストが低減された小型の半導体レー
ザモジュールを構成することができる。

【００３２】さらに本発明では、バイアス回路に薄膜イ
ンダクタパターン６が含まれ、薄膜インダクタパターン
６をフォトリソグラフィ法等により精度よく形成してい
るので、インダクタンス値のバラツキの小さいものがで
きる。さらに、好ましくは、接地電極７は絶縁基板２の
下面のインピーダンス整合回路に対向する部位にのみ形
成され、薄膜インダクタパターン６の形成された絶縁基
板２の部位が他より薄くなっているため、薄膜インダク
タパターン６により生じる浮遊容量を小さく抑えること
ができる。さらに、薄膜インダクタパターン６は絶縁基
板２の上面に薄膜によって形成されているため、薄膜イ
ンダクタパターン６の上面であればどこにでもワイヤボ
ンディングすることができ、その結果インダクタンス値
を容易に調整でき、かつ調整バラツキを小さくして調整
することができる。

【００３３】このように、インダクタンス値を精度良く
調整でき、浮遊容量を最小限に抑えた配線基板となるこ
とから、ビットレートをより増大させて高速に大容量の
データを通信できる半導体レーザモジュールの配線基板
として好適なものとなる。

【００３４】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内にお
いて種々の変更を行なうことは何等差し支えない。例え
ば、絶縁基板２の上面に半導体レーザ素子１の温度を測
定するためのサーミスタを実装する電極パッドを設けた
り、半導体レーザ素子１の温度を測定するＰｔなどから
なる温度センサを一体形成した配線基板としてもよい。
また、半導体レーザ素子１より発振される光信号を集光
するボール状のレンズを設置する領域を設けても良い。
また、図１では薄膜インダクタパターン６を一つ形成し
ているが、複数設けて接続してもよい。その場合、複数
の薄膜インダクタパターン６をスパイラルの巻き数が徐
々に変化するように並べて形成し、接続個数や接続区間
を変化させることでインダクタンス値を制御してもよ
い。

【００３５】

【発明の効果】本発明は、絶縁基板の上面に、半導体レ
ーザ素子の搭載部と、半導体レーザ素子への入力信号の
インピーダンス整合をとるためのインピーダンス整合回
路と、半導体レーザ素子にバイアス電圧を印加するため
のバイアス回路とが形成され、絶縁基板の下面のインピ
ーダンス整合回路に対向する部位に接地電極が形成され
ていることにより、半導体レーザ素子とインピーダンス
整合回路、半導体レーザ素子とバイアス回路を接続する
ボンディングワイヤの長さをきわめて短くすることがで
きる。これにより、高周波信号の伝送に影響を及ぼす、
ボンディングワイヤのインダクタンスや浮遊容量を最小
限に抑えることができ、ビットレートをより増大させて
高速に大容量のデータを通信できる半導体レーザモジュ
ールを構成する配線基板として好適なものとなる。ま
た、インピーダンス整合回路とバイアス回路とを配線基
板に一体形成しているため、実装する部品点数がさらに
減り、実装コストが低減された小型の半導体レーザモジ
ュールを構成することができる。

【００３６】また本発明は、好ましくは、接地電極は絶
縁基板の下面のインピーダンス整合回路に対向する部位
にのみ形成され、バイアス回路は薄膜インダクタパター
ンを含んでおり、薄膜インダクタパターンの形成された
絶縁基板の部位が他より薄くなっていることにより、薄
膜インダクタパターンはフォトリソグラフィ法等により
精度よく形成されているので、インダクタンス値のバラ
ツキの小さいものができる。さらに、接地電極は絶縁基
板の下面のインピーダンス整合回路に対向する部位にの
み形成され、薄膜インダクタパターンの形成された絶縁
基板の部位が他より薄くなっているため、薄膜インダク
タパターンにより生じる浮遊容量を小さく抑えることが
できる。さらに、薄膜インダクタパターンは絶縁基板の
上面に薄膜によって形成されているため、薄膜インダク
タパターンの上面であればどこにでもワイヤボンディン
グすることができ、その結果インダクタンス値を容易に
調整でき、かつ調整バラツキが小さくして調整すること
ができる。

【００３７】このように、本発明は、インダクタンス値
を精度良く調整でき、浮遊容量を最小限に抑えた配線基
板となることから、ビットレートをより増大させて高速
に大容量のデータを通信できる半導体レーザモジュール
の配線基板として好適なものとなる。

【図面の簡単な説明】

【図１】本発明の配線基板について実施の形態の例を示
し、（ａ）は配線基板の上面図、（ｂ）は（ａ）のＡ−
Ａ’線における配線基板の断面図である。

【図２】半導体レーザモジュールの等価回路図である。

【符号の説明】

１：半導体レーザ ２：絶縁基板 ３：第一の接地電極 ４：信号伝送路 ５：整合用抵抗素子 ６：薄膜インダクタパターン ７：第二の接地電極 ８：薄肉部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 絶縁基板の上面に、半導体レーザ素子の
   搭載部と、前記半導体レーザ素子への入力信号のインピ
   ーダンス整合をとるためのインピーダンス整合回路と、
   前記半導体レーザ素子にバイアス電圧を印加するための
   バイアス回路とが形成され、前記絶縁基板の下面の前記
   インピーダンス整合回路に対向する部位に接地電極が形
   成されていることを特徴とする配線基板。
2. 【請求項２】 前記接地電極は前記絶縁基板の下面の前
   記インピーダンス整合回路に対向する部位にのみ形成さ
   れ、前記バイアス回路は薄膜インダクタパターンを含ん
   でおり、該薄膜インダクタパターンの形成された前記絶
   縁基板の部位が他より薄くなっていることを特徴とする
   請求項１記載の配線基板。