DE112017000426T5 - Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung - Google Patents

Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE112017000426T5
DE112017000426T5 DE112017000426.8T DE112017000426T DE112017000426T5 DE 112017000426 T5 DE112017000426 T5 DE 112017000426T5 DE 112017000426 T DE112017000426 T DE 112017000426T DE 112017000426 T5 DE112017000426 T5 DE 112017000426T5
Authority
DE
Germany
Prior art keywords
layer
thickness
semiconductor element
metallized layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017000426.8T
Other languages
English (en)
Inventor
Takayuki Yamada
Noriyuki Besshi
Yuya Muramatsu
Masaru Fuku
Dai Nakajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112017000426T5 publication Critical patent/DE112017000426T5/de
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Diese Leistungshalbleitervorrichtung weist Folgendes auf: ein Substrat; und ein Halbleiterelement, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials auf das Substrat gebondet ist. Das Halbleiterelement weist Folgendes auf: eine Basis; eine erste leitfähige Schicht, die auf einer ersten Oberfläche der Basis angeordnet ist, wobei die erste Oberfläche auf der Substratseite ausgebildet ist; und eine zweite leitfähige Schicht, die auf einer zweiten Oberfläche der Basis angeordnet ist, wobei die zweite Oberfläche auf der gegenüberliegenden Seite der ersten Oberfläche ist. Die Dicke der ersten leitfähigen Schicht beträgt das 0,5-fache bis 2,0-fache (inklusive) der Dicke der zweiten leitfähigen Schicht.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Leistungshalbleitervorrichtung, die ein Halbleiterelement aufweist, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials auf ein Substrat gebondet ist. Außerdem betrifft die vorliegende Erfindung ein Verfahren zum Herstellen einer solchen Leistungshalbleitervorrichtung.
  • Stand der Technik
  • Ein Leistungsmodul (oder eine Leistungshalbleitervorrichtung) kann ein vertikales Halbleiterelement, wie beispielsweise einen IGBT (Bipolarer Transistor mit isolierter Gate-Elektrode), und eine darauf angebrachte Diode als Schaltelement oder Gleichrichterelement aufweisen. Dieses vertikale Halbleiterelement weist beispielsweise Folgendes auf: eine rückseitige metallisierte Schicht (Rückseitenflächen-Elektrode), die auf einer gesamte Rückseitenfläche hiervon ausgebildet ist, und eine vorderseitige metallisierte Schicht (Vorderseitenflächen-Elektrode), die auf einem Bereich einer Vorderseitenfläche gegenüberliegend zu der Rückseitenfläche angeordnet ist.
  • Als metallisches Material, das die metallisierten Schichten ausbildet, können Ni, Mo oder Cr verwendet werden. Die Rückseitenflächen-Elektrode ist elektrisch mit einer Substrat-Elektrode verbunden, und die Vorderseitenflächen-Elektrode ist elektrisch über ein Verdrahtungselement mit einem externen Anschluss derart verbunden, dass eine Verdrahtungsstruktur zum Anlegen eines großen Stroms an das Leistungsmodul ausgebildet ist.
  • Um einen Leistungsverlust zu reduzieren, werden Halbleiterelemente seit Kurzem mit Breitband-Halbleitermaterialien, wie Siliciumcarbid (SiC) und Galliumnitrid (GaN) anstelle von Silicium (Si) entwickelt. Ein Halbleitermaterial, das ein Breitband-Halbleitermaterial verwendet, hat eine hohe Wärmebeständigkeit und kann daher bei einer hohen Temperatur mit einem großen Strom betrieben werden. Andererseits ist es nötig, ein Bonding-Material mit einer hohen Wärmebeständigkeit zu verwenden, um diese Eigenschaften zu erreichen. Allerdings ist bisher kein bleifreies Lotmaterial mit hoher Wärmebeständigkeit gefunden worden.
  • Andererseits ist es dringend erforderlich, Halbleiterelemente zu verkleinern, und zwar dadurch, dass die Wärmeableitungseigenschaft eines Bonding-Bereichs zwischen einer Rückseitenflächen-Elektrode und einer Substrat-Elektrode des Halbleiterelements verbessert wird. Um die Wärmeableitungseigenschaft zu verbessern, ist es zweckmäßig, eine Bonding-Schicht dünner auszugestalten. Für das Bonden zwischen der Rückseitenflächen-Elektrode und der Substrat-Elektrode wird üblicherweise ein Lotmaterial verwendet.
  • Da allerdings das Lotmaterial Schwierigkeiten dabei aufweist, die Zuverlässigkeit des Bonding-Bereichs zu gewährleisten, und dazu neigt, die Wärme-ableitung durch die Bildung von Hohlräumen zu verschlechtern, ist es nicht vorzuziehen, die Bonding-Schicht dünner zu gestalten. Um eine Verkleinerung etc. von Leistungsmodulen zu erreichen, besteht daher ein Bedarf dahingehend, ein Bonding-Material oder ein Bonding-Verfahren zur Verfügung zu stellen, das in den Wärmeableitungseigenschaften ausgezeichnet ist und weniger wahrscheinlich zu einer Verschlechterung des Bonding-Bereichs führt.
  • Daher hat man Untersuchungen für ein Leistungsmodul durchgeführt, bei dem ein Halbleiterelement an ein Substrat gebondet wird, und zwar unter Verwendung eines sinterfähigen Metall-Bonding-Materials unter Verwendung eines Sinter-Phänomens von feinen Metallpartikeln anstelle des Lotmaterials (siehe beispielsweise die Patentdokumente 1 bis 3). Das sinterfähige Metall-Bonding-Material ist ein pastenförmiges Bonding-Material, das aus feinen Metallpartikeln, einer organischen Lösungsmittelkomponente und einer Schutzschicht besteht, die die feinen Metallpartikel bedeckt. Das sinterfähige Metall-Bonding-Material ermöglicht ein Metall-Bonden mit einem zu bondenden Element unter Verwendung des besonderen Phänomens, dass die feinen Metallpartikel bei einer Temperatur unterhalb des Schmelzpunktes des Metalls gesintert werden.
  • Nach dem Sintern tritt zwischen den feinen Metallpartikeln ein Diffusionsbonden auf, und ferner tritt zwischen einer metallisierten Schicht eines Halbleiterelements und einer Oberfläche eines Substrats ein Diffusionsbonden auf, auf der das Halbleiterelement angebracht wird, und zwar derart, dass der Schmelzpunkt nach dem Bonden auf den ursprünglichen Schmelzpunkt für das Metall erhöht wird. Somit kann das Leistungsmodul, das das sinterfähige Metall-Bonding-Material verwendet, eine höhere Wärmebeständigkeit aufweisen als die Temperatur zum Zeitpunkt des Bondens.
  • Außerdem haben Gold (Au), Silber (Ag) und Kupfer (Cu), allgemein bekannt als sinterfähige Metall-Bonding-Materialien, eine höhere Wärmeleitfähigkeit als das Lotmaterial, können eine Bonding-Schicht dünner ausgestalten, und haben daher auch eine höhere Wärmestrahlungsleistung.
  • Wie oben beschrieben, weist ein sinterfähiges Metall-Bonding-Material eine hohe Wärmebeständigkeit auf. Die Verwendung des sinterfähigen Metall-Bonding-Materials verursacht jedoch das folgende neue Problem, das nicht auftritt, wenn Lotmaterial verwendet wird. Da insbesondere Spannungen in dem Lotmaterial aufgrund des Ausbildens von Rissen im Inneren abgebaut werden, kommt es kaum zu einer Spannungskonzentration an seiner Basis und einer metallisierten Schicht eines Halbleiterelements.
  • #Allerdings hat ein sinterfähiges Metall-Bonding-Material eine hohe Festigkeit und damit ein Problem dahingehend, dass bei wiederholter Anwendung einer Wärmebeanspruchung ein Beschädigung in der Basis und der metallisierten Schicht des Halbleiterelements aufgrund des Auftretens von Rissen etc. im Bonding-Bereich verursacht wird, und zwar so, dass die Zuverlässigkeit des Leistungsmoduls verschlechtert wird.
  • Um diesem Problem zu begegnen, ist es beispielsweise, wie in 8 des Patentdokuments 3 dargestellt, denkbar, dass zwischen dem Halbleiterelement und der Substrat-Elektrode (Basis-Elektrode) eine Platte mit geringer Wärmeausdehnung angeordnet wird, um die Bonding-Schicht als Ganzes zu vergrößern, so dass die Wärmebeanspruchung, die auf den Bonding-Bereich des Halbleiterelements wirkt, derart gemindert wird, dass die Zuverlässigkeit des Leistungsmoduls verbessert wird.
  • Stand der Technik-Dokumente
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2008-212976 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2007-44754 A
    • Patentdokument 3: Japanisches Patent JP 5 449 958 B2
    • Patentdokument 4: Japanische Patentanmeldungs-Offenlegungsschrift JP 2000-188406 A
    • Patentdokument 5: Japanische Patentanmeldungs-Offenlegungsschrift JP 2004-363518 A
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösendes Problem
  • Wenn ein sinterfähiges Metall-Bonding-Material für das Bonden eines Halbleiterelements mit einem Substrat verwendet wird, und zwar nachdem das sinterfähige Metall-Bonding-Material auf dem Substrat angeordnet bzw. ausgebildet worden ist, ist es üblich, das Bonding-Material zu trocknen, um ein organisches Dispergiermittel im Bonding-Material zu entfernen, bevor das Halbleiterelement auf das Bonding-Material angebracht wird.
  • Nach dem Trocknungsschritt wird das Halbleiterelement temporär auf dem sinterfähigen Metall-Bonding-Material befestigt. In diesem Schritt hat das sinterfähige Metall-Bonding-Material mit dem entfernten organischen Dispergiermittel eine niedrigere Viskosität als eine Lotpaste, so dass, falls das Halbleiterelement beispielweise durch den Einfluss eines thermischen Prozesses zum Zeitpunkt des Herstellens der Halbleitervorrichtung Verwerfungen unterliegt, eine Kontaktfläche zwischen dem Halbleiterelement und dem sinterfähigen Metall-Bonding-Material klein wird, so dass die Haltekraft des Halbleiterelements auf dem Substrat durch das Bonding-Material geschwächt ist. Es ist bekannt, dass sich das Verwerfen des Halbleiterelements vergrößert, wenn der Dickenunterschied zwischen metallisierten Schichten größer wird, die auf der Vorder- und Rückseitenfläche angeordnet sind.
  • Wenn die Haltekraft des Halbleiterelements auf dem Substrat geschwächt ist, wird das Halbleiterelement vor dem Bonden leicht aus einer gewünschten Position auf dem Substrat verlagert, nachdem das Halbleiterelement auf dem Bonding-Material angebracht worden ist. Falls die Verlagerung (Abweichung) des Halbleiterelements signifikant ist, kann ein Leistungsmodul nicht normal funktionieren und defekt werden. Wie oben beschrieben, kann die herkömmliche Technik keine hohe Ausbeute erzielen, wenn das sinterfähige Metall-Bonding-Material zum Bonden eines Halbleiterelements auf einem Substrat verwendet wird.
  • Bei dem in 8 des Patentdokuments 3 beschriebenen Leistungsmodul, und zwar da eine spezielle Schicht (Platte mit niedriger Wärmeausdehnung) zum Verringern einer auf das Halbleiterelement aufgebrachten Wärmebeanspruchung angeordnet ist, erhöhen sich die benötigten Materialien und die Anzahl der Fertigungsschritte, so dass die Herstellungskosten steigen. Daher ist es erforderlich, die Zuverlässigkeit des Leistungsmoduls zu verbessern, ohne dass eine spezielle Schicht zum Entlasten der Wärmebeanspruchung auf dem Bonding-Bereich des Halbleiterelements angeordnet wird.
  • Die Aufgabe der vorliegenden Erfindung ist es, eine hohe Ausbeute bzw. Ertrag bei einer Leistungshalbleitervorrichtung zu erreichen, die ein Halbleiterelement aufweist, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials auf ein Substrat gebondet ist.
  • Weiteres Ziel der vorliegenden Erfindung ist es, eine hohe Zuverlässigkeit bei der Leistungshalbleitervorrichtung zu erreichen.
  • Mittel zum Lösen des Problems
  • Eine Leistungshalbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Substrat und ein Halbleiterelement auf, das unter Verwendung eines sinterfähigen Metall-Materials auf das Substrat gebondet ist. Das Halbleiterelement weist Folgendes auf: eine Basis, eine erste leitfähige Schicht, die auf einer ersten Oberfläche auf einer Substratseite der Basis angeordnet ist, und eine zweite leitfähige Schicht, die auf einer zweiten Oberfläche gegenüberliegend zu der ersten Oberfläche der Basis angeordnet ist. Die Dicke der ersten leitfähigen Schicht beträgt das 0,5-fache bis 2,0-fache (inklusive) der Dicke der zweiten leitfähigen Schicht.
  • Bei einer bevorzugten Ausführungsform beträgt die Dicke der ersten leitfähigen Schicht das 0,55-fache bis 1,8-fache (inklusive) der Dicke der zweiten leitfähigen Schicht.
  • Bei einer bevorzugten Ausführungsform, und zwar falls der lineare Ausdehnungskoeffizient des Substrats gleich groß ist wie oder größer ist als der lineare Ausdehnungskoeffizient des Halbleiterelements, beträgt die Dicke der ersten leitfähigen Schicht das 1,0-fache bis 1,8-fache (inklusive) der Dicke der zweiten leitfähigen Schicht. Falls der lineare Ausdehnungskoeffizient des Substrats kleiner ist als der lineare Ausdehnungskoeffizient des Halbleiterelements, beträgt die Dicke der ersten leitfähigen Schicht das 0,55-fache (inklusive) bis 1,0-fache (exklusive) der Dicke der zweiten leitfähigen Schicht.
  • Wirkung der Erfindung
  • Da gemäß der vorliegenden Erfindung die Dicke der ersten leitfähigen Schicht das 0,5-fache bis 2,0-fache (inklusive) der Dicke der zweiten leitfähigen Schicht beträgt, wird das Verwerfungsausmaß des Halbleiterelements reduziert, so dass die Kontaktfläche zwischen dem Halbleiterelement und dem Bonding-Material zunimmt, wenn das Halbleiterelement temporär an dem sinterfähigen Metall-Bonding-Material befestigt wird. Dies ermöglicht ein Unterdrücken der Verlagerung der Halbleiterelements auf dem Substrat, das vor dem Bonden auftreten kann, nachdem das Halbleiterelement temporär auf dem sinterfähigen Metall-Bonding-Material befestigt worden ist, und eine hohe Ausbeute kann erzielt werden.
  • Figurenliste
  • In den Zeichnungen zeigt:
    • 1A eine Draufsicht eines Leistungsmoduls gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
    • 1B eine Querschnittsansicht entlang einer Linie A-A in 1A;
    • 2 eine teilweise vergrößerte Ansicht von 1B;
    • 3 ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen eines Leistungsmoduls gemäß der ersten Ausführungsform der vorliegenden Erfindung;
    • 4 eine Darstellung eines Wärmezyklus-Testergebnisses für eine Probe S1 des Leistungsmoduls;
    • 5 eine Darstellung eines Wärmezyklus-Testergebnisses für eine Probe S4 des Leistungsmoduls;
    • 6 eine Querschnittsansicht, die der 1B entspricht, die ein Leistungsmodul gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 eine teilweise vergrößerte Ansicht von 6;
    • 8A eine Draufsicht eines Leistungsmoduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 8B eine Querschnittsansicht entlang einer Linie B-B in 8A;
    • 9 eine teilweise vergrößerte Ansicht von 8B;
    • 10 eine Darstellung zur Erläuterung der Wirkungen gemäß der dritten Ausführungsform der vorliegenden Erfindung;
    • 11 eine Querschnittsansicht eines Halbleiterelements, das bei einem Leistungsmodul gemäß einer vierten Ausführungsform der vorliegenden Erfindung enthalten ist, und zwar entsprechend zu 9;
    • 12A eine Darstellung zur Erläuterung eines Leistungsmoduls gemäß einer fünften Ausführungsform der vorliegenden Erfindung;
    • 12B eine Darstellung zur Erläuterung des Leistungsmoduls gemäß der fünften Ausführungsform der vorliegenden Erfindung;
    • 13A eine Darstellung zur Erläuterung des Leistungsmoduls gemäß der fünften Ausführungsform der vorliegenden Erfindung; und
    • 13B eine Darstellung zur Erläuterung des Leistungsmoduls gemäß der fünften Ausführungsform der vorliegenden Erfindung.
  • Ausführungen der Erfindung
  • Im Folgenden wird ein Leistungsmodul (oder eine Leistungshalbleitervorrichtung) gemäß einer Ausführungsform der vorliegenden Erfindung unter Bezugnahme der Zeichnungen beschrieben. In den Zeichnungen sind gleiche oder ähnliche Bauteile mit den gleichen Bezugsziffern versehen.
  • Erste Ausführungsform
  • 1A ist eine Draufsicht eines Leistungsmoduls 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung, und 1B ist eine Querschnittsansicht, die entlang einer Linie A-A in 1A erfolgt. Das Leistungsmodul 10 weist ein Substrat 1 und ein Halbleiterelement 3 auf, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials 2 auf das Substrat 1 gebondet ist (beispielsweise über eine Bonding-Schicht aus einem sinterfähigen Metall-Bonding-Material ausgebildet).
  • Das Substrat 1 kann ein Metall-Substrat aus Kupfer (Cu), Aluminium (Al), etc. sein. Das Substrat 1 kann ein Keramik-Substrat sein, bei dem eine leitfähige Schicht unter Verwendung von Metall, wie beispielsweise Cu und Al, auf eine isolierende Keramik aus Al2O3, Si3N4, AlN, etc. geschichtet und befestigt wird. Die leitfähige Schicht, die Metall verwendet, kann eine einzelne Metallschicht aus Cu, Al, etc., sein oder kann eine Metallschicht sein, die außerdem mit einem Edelmetallmaterial, wie beispielsweise Silber (Ag) und Gold (Au) bedeckt ist. Auf einer Oberfläche des Substrats 1, auf der das Halbleiterelement 3 angebracht ist, ist eine nicht gezeigte Substrat-Elektrode (beispielsweise aus einem MetallMaterial) ausgebildet.
  • Das sinterfähige Metall-Bonding-Material 2 ist ein Bonding-Material, bei dem feine Metallpartikel, die als Aggregat dienen, in einer organischen Komponente zu einer Pastenform dispergiert sind. Die feinen Metallpartikel, die als ein Aggregat dienen, können ein einzelnes Metall sein, das als Edelmetall klassifiziert ist, wie beispielsweise Gold (Au), Silber (Ag), Kupfer (Cu), Palladium (Pd), Platin (Pt), und Nickel (Ni) oder können eine Legierung, wie beispielsweise Ag-Pd, Au-Si, Au-Ge, und Au-Cu sein.
  • Im Folgenden wird das sinterfähige Metall-Bonding-Material allgemein beschrieben. Das sinterfähige Metall-Bonding-Material ist ein Bonding-Material, das das Phänomen verwendet, das das Metall-Bonding aufgrund von Diffusion bei einer Temperatur fortschreitet, die niedriger ist als der Schmelzpunkt des Metalls als Schüttgutmaterial (bulk), da feine Metallpartikel, die einen Radius im Bereich von Nanometern aufweisen, einen sehr großen Oberflächenbereich aufweisen und daher hohe Oberflächenenergie besitzen, sodass eine hohe Reaktivität entsteht.
  • Aufgrund der hohen Reaktivität bewirken die feinen Metallpartikel, dass das Sintern, beispielsweise Diffusions-Bonden, selbst bei Raumtemperatur bereits durch Kontakt stattfindet. Das liegt daran, dass die feinen Partikel verglichen zu einem Schüttgutmaterial einen großen spezifischen Oberflächenbereich aufweisen und hohe freie Oberflächenenergie besitzen.
  • Wenn feine Metallpartikel miteinander in Kontakt gebracht werden, wird die freie Oberflächenenergie kleiner, wenn die Partikel diffundieren und untereinander integriert werden, so dass die feinen Metallpartikel sich unter Verwendung der freien Oberflächenenergie als Antriebsenergie aggregieren.
  • Falls eine Aggregation und eine Sinterreaktion von dem Herstellungszeitpunkt der feinen Metallpartikel, die das sinterfähige Metall-Bonding-Material ausbilden, voranschreiten, bevor diese in einem Herstellungsschritt der Leistungshalbleitervorrichtung 30 verwendet werden, funktioniert das sinterfähige Metall-Bonding-Material nicht mehr. Daher sind die feinen Metallpartikel in dem sinterfähigen Metall-Bonding-Material mit einer organischen Schutzschicht derart bedeckt, dass der Fortschritt der Sinterreaktion aufgrund der Aggregation der feinen Metallpartikel unterdrückt wird. Außerdem wird das sinterfähige Metall-Bonding-Material mittels eines organischen Dispergiermittels bewahrt, um die feinen Metallpartikel unabhängig voneinander verteilt zu bewahren.
  • 2 ist eine teilweise vergrößerte Ansicht von 1B, die das Halbleiterelement 3 zeigt. Das Halbleiterelement 3 weist Folgendes auf: eine Basis 4, eine vorderseitige metallisierte Schicht 5 (eine zweite leitfähige Schicht), die an einer Vorderseitenfläche (einer Schaltungskonfigurationsfläche, einer zweiter zweiten Oberfläche) der Basis 4 angeordnet ist, eine rückseitige metallisierte Schicht 6 (eine erste leitfähige Schicht), die auf einer Rückseitenfläche (einer Substrat-Bondingfläche, einer ersten Oberfläche) der Basis 4 angeordnet ist.
  • Das Halbleiterelement 3 kann ein vertikales Halbleiterelement sein, und die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 können als eine Vorder(flächen)seiten-Elektrode bzw. eine Rück(flächen)seitenElektrode sein. Das Halbleiterelement 3 kann ein Schaltelement, wie beispielsweise ein IGBTin der und MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) sein oder kann ein Gleichrichterelement, wie beispielsweise eine Diode sein.
  • Das Halbleiterelement 3 weist eine rechteckige Form mit beispielsweise einer Seite von etwa 5 mm oder mehr und etwa 20 mm oder weniger auf, und zwar in einer Draufsicht betrachtet. Obwohl das Halbleiterelement 3 bei dem unter Bezugnahme auf 2 beschriebenen Beispiel ein IGBT ist, ist die vorliegende Erfindung nicht hierauf beschränkt.
  • Die Basis 4 kann Silicium (Si) sein. Die Basis 4 kann ein sogenanntes Breitband-Halbleitermaterial sein, das eine breitere Bandlücke als Silicium aufweist, wie beispielsweise Siliciumkarbid (SiC), Galliumnitrid (GaN) und Diamant. Da im Vergleich zur Verwendung von Silicium Energieverluste reduziert werden können, kann das Leistungsmodul 10, wenn ein Halbleitermaterial mit breiter Bandlücke als Basis 4 verwendet wird, hocheffizient ausgebildet werden und hat eine höhere Spannungsbeständigkeit und höhere zulässige Stromdichte, so dass das Leistungsmodul 10 verkleinert werden kann.
  • Da eine Abstrahlrippe, ein Kühlmittel-Mantel, der die Zirkulation eines Kühlmittels zum Kühlen der Abstrahlrippe ermöglicht, etc. typischerweise an dem Leistungsmodul 10 angebracht sind, und das Halbleiterelement mit breiter Bandlücke eine hohe Wärmeresistenz bzw. Wärmebeständigkeit aufweist und bei einer hohen Temperatur betrieben werden kann, können außerdem die Abstrahlrippen verkleinert werden, oder der Kühlmittel-Mantel wird nicht benötigt, so dass das Leistungsmodul 10 weiter verkleinert werden kann.
  • Das Material der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 kann ein gewöhnliches Elektrodenmaterial, wie beispielsweise Al und Cu, oder ein Legierungsmaterial sein, das mittels Hinzufügens von Si etc. unter Berücksichtigung des Bonding-Verhaltens mit der Basis 4 erhalten wird.
  • Bei der ersten Ausführungsform ist die vorderseitige metallisierte Schicht 5 mittels eines Resists 7 derart geteilt, dass eine Gate-Anschlussstelle 8 und eine Emitter-Anschlussstelle 9 als Muster definiert sind. Die Emitter-Anschlussstelle 9 ist elektrisch mit einem externen Anschluss verbunden, und zwar über ein Verdrahtungselement (insbesondere eine Verdrahtungsmetallplatte 12, die in 8 gezeigt ist) unter Verwendung von beispielsweise einem Sn-Ag-Cu-Sbbasierten Lotmaterial, einem leitfähigen Klebstoff, oder einem sinterfähigen Metall-Bonding-Material.
  • Die gesamte rückseitige metallisierte Schicht 6 fungiert als Kollektor-Anschlussstelle und ist elektrisch mit einer nicht gezeigten Substrat-Elektrode verbunden, und zwar unter Verwendung des sinterfähigen Metall-Bonding-Materials 2.
  • Um ein Ablösen bzw. Abschälen zwischen der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 zu verhindern, um die Zuverlässigkeit des Leistungsmoduls 10 zu verbessern, werden die Dicke wf der vorderseitigen metallisierten Schicht 5 und die Dicke wr der rückseitigen metallisierten Schicht 6 vorzugsweise mit Werten vorgegeben, die möglichst nah beieinander liegen.
  • Wie nachstehend beschrieben, weist ein Verfahren zum Herstellen des Leistungsmoduls 10 einen Schritt des Anbringens und temporären Befestigens des Halbleiterelements 3 auf dem sinterfähigen Metall-Bonding-Material 2 auf. Um ein Verwerfungsausmaß des Halbleiterelements 3 zu reduzieren, um einen Kontaktbereich zwischen dem Halbleiterelement 3 und dem Bonding-Material 2 zu vergrößern, so dass ein Verrutschen des Halbleiterelements 3 auf dem Substrat 1 unterdrückt wird, das vor dem Bonden und nach dem temporären Befestigen auftreten kann, wird das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht zu der Dicke wf der vorderseitigen metallisierten Schicht 5 vorzugsweise mit 0,5 oder mehr und 2 weniger vorgegeben.
  • Um das Abschälen zwischen der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 geeignet zu unterdrücken, wird das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 vorzugsweise mit 0,55 oder mehr und 1,8 oder weniger vorgegeben.
  • 3 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen des Leistungsmoduls 10 gemäß der ersten Ausführungsform. Das Verfahren zum Herstellen des Leistungsmoduls 10 weist folgende Schritte auf: einen Schritt (P1) des Anordnens der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 auf der Vorderseitenfläche bzw. der Rückseitenfläche der Basis 4 des Halbleiterelements 3; einen Schritt (P2) des Anordnens des sinterfähigen Metall-Bonding-Materials 2 in einer Pastenform auf der Vorderseitenfläche des Substrats 1; einen Schritt (P3) des Trocknens des sinterfähigen Metall-Bonding-Materials 2; einen Schritt (P4) des Anbringens und temporären Befestigens des Halbleiterelements 3 auf dem sinterfähigen Metall-Bonding-Material 2 und einen Schritt (P5) des Bondens des Substrats 1 und des Halbleiterelements 3 unter Verwendung des sinterfähigen Metall-Bonding-Materials 2.
  • Auch wenn dies nicht gezeigt ist, weist das Herstellungsverfahren folgende Schritte auf: einen Schritt (P6) des Bondens der Verdrahtungsmetallplatte 12 (siehe 8) auf dem Halbleiterelement 3 unter Verwendung eines Lotmaterials oder eines sinterfähigen Metall-Bonding-Materials, einen Schritt (P7) des Bondens eines Rahmens, der das gesamte Substrat umgibt, auf das Substrat 1 unter Verwendung eines bekannten Klebstoffs, und einen Schritt 8 (P8) des Einfüllens und Aushärtens eines Gel-Harzes in dem Rahmen.
  • Bei dem Schritt P1 kann die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 mittels eines Verfahrens, wie beispielsweise Gasphasenabscheiden, Sputtern (Zerstäuben) und Plattieren (elektrolytisches Plattieren, stromloses Plattieren) ausgebildet werden. Eine Schicht, die mittels Sputtern (Zerstäuben) erhalten wird, ist grundsätzlich durch eine höhere Haftfähigkeit gekennzeichnet als eine Schicht, die durch ein Verfahren, wie beispielsweise Gasphasenabscheiden erhalten wird. Stromloses Plattieren ist grundsätzlich dadurch gekennzeichnet, dass eine Schichtbildungsgeschwindigkeit höher ist als beim Sputtern.
  • Falls die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 die gleiche Schichtkonfiguration im Sinne ihrer Zusammensetzung aufweisen, können die zwei Schichten 5, 6 in einem Prozessschritt ausgebildet werden. Daraus folgt, dass die Anzahl der Prozessschritte reduziert werden kann, um die Herstellungskosten des Leistungsmoduls 10 zu verringern. Bei dem in 2 gezeigten Beispiel ist die vorderseitige metallisierte Schicht 5 so gemustert, dass sie die Gate-Anschlussstelle 8 und die Emitter-Anschlussstelle 9 definiert.
  • Im Schritt P2 kann das sinterfähige Metall-Bonding-Material 2 durch Aufbringen des Materials unter Verwendung eines Dispensers angeordnet werden oder kann durch ein bekanntes Druckverfahren angeordnet werden. Eine beispielhafte Dicke des anzuordnenden gesinterten Metall-Bonding-Materials 2 beträgt 30 µm oder mehr und 200 µm oder weniger.
  • Da ein Zersetzen einer organischen Komponente und Sintern der feinen Metallpartikel bei dem sinterfähigen Metall-Bonding-Material auftritt, ist das Volumen eines Bonding-Bereichs nach dem Bonden grundsätzlich um etwa die Hälfte bis ein Viertel des Volumens in Pastenform vor dem Bonden reduziert. Um die Hohlraumbildung in dem Bonding-Bereich zu verhindern, wird daher ein Erwärmen vorzugsweise durchgeführt, während ein Druck zum Zeitpunkt des Bondens appliziert wird. Im Folgenden werden unter dem Aspekt des Unterdrückens von Hohlraumbildungen in dem Bonding-Bereich bevorzugte Bedingungen der Schritte P3 und P4 beschrieben.
  • Nach Schritt (P1) dem Anordnen des sinterfähigen Metall-Bonding-Materials 2 auf dem Substrat 1 wird im Schritt P3 das sinterfähige Metall-Bonding-Material 2 getrocknet, um ein organisches Dispergiermittel in dem Bonding-Material 2 zu entfernen, bevor Schritt (P4) des Anbringens und temporären Befestigens des Halbleiterelements 3 auf dem sinterfähigen Metall-Bonding-Material 2 durchgeführt wird. Falls das Halbleiterelement 3 mit übrig gebliebenem organischem Dispergiermittel angebracht wird, kann das organische Dispergiermittel, das sich zum Zeitpunkt des Bondens verflüchtigt, Hohlräume in der Bonding-Schicht erzeugen.
  • Das Durchführen des Schritts P3 kann allerdings eine solche Erzeugung von Hohlräumen verhindern. Wenn beispielsweise Au, Ag, und Cu als feine Metallpartikel verwendet werden, wird das Trocknen im Schritt P3 vorzugsweise bei einer Temperaturumgebung von 80 °C oder mehr und 200 °C oder weniger für 1 Minute oder mehr und 6 Minuten oder weniger durchgeführt.
  • Das sinterfähige Metall-Bonding-Material 2 hat nach dem Entfernen des organischen Dispergiermittels im Schritt P3 eine niedrigere Viskosität als eine Lotpaste (oder eine Viskosität von im Wesentlichen Null). Deshalb wird im Schritt P4 die temporäre Befestigung verglichen mit dem Bonden im Schritt P5 mit geringerem Druck und geringerer Erhitzung durchgeführt. Der Mechanismus dieser temporären Befestigung unterscheidet sich je nach Druckzustand und Erhitzungszustand und kann beispielweise Folgendes sein: (i) Haftung mit einem Lösungsmittelrückstand und einem durch Erhitzen verflüchtigten Schutzfilm, (ii) Bonden durch teilweises Durchführen des Sinterns, etc.
  • Da die Kontaktfläche zwischen dem Halbleiterelement 3 und dem sinterfähigen Metall-Bonding-Material 2 wesentlich zur Haftkraft beiträgt, ist die Verwerfung des Halbleiterelements 3 im Fall (i) vorzugsweise möglichst gering. In beiden Fällen (i) und (ii) steigt die Temperatur des Halbleiterelements 3 zum Zeitpunkt des Befestigens durch Erhitzen, und die Temperatur des Halbleiterelements 3 sinkt nach dem Befestigen. Tritt also eine Veränderung von Verwerfungen aufgrund der Temperatur auf, wird eine Spannung in Richtung des Abschälens des Halbleiterelements 3 erzeugt, so dass das temporäre befestigte Element sich ablöst bzw. abschält oder die Festigkeit der temporären Befestigung abnimmt.
  • Um die Festigkeit der temporären Befestigung zu gewährleisten, ist es daher vorzuziehen, das Verwerfungsausmaß des Halbleiterelements 3 bei Normaltemperatur und hoher Temperatur zu reduzieren. Bei Schritt P4 wird das Halbleiterelement 3 vorzugsweise durch Anlegen eines Druckes von 0,01 MPa oder mehr und 5 MPa oder weniger für 1 Minute oder weniger bei einer Temperatur von 25 °C oder mehr und 200 °C oder weniger befestigt.
  • Im Schritt P5 wird das sinterfähige Metall-Bonding-Material 2 vorzugsweise durch Anlegen eines Druckes von 0,1 MPa oder mehr und 50 MPa oder weniger für 1 Minute oder mehr und 60 Minuten oder weniger unter einer Temperaturumgebung von 250 °C oder mehr und 350 °C oder weniger gesintert, um das Halbleiterelement 3 an das Substrat 1 zu bonden. Die Bedingungen sind hierbei beispielhaft.
  • Im Schritt P6 wird die Verdrahtungsmetallplatte 12 (siehe 8) an die Vorderseitenfläche des Halbleiterelements 3 gebondet. Das Bonden des sinterfähigen Materials 2 auf der Rückseitenfläche des Halbleiterelements 3 ist bereits im Schritt P5 abgeschlossen, und selbst wenn die Temperatur des Bonding-Bereichs der Seite der Vorderseitenflächen beispielsweise auf ca. 300 °C ansteigt, wenn Löt-Bonden durchgeführt wird, wird das sinterfähige Metall-Bonding-Material 2 auf der Seite der Rückseitenfläche nicht wieder aufgeschmolzen. Im Schritt P6 ist das für das Bonden verwendete Material des Halbleiterelements 3 nicht auf das Lotmaterial beschränkt und kann ein leitfähiger Klebstoff, ein sinterfähiges Metall-Bonding-Material, etc. sein.
  • Im Schritt P8 erfolgt das Abdichten mit einem Gel-Harz; allerdings kann der Umfang des Halbleiterelements 3 durch ein anderes Verfahren, wie beispielsweise Silikon-Verguss (Potting) oder Formformung abgedichtet werden, oder das Abdichten mit Harz wird je nach Produktspezifikation nicht durchgeführt werden.
  • Beispiele
  • Im Folgenden wird die erste Ausbildungsform der vorliegenden Erfindung insbesondere mit Beispielen (Proben S1 bis S4) beschrieben; diese sind jedoch keine Einschränkungen der vorliegenden Erfindung. Zunächst werden das Substrat 1, das sinterfähige Metall-Bonding-Material 2 und das in den Beispielen verwendete Halbleiterelement 3 beschrieben.
  • Substrat 1
  • Das Substrat 1 ist dadurch hergestellt worden, dass leitfähige Schichten, die Cu, einem Beispiel für ein Metall, verwenden, auf beide Oberflächen von Si3N4, einem Beispiel für eine isolierende Keramik, mit einem Hartlötmaterial gebondet worden sind. Der lineare Ausdehnungskoeffizient von Si3N4 beträgt dabei etwa 3 ppm/°C, und der lineare Ausdehnungskoeffizient von Cu beträgt etwa 17 ppm/°C. Weist eine Cu-Platte eine größere Dicke auf, wird daher der lineare Ausdehnungskoeffizient des gesamten Substrats 1 größer. Um die Beanspruchung zu reduzieren, die auf das Halbleiterelement 3 und das sinterfähige Metall-Bonding-Material 2 wirkt und in diesen erzeugt wird, sind die Cu-Platten vorzugsweise dünn.
  • Die Dicke der Cu-Platte beträgt vorzugsweise 1,0 mm oder weniger, besonders bevorzugt 0,5 mm oder weniger. Um bei diesem Beispiel diese Bedingung zu befriedigen, ist die Dicke der Si3N4-Platte mit 0,3 mm und die Dicke der Cu-Platte mit 0,8 mm vorgegeben. Das Substrat hat einen dreischichtigen Aufbau, bei dem eine Cu-Schicht von 0,8 mm Dicke, eine Si3N4-Schicht von 0,3 mm Dicke und eine Cu-Schicht von 0,8 mm Dicke in dieser Reihenfolge geschichtet sind. Das Substrat weist den äquivalenten linearen Ausdehnungskoeffizienten von 12 (ppm/K) und den äquivalenten Elastizitätsmodul von 150 GPa auf.
  • Sinterfähiges Metall-Bonding-Material 2
  • Als sinterfähiges Metall-Bonding-Material 2 ist eine sinterfähige Silber-(Ag)-Paste verwendet worden. Die sinterfähige Silber-(Ag)-Paste ist innerhalb der Bereiche der Trocknungsbedingung, der Befestigungsbedingung und der Bonding-Bedingungen gebondet worden.
  • Halbleiterelement 3
  • Als Material für das Halbleiterelement 3 ist Silicium (Si) verwendet worden. Das Halbleiterelement 3 hatte eine Abmessung von 15 mm × 15 mm und eine Dicke von 0,15 mm. Der Schichtaufbau von sowohl der vorderseitigen metallisierten Schicht 5 als auch der rückseitigen metallisierten Schicht 6 ist von der Basis-Seite aus: AlSi-Schicht\Ti-Schicht\Ni-Schicht\Au-Schicht. Da die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 den gleichen Schichtaufbau aufweisen, sind die beiden Schichten 5, 6 gleichzeitig in einem Prozessschritt angeordnet bzw. ausgebildet worden.
  • Bei den Proben S1 bis S4 ist das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 wie folgt variiert worden. Es sei angemerkt, dass die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 sich nur in der Dicke der Ni-Schicht unterscheiden und dass die Dicke der AlSi-Schicht, der Ti-Schicht und der Au-Schicht gleich sind und ausreichend klein im Vergleich zu der Dicke der Ni-Schicht sind.
    • Probe S1: wr/wf = 1,0 µm/1,7 µm = 0,17
    • Probe S2: wr/wf = 1,8 µm/9,0 µm = 0,2
    • Probe S3: wr/wf = 4,4 µm/8,0 µm = 0,55
    • Probe S4: wr/wf = 4,6 µm/7,0 µm ≈ 0,65
  • Bei den Proben S1 bis S4 des Leistungsmoduls 10 ist ein Wärmezyklus-Test durchgeführt worden. Der Wärmezyklus-Test ist dadurch durchgeführt worden, dass das Leistungsmodul 10 in einem Thermoschock-Tester (TSD-100 von ESPEC) eingesetzt worden ist und eine Temperatur in einem Hochtemperaturtank zwischen -40 °C und 150 °C wiederholt erhöht bzw. gesenkt worden ist.
  • Nach dem Durchführen des Wärmezyklus (H/C)-Tests für 200 Zyklen (15 Minuten), die als praxisgerechte Langlebigkeit angesehen werden, ist eine Bestimmung über das Vorhandensein/Fehlen von Abschälen der rückseitigen metallisierten Schicht 6 vorgenommen worden. Das Vorhandensein/Fehlen von Abschälen ist durch die Beobachtung mit einem Ultraschall-Bilddarstellungsgerät (FineSAT von Hitachi Engineering and Services) bestimmt worden.
  • Die Testergebnisse des Wärmezyklustests sind in den folgenden Tabellen gezeigt. Tabelle 1
    Probe S1 S2 S3 S4
    Dicke wf der vorderseitigen metallisierten Schicht 5 (µm) 10 9,0 8,0 7,0
    Dicke wr der rückseitigen metallisierten Schicht 6 (µm) 1,7 1,8 4,4 4,6
    wr/wf 0,17 0,20 0,55 0,65
    Abschälen der rückseitigen metallisierten Schicht 6 abgeschält abgeschält nicht abgeschält nicht abgeschält
  • Wenn das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 einen Wert 0,17 (Probe S1) und einen Wert von 0,20 (Probe S2) besitzt, hat sich die rückseitige metallisierte Schicht 6 abgeschält. Andererseits hat sich bei einem Verhältnis (wr/wf) von 0,55 (Probe S3) und 0,65 (Probe S4) die rückseitige metallisierte Schicht 6 nicht abgeschält. Daher kann gesagt werden, dass bei einem Verhältnis (wr/wf) von 0,55 oder mehr ein ausreichender Abschäl-Widerstand für die rückseitige metallisierte Schicht 6 erreicht wird.
  • 4 ist eine schematische Darstellung eines Beobachtungsergebnisses des Vorhandenseins/Fehlens von Abschälen der rückseitigen metallisierten Schicht 6 bei der Probe S1 des Leistungsmoduls 10. Es zeigt sich, dass in der rückseitigen metallisierten Schicht 6 nach dem Wärmezyklus-Test ein Riss 11 ausgebildet wird. Es wird angenommen, dass der Riss 11 sich wie folgt ausbildet.
  • Da die rückseitige metallisierte Schicht 6 im Vergleich zu der vorderseitigen metallisierten Schicht 5 extrem dünn ist, konzentriert sich die Wärmebeanspruchung auf einen Endbereich der rückseitigen metallisierten Schicht 6, wenn der Wärmezyklus-Test fortschreitet, so dass sich an den Endbereich ein Riss in dem sinterfähigen Metall-Bonding-Material 2 ausbildet und die rückseitige metallisierte Schicht 6 (AlSi-Schicht) dann derart schrumpft, dass der Riss sich anschließend in der AlSi-Schicht ausbildet.
  • Da der Riss 11 als Grenzflächen-Schälen in der rückseitigen metallisierten Schicht 6 ausgebildet ist, ist es schwierig, ein Abschälentwicklungs-Verhalten vorherzusagen, so dass ein Problem dahingehend entsteht, dass das Design für die Lebensdauer schwierig ist.
  • 5 ist eine schematische Darstellung eines Beobachtungsergebnisses des Vorhandenseins/Fehlens von Abschälen der rückseitigen metallisierten Schicht 6 bei der Probe S4 des Leistungsmoduls 10. Nach dem Wärmezyklus-Test wird kein Riss in dem sinterfähigen Metall-Bonding-Material 2 oder der rückseitigen metallisierten Schicht 6 erzeugt.
  • Obwohl bei dem in dem Beispiel durchgeführten Wärmezyklustest die Dicke wr der rückseitigen metallisierten Schicht 6 kleiner war als die Dicke wf der vorderseitigen metallisierten Schicht 5, konzentriert sich die Wärmebeanspruchung an dem Endbereich der vorderseitigen metallisierten Schicht 5, die an die Verdrahtungsmetallplatte 12 (siehe 8) gebondet worden ist, wenn der Wärmezyklus-Test voranschreitet.
  • Es ist zu erwarten, dass bei dem sinterfähigen Metall-Bonding-Material 2 an dem Endbereich ein Riss ausgebildet wird, dass die vorderseitige metallisierte Schicht 5 (AlSi-Schicht) dann schrumpft, und dass der Riss sich anschließend in der AlSi-Schicht ausbildet. Ähnlich wie auf der Seite der rückseitigen metallisierten Schicht 6, und zwar wenn die Verdrahtungsmetallplatte 12, die den linearen Ausdehnungskoeffizienten und den Längselastizitätsmodul äquivalent zu denen der vorderseitigen metallisierten Schicht 5 aufweist, und das Substrat mit dem sinterfähigen Metall-Bonding-Material 2 gebondet wird, ist der obere Grenzwert des Verhältnisses (wr/wf) der Dicke wr zu der Dicke wf für das Erhalten eines ausreichenden Abschäl-Widerstands für die vorderseitige metallisierte Schicht 5 ein Wert von 1,8, was dem Kehrwert von 0,55 entspricht.
  • Beim Löt-Bonden der vorderseitigen metallisierten Schicht 5 und der Verdrahtungsmetallplatte 12 beträgt der obere Grenzwert des Verhältnisses (wr/wf) der Dicke wr zu der Dicke wf 1,8 x (Kehrwert einer Beanspruchungswert-Verringerungsrate), wenn ein Beanspruchungswert, der auf der Seite der vorderseitigen metallisierten Schicht 5 appliziert wird, aufgrund einer Struktur der Verdrahtungsmetallplatte 12 und eines kleinen Bonding-Bereichs reduziert wird.
  • Wie oben beschrieben, kann durch das Einstellen des Verhältnisses (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 auf 0,55 oder mehr und 1,8 oder weniger die durch den Betrieb des Leistungsmoduls 10 wiederholt auf den Bonding-Bereich des Halbleiterelements 3 aufgebrachte Wärmebeanspruchung reduziert werden, um das Abschälen zwischen der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 ausreichend zu unterdrücken, so dass die Zuverlässigkeit des Leistungsmoduls 10 verbessert wird.
  • Obwohl die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 in dem in dem Beispiel durchgeführten Wärmezyklus-Test jeweils einen Mehrschichtaufbau aufweisen, wird das gleiche Ergebnis erzielt, wenn der Wärmezyklus-Test bei einem Beispiel durchgeführt wird, bei dem die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 jeweils einen einschichtigen Aufbau aufweisen.
  • Allerdings werden in dem Fall der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6 mit jeweils einschichtigen Aufbau, falls die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 unterschiedliche Werte des linearen Ausdehnungskoeffizienten und des Längselastizitätsmoduls aufweisen, diese Werte jedoch vorzugsweise berücksichtigt, wenn der Bereich des Verhältnisses (wr/wf) der Dicke wr zu der Dicke wf erreicht wird, der einen ausreichenden Schäl-Widerstand für die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 erreicht. Dadurch kann die Genauigkeit für den Bereich des Verhältnisses (wr/wf) verbessert werden.
  • Insbesondere bei dem Fall der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6, die jeweils einen einschichtigen Aufbau aufweisen, und zwar falls die vorderseitige metallisierte Schicht 5 einen linearen Ausdehnungskoeffizienten αf und einen Längselastizitätsmodul Ef aufweist und die rückseitige metallisierte Schicht 6 einen linearen Ausdehnungskoeffizienten αr und einen Längselastizitätsmodul Er aufweist, kann der untere Grenzwert in Form des Verhältnisses (wr/wf) der Dicke wr zu der Dicke wf berechnet werden, um einen ausreichenden Abschäl-Widerstand für die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 zu erreichen, und zwar mit folgender Formel (1). 0,55 × ( α f × Ef/ α r × Er )
    Figure DE112017000426T5_0001
  • Der obere Grenzwert kann gemäß folgender Formel (2) berechnet werden. 1,8 × ( α f × Ef/ α r × Er )
    Figure DE112017000426T5_0002
  • Falls beispielsweise die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 die gleiche Dicke aufweisen, αf von 12 (ppm/K), Ef von 125 (GPa), αr von 10 (ppm/K) und Er von 100 (GPa) gilt, beträgt das Verhältnis (wr/wf) vorzugsweise 0,83{=0,55×(12×(25/10×100)} oder mehr und 1,2{=1,8/12×125/10×100)} oder weniger.
  • In dem Fall der vorderseitigen metallisierten Schicht 5 und der rückseitigen metallisierten Schicht 6, die jeweils einen mehrschichtigen Aufbau bzw. Struktur aufweisen, kann ein bevorzugter Bereich des Verhältnisses (wr/wf) dadurch erreicht werden, dass die linearen Ausdehnungskoeffizienten αf, αr durch entsprechende äquivalente lineare Ausdehnungskoeffizienten und die Längselastizitätsmodule Ef, Er durch entsprechende äquivalente Längselastizitätsmodule ersetzt werden.
  • Wenn die vorderseitige metallisierte Schicht 5 oder die rückseitige metallisierte Schicht 6 einen mehrschichtigen Aufbau (L1, L2, L3,...) mit entsprechenden Schichten, die lineare Ausdehnungskoeffizienten von α1, α2, α3,... aufweisen, Längselastizitätsmodule E1, E2, E3,... aufweisen, und Dicken t1, t2, t3,... aufweisen, kann ein äquivalenter linearer Ausdehnungskoeffizient gemäß folgender Formel (3) berechnet werden. α s = { ( α 1 × E 1 × t 1 ) + ( α 2 × E 2 × t 2 ) + ( α3 × E3 × t3 ) … } / { ( E 1 × t 1 ) + ( E 2 × t 2 ) + ( E3 × t3 ) + … }
    Figure DE112017000426T5_0003
  • Ein äquivalentes Längselastizitätsmodul ES kann gemäß folgender Formel (4) berechnet werden. Es = { ( E 1 × t 1 ) + ( E 2 × t 2 ) + ( E3 × t3 ) + … ) / ( t 1 + t 2 + t 3 ) + … }
    Figure DE112017000426T5_0004
  • Selbst wenn die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 jeweils einen Zweischichtaufbau oder einen Schichtaufbau mit vier oder mehr Schichten aufweisen, kann durch die Verwendung der Formel (1) bis (4) ein bevorzugter Bereich des Verhältnisses (wr/wf) erhalten werden.
  • Außerdem kann, (i) wenn das Substrat 1 zu einem Element geändert wird, das den linearen Ausdehnungskoeffizienten und den Längselastizitätsmodul aufweist, die sich von dem in dem Beispiel gezeigten linearen Ausdehnungskoeffizienten und dem Längselastizitätsmodul unterscheiden, (ii) wenn die Schichtkonfiguration des Substrats 1 mehrfach wird, und (iii) wenn die Dicke geändert wird, der äquivalente lineare Ausdehnungskoeffizient und der äquivalente Längselastizitätsmodul durch Verwenden der Formeln (3) und (4), wie bei den metallisierten Schichten 5, 6 berechnet werden.
  • Durch das Einstellen eines Beanspruchungswerts ε1 nach Substratwechsel, der durch numerische Analyse basierend auf diesen Werten erhalten wird, und einem Beanspruchungswert ε2 bei dem in dem Beispiel gezeigten Substrat 1 auf den gleichen Wert, kann ein bevorzugter Bereich des Verhältnisses (wr/wf) der Dicke wr zu der Dicke wf erhalten werden.
  • Zweite Ausführungsform
  • 6 ist eine Querschnittsansicht eines Leistungsmoduls 20 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung, entsprechend der 1B. 7 ist eine teilweise vergrößerte Ansicht von 6. Bei dem bei der ersten Ausführungsform beschriebenen Beispiel weisen die vorderseitige metallisierte Schicht 5 und die rückseitige metallisierte Schicht 6 des Halbleiterelements 3 jeweils einen einschichtigen Schichtaufbau auf. Bei der zweiten Ausführungsform wird ein Beispiel für eine vorderseitige metallisierte Schicht 25 und eine rückseitige metallisierte Schicht 26 mit jeweils einem mehrschichtigen Aufbau beschrieben, und die jeweils bevorzugten Schichtaufbauten diskutiert.
  • Das Leistungsmodul 20 der zweiten Ausführungsform weist ohne die Schichtkonfiguration der vorderseitigen metallisierten Schicht und der rückseitigen metallisierten Schicht des Halbleiterelements die gleichen oder entsprechenden Bestandteile wie das Leistungsmodul 10 der ersten Ausführungsform auf. Diese Bestandteile sind in der Beschreibung und den Zeichnungen mit den gleichen Bezugsziffern gekennzeichnet und werden nicht erneut im Detail beschrieben.
  • Obwohl ein Halbleiterelement 23 in dem unter Bezugnahme auf 7 beschriebenem Beispiel ein IGBT ist, ist die vorliegende Erfindung nicht hierauf beschränkt.
  • Das Leistungsmodul 20 weist das Substrat 1 und das Halbleiterelement 23, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials 2 auf das Substrat 2 gebondet ist. Das Halbleiterelement 23 weist Folgendes auf: eine Basis 24, die vorderseitige metallisierte Schicht 25, die auf einer Vorderseitenfläche der Basis 24 angeordnet ist, und die rückseitige metallisierte Schicht 26, die auf einer Rückseitenfläche der Basis 24 angeordnet ist. Für das Material der Basis 24 kann das bei der ersten Ausführungsform beschriebene Material der Basis 4 verwendet werden, und in der folgenden Beschreibung wird ein Silicium-basiertes Material (wie Silicium und Siliciumcarbid) verwendet.
  • Die vorderseitige metallisierte Schicht 25 ist durch einen Resist 27 derart geteilt, dass eine Gate-Anschlussstelle 28 und eine Emitter-Anschlussstelle 49 definiert sind.
  • Die Emitter-Anschlussstelle 29 ist elektrisch mit einem nicht gezeigten externen Anschluss verbunden, und zwar beispielsweise mittels eines Lotmaterials, und die rückseitige metallisierte Schicht 26 fungiert als Kollektor-Anschlussstelle und ist elektrisch mit einer nicht gezeigten Substrat-Elektrode unter Verwendung des sinterfähigen Metall-Bonding-Materials 2 verbunden. Die Gate-Anschlussstelle 28 ist nicht löt-gebondet.
  • Die vorderseitige metallisierte Schicht 25 weist einen dreischichtigen Aufbau (25a, 25b, 25c) auf, und die rückseitige metallisierte Schicht 26 weist ebenfalls einen dreischichtigen Aufbau (26a, 26b, 26c) auf.
  • In den metallisierten Schichten 25, 26 des Halbleiterelements 3 unterscheiden sich die bevorzugten Schichtkonfigurationen abhängig davon, welche Bonding-Einrichtungen zur Bildung einer Schaltung verwendet werden. In dem bei der zweiten Ausführungsform beschriebenen Beispiel wird Löt-Bonden auf der Vorderseitenfläche des Halbleiterelements 23 durchgeführt, und das sinterfähige Metall-Bonden wird auf der Rückseitenfläche durchgeführt.
  • Der dreischichtige Aufbau der vorderseitigen metallisierten Schicht 25 weist von der Basisseite aus gesehen folgende Schichten auf: die AlSi-Schicht 25a, die Ni-Schicht 25b und die Au-Schicht 25c. Die AlSi-Schicht 25a ist aus einer durch Zugabe von Silicium zu Aluminium gewonnenen AlSi-Legierung hergestellt und hat die Funktion, die Haftung zwischen der Basis 24 des Silicium-basierten Materials und der vorderseitigen metallisierten Schicht 25 zu verbessern.
  • Eine ähnliche Funktion wird auch erreicht, wenn anstelle von AlSi eine Legierung verwendet wird, die durch Zugabe von Si zu einem anderen Metallwerkstoff erhalten wird. Die Ni-Schicht 25b hat die Aufgabe, die Bondfähigkeit zu dem Lotmaterial zu verbessern und fungiert ferner als Grenzschicht einer intermetallischen Verbindung. Die Au-Schicht 25c hat die Aufgabe, die Oxidation der äußersten Oberfläche zu verhindern und die Benetzbarkeit des Lotmaterials zu verbessern.
  • Wenn die vorderseitige metallisierte Schicht 25 und die Verdrahtungsmetallplatte 12 (siehe 8) löt-gebondet werden, und wenn die vorderseitige metallisierte Schicht 25 anschließend einer hohen Temperatur ausgesetzt wird, neigt die Ni-Schicht 25b etc. dazu, in das im Lotmaterial enthaltene Zinn (Sn) zu diffundieren, so dass die Dicke der Ni-Schicht 25b vorzugsweise erhöht wird (zum Beispiel auf etwa 2 µm oder mehr und etwa 10 µm oder weniger), damit die Ni-Schicht 25b nicht aufgrund der Diffusion vollständig verschwindet.
  • Der Schichtaufbau der rückseitigen metallisierten Schicht 26 weist von der Basisseite aus gesehen folgende Schichten auf: die AlSi-Schicht 26a, die Ti-Schicht 26b und die Au-Schicht 26c. Die AlSi-Schicht 26a hat die Aufgabe, die Haftung zwischen der Basis 24 des Si-basierten Materials und der vorderseitigen metallisierten Schicht 25, wie in der Beschreibung der AlSi-Schicht 25a der vorderseitigen metallisierten Schicht 25, zu verbessern.
  • Die Ti-Schicht 26b hat die Aufgabe, die Haftung zwischen der AlSi-Schicht 26 und der Au-Schicht 26c zu verbessern. Die Au-Schicht 26c diffundiert zusammen mit den in dem sinterfähigen Metall-Bonding-Material 2 enthaltenen feinen Metallpartikeln und hat die Aufgabe, das sinterfähige Metall-Bonden zu unterstützen.
  • Die rückseitige metallisierte Schicht 26 kann zusätzlich zu oder anstelle von der Ti-Schicht 26b eine Ni-Schicht mit hoher Festigkeit und Härte enthalten. In diesem Fall, und zwar um die rückseitige metallisierte Schicht 26 zu verstärken, beträgt die Dicke der Ni-Schicht vorzugsweise 1,0 µm oder mehr. Mittels Einstellens der Dicke der Ni-Schicht auf das 1,15-fache oder mehr der Dicke der AlSi-Schicht 26a, die eine geringere Festigkeit aufweist, kann die Wirkung der Verstärkung der rückseitigen metallisierten Schicht 26 verbessert werden.
  • Bei der zweiten Ausführungsform, wie bei der ersten Ausführungsform, werden die Dicke wf der vorderseitigen metallisierten Schicht 25 und die Dicke wr der rückseitigen metallisierten Schicht 26 vorzugsweise auf möglichst nahe beieinander liegende Werte gesetzt, um das Abschälen der rückseitigen metallisierten Schicht 26 zu unterdrücken und die Zuverlässigkeit des Leistungsmoduls 20 zu verbessern.
  • Um das Abschälen zwischen der vorderseitigen metallisierten Schicht 25 und der rückseitigen metallisierten Schicht 26 angemessen zu unterdrücken, wird das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 26 zu der Dicke wf der vorderseitigen metallisierten Schicht 25 auf 0,55 oder mehr und 1,8 oder weniger eingestellt.
  • Die Au-Schicht 26c der rückseitigen metallisierten Schicht 26 verschwindet bei dem Bonding-Schritt und den nachfolgenden Schritten nicht und hat daher vorzugsweise eine Dicke, die ausreichend reduziert ist, und zwar zur Kostenreduzierung gegenüber der Dicke am Beispiel der Ni-Schicht 25b der vorderseitigen metallisierten Schicht 25.
  • In der vorderseitigen metallisierten Schicht 25 und der rückseitigen metallisierten Schicht 26 werden die AlSi-Schichten 25a, 26a typischerweise gleichzeitig angeordnet und können auf die gleiche Dicke eingestellt werden. Wie oben beschrieben, wird die Au-Schicht 26c der rückseitigen metallisierten Schicht 26 zur Kostenreduzierung vorzugsweise dünner gemacht. Wie oben beschrieben, wird die Ni-Schicht 25b vorzugsweise dicker gemacht, um ein Verschwinden durch Diffusion zu verhindern. Falls die vorderseitige metallisierte Schicht 25 und die rückseitige metallisierte Schicht 26 auf diese Weise einen Schichtaufbau aufweisen, wird die Dicke wf der vorderseitigen metallisierten Schicht 25 tendenziell größer als die Dicke wr der rückseitigen metallisierten Schicht 26.
  • Daher kann zwischen der Ti-Schicht 26b und der Au-Schicht 26c bei der rückseitigen metallisierten Schicht 26 eine Ni-Schicht mit dem gleichen Dickenniveau wie die Ni-Schicht 25b der vorderseitigen metallisierten Schicht 25 angeordnet werden.
  • Ein einfaches und effektives Verfahren zum Ausgleichen der Dicke der vorderseitigen metallisierten Schicht 25 und der rückseitigen metallisierten Schicht 26 ist ein Verfahren des gleichzeitigen Plattierens der Vorder- und Rückseitenflächen des Halbleiterelements 23, zum Beispiel ein elektrolytisches Nickel-PlattierVerfahren. In diesem Fall kann der Schichtaufbau der rückseitigen metallisierten Schicht 26 wie bei der vorderseitigen metallisierten Schicht 25 folgender sein: AlSi-Schicht\Ni-Schicht\Au-Schicht.
  • Für dieses Beispiel ist eine Probe S5 des Leistungsmoduls 20 gefertigt worden, um den bei der ersten Ausführungsform beschriebenen Wärmezyklus-Test durchzuführen. Die Probe S5 hatte sowohl bei der vorderseitigen metallisierten Schicht 25 als auch bei der rückseitigen metallisierten Schicht 26 des Halbleiterelements 23 den Schichtaufbau der AlSi-Schicht\Ni-Schicht\Au-Schicht, wobei die AlSi-Schicht eine Dicke von 1,3 µm aufweist, die Ni-Schicht eine Dicke von 1,5 µm aufweist und die Au-Schicht eine Dicke von 0,05 µm aufweist.
  • Daher war das Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 ein Wert von 1,0. Als sinterfähiges Metall-Bonding-Material ist eine sinterfähige Silber-(Ag)-Paste verwendet worden. Nach dem Wärmezyklus-Test ist die rückseitige metallisierte Schicht 26 nicht abgeschält worden.
  • Bei der zweiten Ausführungsform kann durch Ausbilden jeweils der vorderseitigen metallisierten Schicht 25 und der rückseitigen metallisierten Schicht 26 eine geeignete Schichtkonfiguration ausgewählt werden, und zwar abhängig von dem Bonding-Verfahren, und umgekehrt werden die Optionen für die Bonding-Verfahren durch Auswahl der Schichtkonfiguration erweitert, so dass beispielsweise ein Bonding-Verfahren mit geringeren Kosten und hoher Produktivität gewählt werden kann.
  • Wie oben beschrieben, und zwar falls die vorderseitige metallisierte Schicht 25 löt-gebondet worden ist, diffundiert die Ni-Schicht 25b etc. in das Sn hinein und wird dünner. Daher kann die Dicke der metallisierten Schicht 25 des Halbleiterelements 23 vor dem Bonden nicht unter Verwendung der Emitter-Anschlussstelle 29 gemessen werden, die löt-gebondet ist. Daher wird die Dicke der vorderseitigen metallisierten Schicht 25 vorzugsweise unter Verwendung der Gate-Anschlussstelle 28 etc. gemessen, die nicht löt-gebondet ist.
  • Falls die Zusammensetzungen (oder Arten) von dem Metall der rückseitigen metallisierten Schicht 26 und dem Metall des sinterfähigen Metall-Bonding-Materials 2 unterschiedlich sind, kann die Dicke der rückseitigen metallisierten Schicht 26 mittels Elementaranalyse gemessen werden. Wenn andererseits das Metall der rückseitigen metallisierten Schicht 26 und das Metall des sinterfähigen Metall-Bonding-Materials 2 eine gleiche oder ähnliche Zusammensetzung aufweist, kann es schwierig sein, eine Unterscheidung mittels einer Bonding-Oberfläche vorzunehmen.
  • Das Halbleiterelement weist jedoch eine Art Wulst (auch als Whisker bezeichnet) der metallisierten Schicht auf, der zum Zeitpunkt des Schneidens (Dicing) auf der Außenseite relativ zu der Bonding-Oberfläche erzeugt wird. Da der Whisker nicht mit dem sinterfähigen Metall-Bonding-Material in Kontakt kommt, kann die Dicke der rückseitigen metallisierten Schicht 26 mittels Erfassens der Position des Whiskers gemessen werden.
  • Bei dem bei der zweiten Ausführungsform beschriebenen Beispiel haben sowohl die vorderseitige metallisierte Schicht 25 als auch die rückseitige metallisierte Schicht 26 einen dreischichtigen Aufbau. Die Anzahl der Schichten, aus denen sich die vorderseitige metallisierte Schicht 25 und die rückseitige metallisierte Schicht 26 zusammensetzen, ist jedoch nicht hierauf beschränkt, und die Schichten können beispielsweise jeweils einen Schichtaufbau aus zwei oder vier oder mehr Schichten aufweisen.
  • Die vorderseitige metallisierte Schicht 25 und die rückseitige metallisierte Schicht 26 können sich in der Anzahl der Schichten unterscheiden, die den Schichtaufbau ausbilden. Selbst in diesen Fällen können durch das Einstellen des Verhältnisses (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 26 zu der Dicke wf der vorderseitigen metallisierten Schicht 25 auf 0,55 oder mehr und 1,8 oder weniger die bei der zweiten Ausführungsform beschriebenen Wirkungen erzielt werden.
  • Dritte Ausführungsform
  • 8A ist eine Draufsicht eines Leistungsmoduls 30 gemäß einer dritten Ausführungsform der vorliegenden Erfindung, und 8B ist eine Querschnittsansicht entlang einer Linie B-B in 8A. 9 ist eine teilweise vergrößerte Ansicht der 8B. Das Leistungsmodul 30 der dritten Ausführungsform weist mit Ausnahme des Schichtaufbaus der metallisierten Schicht auf der Vorder- und Rückseitenfläche des Halbleiterelements die gleichen oder entsprechenden Bestandteile wie das Leistungsmodul 10 der ersten Ausführungsform auf. Diese Bestandteile sind in der Beschreibung und den Zeichnungen mit den gleichen Bezugsziffern gekennzeichnet und werden nicht im Detail beschrieben.
  • Das Leistungsmodul 30 weist das Substrat 1 und ein Halbleiterelement 33 auf, das unter Verwendung des sinterfähigen Metall-Bonding-Materials 2 auf das Substrat 1 gebondet ist. Auf dem Halbleiterelement 33 wird die Verdrahtungsplatte 12 unter Verwendung eines Lotmaterials 13 gebondet. Das Halbleiterelement 33 weist Folgendes auf: eine Basis 34, eine vorderseitige metallisierte Schicht 35 (die zweite leitfähige Schicht), die auf einer Vorderseitenfläche (der Schaltungskonfigurationsfläche, der zweiten Oberfläche) der Basis 4 angeordnet ist, eine rückseitige metallisierte Schicht 36 (die erste leitfähige Schicht), die auf einer Rückseitenfläche (der Substrat-Bondingfläche, der ersten Oberfläche) der Basis 34 angeordnet ist. Für das Material der Basis 34 kann das bei der ersten Ausführungsform beschriebene Material der Basis 4 verwendet werden. Die Dicke der Basis 34 beträgt vorzugsweise 150 µm oder weniger.
  • Die vorderseitige metallisierte Schicht 35 wird durch einen Resist 37 derart geteilt, dass eine Gate-Anschlussstelle 38 und eine Emitter-Anschlussstelle 39 definiert sind. Die Emitter-Anschlussstelle 39 ist elektrisch mit einem nicht gezeigten externen Anschluss verbunden, und zwar unter Verwendung eines Lotmaterials, und die rückseitige metallisierte Schicht 36 fungiert als Kollektor-Anschlussstelle und ist elektrisch mit einer nicht gezeigten Substrat-Elektrode verbunden, und zwar unter Verwendung des sinterfähigen Metall-Bonding-Materials 2. Die Gate-Anschlussstelle 38 ist nicht löt-gebondet.
  • Sowohl die vorderseitige metallisierte Schicht 35 als auch die rückseitige metallisierte Schicht 36 bestehen hauptsächlich aus Ni. Um ein Verwerfungsausmaß des Halbleiterelements 33 zu reduzieren, um die Kontaktfläche zwischen dem Halbleiterelement 33 und dem sinterfähigen Metall-Bonding-Material 2 zu vergrößern, so dass ein Verlagern des Halbleiterelements 33 auf dem Substrat 1 unterdrückt wird, das vor dem Bonden nach der temporären Befestigung auftreten kann, wird ein Verhältnis der Ni-Schicht der rückseitigen metallisierten Schicht 36 zu der Ni-Schicht der vorderseitigen metallisierten Schicht 35 vorzugsweise auf 0,5 oder mehr und 2 oder weniger eingestellt. Die Dicke der Ni-Schicht der vorderseitigen metallisierten Schicht 35 beträgt vorzugsweise 1,5 µm oder mehr wie später beschrieben.
  • Das Material der Verdrahtungsmetallplatte 12 kann aus der Gruppe, bestehend aus Cu, Al, Ni, Fe und einer Legierung dieser Metalle, oder einem Laminat dieser Metalle (das heißt einem plattierten Werkstoff) ausgewählt werden. Die Verdrahtungsmetallplatte 12 kann bei Bedarf einer Cu-Metallisierung und einer Ni-Metallisierung unterzogen werden.
  • Das Leistungsmodul 30 kann mit dem bei der ersten Ausführungsform beschriebenen beispielhaften Herstellungsverfahren hergestellt werden. Die Verdrahtungsmetallplatte 12 kann an die vorderseitige metallisierte Schicht 5 nach dem Sinter-Bonden zwischen der rückseitigen metallisierten Schicht 36 des Halbleiterelements 33 und dem Substrat 1 mit dem sinterfähigen Metall-Bonding-Material 2 metall-gebondet werden. Im Folgenden werden die Wirkungen beschrieben, die durch das Verwenden des sinterfähigen Metall-Bonding-Materials für das Bonden zwischen dem Substrat 1 und dem Halbleiterelement 33 und durch das Verwenden des Lotmaterials für das Bonden zwischen dem Halbleiterelement 3 und der Verdrahtungsmetallplatte 12 erzielt werden.
  • Wie oben beschrieben, weist die durch das sinterfähige Metall-Bonding-Material 2 gebondete Bonding-Schicht einen Schmelzpunkt auf, der bis zu dem Schmelzpunkt des ursprünglichen Metallmaterials ansteigt, und wird zu dem Zeitpunkt des Löt-Bondens zwischen dem Halbleiterelement 3 und der Verdrahtungsmetallplatte 12 nicht wieder geschmolzen. Dadurch entfällt die Notwendigkeit, die Bewegung des Halbleiterelements 3 zu berücksichtigen, so dass verhindert werden kann, dass der Aufbau einer Haltevorrichtung kompliziert wird.
  • Falls das Substrat 1 und das Halbleiterelement 33 löt-gebondet sind, wird die Bonding-Schicht zwischen dem Substrat 1 und dem Halbleiterelement 33 für eine lange Zeit einer hohen Temperatur ausgesetzt, so dass eine Verschlechterung der Bonding-Schicht resultieren kann; bei der dritten Ausführungsform tritt ein solches Problem jedoch nicht auf.
  • Die Wirkung, die mit der dritten Ausführungsform erreicht wird, wird im Folgenden genauer beschrieben. Das Patentdokument 4 (Japanische Patentanmeldungs-Offenlegungsschrift JP 2000-188406 A ) zeigt ein Beispiel, bei dem eine Ni-Schicht als metallisierte Schicht auf beiden Oberflächen eines Halbleiterelements angeordnet ist.
  • Das Halbleiterelement weist eine Basis (aus SiC) von 300 µm in Dicke und die Ni-Schicht von 0,2 µm in Dicke auf. Im Falle einer so dünnen Ni-Schicht, und zwar selbst wenn die vordere und die hintere metallisierte Schicht sich in der Dicke der Ni-Schicht unterscheiden, hat der Unterschied in der Dicke wenig Einfluss auf die Verwerfung der Halbleitervorrichtung. Im Falle des Verwendens des Löt-Bondens verursacht eine solche dünne Ni-Schicht jedoch Probleme, so dass die Dicke der Ni-Schicht vorzugsweise auf 1,5 µm oder mehr eingestellt wird, und zwar wie unten beschrieben.
  • Wenn sie einer hohen Temperatur zum Zeitpunkt des Löt-Bondens ausgesetzt werden, diffundieren die metallisierten Schichten des Halbleiterelements in das Lotmaterial und neigen dazu, eine intermetallische Verbindung auszubilden. Die intermetallische Verbindung ist zerbrechlich und kann beim Wachstum leicht in einer Verbundschicht zerstört werden. Daher wird allgemein davon ausgegangen, dass das Wachstum der intermetallischen Verbindung nicht erwünscht wird. Signifikante Ausbildung und Wachstum der intermetallischen Verbindung verursacht auch das Auftreten von Kirkendall-Hohlräumen, Elektroden-Metall-Laugung (Erosion), Konzentrationen bestimmter Komponenten und Abschälen aufgrund des Verschwindens einer metallisierten Schicht, und führen zu einer Verschlechterung des Bonding-Bereichs.
  • Ni ist weniger reaktiv und kann das Wachstum der Verbindungsschicht unterdrücken und wird oft als Material für die metallisierten Schichten ausgewählt. Da allerdings die Temperatur eines gebondeten Körpers zum Zeitpunkt des Löt-Bondens hoch wird und die Temperatur des gebondeten Körpers aufgrund der Wärmeentwicklung aus dem Halbleiterelement beim Betrieb des Leistungsmoduls hoch wird, wächst selbst bei der Ni-Schicht die intermetallische Verbindung weiter.
  • In Bezug auf dieses Problem ist es effektiv, die Ni-Schicht dicker zu machen. Es ist bekannt, dass die Ni-Schicht vorzugsweise eine Dicke von 1,5 µm oder mehr zum Unterdrücken des Wachstums der intermetallischen Verbindung zum Zeitpunkt des Löt-Bondens aufweist. Andererseits ist bei dem Fall des sinterfähigen Metall-Bondens der Metall-Diffusionsbereich im Vergleich zu dem Löt-Bonden enger und es ist nicht notwendig, die metallisierten Schichten dicker auszugestalten. Im Gegenteil, wenn die metallisierten Schichten dicker ausgestaltet werden, erhöht sich die Verarbeitungszeit und das notwendige Material, so dass die Kosten nachteilig erhöht werden. Daher ist die Dicke der metallisierten Schicht grundsätzlich auf etwa 0,5 µm eingestellt.
  • Auf diese Weise, und zwar wenn das Bonding-Verfahren zwischen der Vorderseitenfläche und der Rückseitenfläche des Halbleiterelements unterschiedlich ist und die Dicke der metallisierten Schichten ohne Berücksichtigung der Verwerfung des Halbleiterelements bestimmt wird, entsteht ein Dickenunterschied zwischen der vorderen und der hinteren metallisierten Schicht des Halbleiterelements und Verwerfung tritt auf. In diesem Zusammenhang kann die Verwerfung dadurch reduziert werden, dass die Dicke der metallisierten Schichten so eingestellt wird, dass der Dickenunterschied zwischen der vorderen und der hinteren metallisierten Schicht kleiner wird.
  • Für Verwerfungen und Verwindungen ist ferner die Dicke der Basis des Halbleiterelements ein wichtiger Faktor. Konventionell wird oft ein Halbleiterelement mit einer dicken Basis (zum Beispiel etwa 300 µm) verwendet; allerdings kann ein Halbleiterelement mit einer dünneren Basis bei Produkten mit niedriger Spannung verwendet werden, um einen Leistungsverlust zu reduzieren. Bei einem Halbleiterelement mit einer dünnen Basis wird die Verwerfung tendenziell größer. Es ist bekannt, dass die Verwerfung bei einem Halbleiterelement mit einer dünnen Basis (beispielsweise 150 µm oder weniger) zunehmen kann.
  • Beispiel
  • Im Folgenden wird die dritte Ausführungsform der vorliegenden Erfindung konkreter mit einem Beispiel beschrieben; dies ist allerdings keine Einschränkung der vorliegenden Erfindung. In einem Diagramm in 10 stellt die horizontale Achse das Verhältnis der Dicke der rückseitigen metallisierten Schicht 36 zu der Dicke der vorderseitigen metallisierten Schicht 35 und die vertikale Achse ein Verwerfungsausmaß des Halbleiterelements 33 dar.
  • Das Diagramm der 10 ergibt sich mittels Auswertens unter Verwendung des Halbleiterelements 33 mit einer Flächengröße von 8 mm2 oder mehr und 13 mm2 oder weniger, wenn die Basis 34 des Halbleiterelements 33 eine Dicke von 80 µm oder mehr und 150 µm oder geringer aufweist und die metallisierten Schichten 35, 36, die hauptsächlich aus Ni hergestellt sind, eine Dicke von 0,7 µm oder mehr und 3 µm oder weniger aufweisen. Es ist bekannt, dass selbst dann, wenn diese Werte innerhalb der beschriebenen Bereiche verändert werden, ein Graph erreicht wird, der äquivalent zu der 10 ist. Die metallisierten Schichten 35, 36 des Halbleiterelements 33 weisen zusätzlich zu der Ni-Schicht eine Au-Schicht, eine Ti-Schicht und eine AlSi-Schicht auf.
  • Bezugnehmend auf 10, und zwar wenn das Verhältnis der Dicke der Ni-Schicht der rückseitigen metallisierten Schicht 36 zu der Dicke der Ni-Schicht der vorderseitigen metallisierten Schicht 35 einen Wert von 2,0 oder weniger beträgt, ist ein Verwerfungsausmaß des Halbleiterelements 33 klein und eine Veränderung des Verwerfungsausmaßes (beispielsweise Gradient des Graphens) ist ebenfalls klein. Tatsächlich ist in diesem Bereich das Halbleiterelement 33 nicht von dem Substrat 1 nach dem temporären Befestigungsschritt (in der Abbildung durch weiße Kreise gekennzeichnet) nicht abgeschält.
  • Es wird angenommen, dass das daran liegt, dass durch die Elastizität des Materials, wie beispielsweise Silicium, als Basis 34 des Halbleiterelements 33 ein großer Einfluss ausgeübt wird, wohingegen durch den Dickenunterschied der metallisierten Schichten 35, 36 auf den Vorder- und Rückseitenflächen ein kleiner Einfluss auf das Verwerfungsausmaß ausgeübt wird.
  • Wenn das Verhältnis der Dicke der Ni-Schicht, die bei den metallisierten Schichten 35, 36 auf der Vorder- und Rückseitenfläche enthalten ist, den Wert 2,0 übersteigt, ist das Verwerfungsausmaß erhöht worden und das Halbleiterelement 33 wird nach der temporären Befestigung abgeschält (in der Abbildung durch Kreuzmarkierung gekennzeichnet). Es wird angenommen, dass das daran liegt, dass der Dickenunterschied der Ni-Schichten der metallisierten Schichten 35, 36 größer wird und der Einfluss hiervon deutlich auftritt.
  • Die obigen Ergebnisse zeigen, dass ein Wendepunkt beim Verwerfungsausmaß des Halbleiterelements 33 in Abhängigkeit vom Verhältnis der Dicke der in den metallisierten Schichten 35, 36 enthaltenen Ni-Schicht aus der Vorder- und Rückseitenfläche besteht, dass das Verhältnis der Dicke innerhalb von 2,0 das Verwerfungsausmaß des Halbleiterelements 33 zu einem geringen Wert hin unterdrücken kann, und dass das Schälen des Halbleiterelements 33 nach der temporären Befestigung dadurch verhindert werden kann.
  • Es wird angenommen, dass der Einfluss der Ni-Schicht in den metallisierten Schichten 35, 36 auf der Vorder- und Rückseitenfläche groß ist, da Ni unter den Metallen, die die metallisierten Schichten 35, 36 ausbilden, einen größeren Elastizitätsmodul aufweist als die anderen Metalle.
  • Vierte Ausführungsform
  • 11 ist eine Querschnittsansicht eines auf einem Leistungsmodul angebrachten Halbleiterelements 43 gemäß einer vierten Ausführungsform der vorliegenden Erfindung, und zwar entsprechend 9. In dem bei der dritten Ausführungsform beschriebenen Beispiel haben die vorderseitige metallisierte Schicht 35 und die rückseitige metallisierte Schicht 36 des Halbleiterelements 33 jeweils einen einschichtigen Aufbau.
  • Bei der vierten Ausführungsform wird ein Beispiel für eine vorderseitige metallisierte Schicht 45 und eine rückseitige metallisierte Schicht 46 (jeweils entsprechend den metallisierten Schichten 35, 36) mit jeweils mehrschichtigen Aufbau beschrieben und jeweils bevorzugte Schichtkonfigurationen werden diskutiert.
  • Abgesehen von den Schichtkonfigurationen der vorderseitigen metallisierten Schicht und der rückseitigen metallisierten Schicht des Halbleiterelements, hat das Leistungsmodul der vierten Ausführungsform die gleichen oder entsprechenden Bestandteile wie das Leistungsmodul 30 der dritten Ausführungsform. Diese Bestandteile sind in der Beschreibung und den Zeichnungen mit den gleichen Bezugsziffern gekennzeichnet und werden nicht im Detail beschrieben.
  • Obwohl dies nicht gezeigt ist, kann die Verdrahtungsmetallplatte 12 (siehe 8A und 8B) unter Verwendung eines Lotmaterials auf das Halbleiterelement 43 gebondet werden. Das Halbleiterelement 43 weist Folgendes auf: eine Basis 44, die vorderseitige metallisierte Schicht 45, die auf der Oberfläche der Basis 44 angeordnet ist, und die rückseitige metallisierte Schicht 46, die auf der Rückseite der Basis 44 angeordnet ist. Für das Material der Basis 44 kann das bei der ersten Ausführungsform beschriebene Material der Basis 4 verwendet werden. Die Dicke der Basis 44 beträgt vorzugsweise 150 µm oder weniger.
  • Die vorderseitige metallisierte Schicht 45 wird mittels eines Resists 47 derart getrennt, dass eine Gate-Anschlussstelle 48 und eine Emitter-Anschlussstelle 49 definiert sind. Die Emitter-Anschlussstelle 49 ist elektrisch mit einem nicht gezeigten externen Anschluss verbunden, und zwar beispielsweise unter Verwendung eines Lotmaterials und die rückseitige metallisierte Schicht 46 fungiert als Kollektor-Anschlussstelle und ist elektrisch mit einer nicht gezeigten Substrat-Elektrode verbunden, und zwar unter Verwendung des sinterfähigen Metall-Bonding-Materials 2. Die Gate-Anschlussstelle 48 ist nicht löt-gebondet.
  • Die vorderseitige metallisierte Schicht 45 weist einen dreischichtigen Aufbau (45a, 45b, 45c) auf, und die rückseitige metallisierte Schicht 46 weist ebenfalls einen dreischichtigen Aufbau (46a, 46b, 46c) auf. Allerdings ist die Anzahl der Schichten, aus denen sich die vorderseitige metallisierte Schicht 45 und die rückseitige metallisierte Schicht 46 jeweils zusammensetzt, nicht hierauf beschränkt, und die Schichten können beispielsweise einen Schichtaufbau aus zwei Schichten oder vier oder mehr Schichten aufweisen. Die vorderseitige metallisierte Schicht 45 und die rückseitige metallisierte Schicht 46 können sich in der Anzahl der Schichten, die den Schichtaufbau ausbilden, unterscheiden.
  • Jede der Schichten 45a, 45b, 45c, die die vorderseitige metallisierte Schicht 45 ausbilden, und jede der Schichten 46a, 46b, 46c, die die rückseitige metallisierte Schicht 46 ausbilden, bestehen hauptsächlich aus Ni. Das Verhältnis der Dicke der Ni-Schicht der rückseitigen metallisierten Schicht 46 zu der Dicke der Ni-Schicht der vorderseitigen metallisierten Schicht 45 beträgt vorzugsweise 0,5 oder mehr und 2 oder weniger. Die Dicke der Ni-Schicht der vorderseitigen metallisierten Schicht 45 beträgt vorzugsweise 1,5 µm oder mehr.
  • In den metallisierten Schichten 45, 46 des Halbleiterelements 43 unterscheiden sich die bevorzugten Schichtkonfigurationen abhängig davon, welche Bonding-Einrichtung verwendet wird, um die Schaltung auszubilden. In dem bei der vierten Ausführungsform beschriebenen Beispiel wird das Löt-Bonden auf der Vorderseitenfläche des Halbleiterelements 43 und das sinterfähige Metall-Bonden auf der Rückseitenfläche durchgeführt.
  • Der dreischichtige Aufbau der vorderseitigen metallisierten Schicht 45 weist von der Basisseite aus folgende Schichten auf: Die AlSi-Schicht 45a, die Ti-Schicht 45b und die Ni-Schicht 45c. Die AlSi-Schicht 45a besteht aus einer durch Zugabe von Silicium zu Aluminium gewonnenen AlSi-Legierung und hat die Funktion, die Haftung zwischen der Basis 44 und dem Silicium-basierten Material und der vorderseitigen metallisierten Schicht 45 zu verbessern.
  • Eine ähnliche Funktion wird auch erreicht, wenn anstelle von AlSi eine Legierung verwendet wird, die durch Zugabe von Si zu einem anderen Metallmaterial gewonnen wird. Die Ti-Schicht 45b hat die Funktion, die Haftung zwischen der AlSi-Schicht 45a und der Ni-Schicht 45c mit schlechter Haftung zu verbessern. Die Ni-Schicht 45c diffundiert zusammen mit dem im Lotmaterial enthaltenen Sn und hat die Funktion, das Löt-Bonden zu unterstützen.
  • Der Schichtaufbau der rückseitigen metallisierten Schicht 46 weist von der Basisseite aus gesehen folgende Schichten auf: Die AlSi-Schicht 46a, die Ti-Schicht 46b und die Ni-Schicht 46c. Die AlSi-Schicht 46a hat die Aufgabe, die Haftung zwischen der Basis 44 des Si-basierten Materials und der vorderseitigen metallisierten Schicht 45, wie bei der Beschreibung der AlSi-Schicht 45a der vorderseitigen metallisierten Schicht 45, zu verbessern.
  • Die Ti-Schicht 46b hat die Funktion, die Haftung zwischen der AlSi-Schicht 46a und der Ni-Schicht 46c mit schlechter Haftung zu verbessern. Die Ni-Schicht 46c diffundiert zusammen mit den feinen Metallpartikeln, die in dem sinterfähigen Metall-Bonding-Material 2 enthalten sind, und hat die Funktion, das sinterfähige Metall-Bonden zu unterstützen.
  • Bei der vierten Ausführungsform weist die Ni-Schicht 45c der vorderseitigen metallisierten Schicht 45 vorzugsweise eine Dicke von 1,5 µm oder mehr auf. Obwohl die Ni-Schicht 46c der rückseitigen metallisierten Schicht 46 eine Dicke von 0,5 µm oder weniger aufweisen kann, ist bekannt, dass das Verwerfungsausmaß des Halbleiterelements 43 durch das Einstellen der Ni-Schicht 46c der rückseitigen metallisierten Schicht 46 auf das gleiche Dickenniveau wie das der Ni-Schicht 45c der vorderseitigen metallisierten Schicht 45 reduziert werden kann.
  • In dem bei der vierten Ausführungsform beschriebenen Beispiel haben sowohl die vorderseitige metallisierte Schicht 45 als auch die rückseitige metallisierte Schicht 46 den dreischichtigen Aufbau. Allerdings ist die Anzahl der Schichten, aus denen sich die vorderseitige metallisierte Schicht 45 und die rückseitige metallisierte Schicht 46 zusammensetzt, nicht hierauf beschränkt, und die Schichten können beispielsweise jeweils einen Schichtaufbau aus zwei oder vier oder mehr Schichten aufweisen.
  • Die vorderseitige metallisierte Schicht 45 und die rückseitige metallisierte Schicht 46 können sich in der Anzahl der Schichten, die den Schichtaufbau ausbilden, unterscheiden. Selbst in diesen Fällen können durch das Einstellen des Verhältnisses (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 46 zu der Dicke wf der vorderseitigen metallisierten Schicht 45 auf 0,55 oder mehr und 2,0 oder weniger die bei der vierten Ausführungsform beschriebenen Wirkungen erzielt werden.
  • Fünfte Ausführungsform
  • Im Folgenden wird eine fünfte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf 12A, 12B, 13A und 13B beschrieben. Wie in 12A und 12B gezeigt, weist das Leistungsmodul 50 gemäß der fünften Ausführungsform das Substrat 1 und ein Halbleiterelement 53 auf, das unter Verwendung des sinterfähigen Metall-Bonding-Materials 2 auf das Substrat 1 gebondet ist. Das Halbleiterelement 53 weist Folgendes auf: eine Basis 54, eine vorderseitige metallisierte Schicht 55, die auf der Vorderseitenfläche der Basis 54 angeordnet ist, und eine rückseitige metallisierte Schicht 56, die auf einer Rückseitenfläche der Basis 54 angeordnet ist.
  • Das Halbleiterelement 53 ist elektrisch mit einem externen Anschluss unter Verwendung eines Bonddrahtes oder eines Bondbandes (nicht gezeigt), beispielsweise aus Aluminium, verbunden, und zwar anstelle der unter Bezugnahme auf 8A und 8B beschrieben Verdrahtungsmetallplatte 12. Dadurch ist die Beanspruchung (oder die Belastung), die auf die vorderseitige metallisierte Schicht 45 wirkt, im Vergleich zu der Beanspruchung (oder der Belastung), die auf die rückseitige metallisierte Schicht 56 wirkt, ausreichend klein (oder vernachlässigbar).
  • 12A zeigt ein Beispiel, bei dem die Dicke der rückseitigen metallisierten Schicht 56 größer ist als die Dicke der vorderseitigen metallisierten Schicht 55. In dem Beispiel der 12A wird angenommen, dass der lineare Ausdehnungskoeffizient des Substrats 1 größer ist als der lineare Ausdehnungskoeffizient des Halbleiterelements 63. Bei der fünften Ausführungsform werden die nicht dargestellten oder beschriebenen Bestandteile so wie bei der ersten bis vierten Ausführungsform konfiguriert.
  • Bei der fünften Ausführungsform wird ein bevorzugter Bereich des Verhältnisses (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 gemäß der Höhe des linearen Ausdehnungskoeffizienten des Substrats 1 und des linearen Ausdehnungskoeffizienten des Halbleiterelements 53 bestimmt. Dieser bevorzugte Bereich ergibt sich, wenn die Beanspruchung (oder Belastung), die auf die vorderseitige metallisierte Schicht 55 wirkt, gegenüber der Beanspruchung (oder Belastung), die auf die rückseitige metallisierte Schicht 56 wirkt, ausreichend klein wird, und zwar aufgrund des Einflusses des Löt-Bondens, der Verdrahtungsstruktur, des Bondingbereichs, etc. zu dem Zeitpunkt der Verbindung zwischen der vorderseitigen metallisierten Schicht 55 und dem Aluminiumdraht-Bond.
  • Wenn der lineare Ausdehnungskoeffizient des Substrats 1 gleich dem oder größer ist als der lineare Ausdehnungskoeffizient des Halbleiterelements 53, ist insbesondere das Dicke-Verhältnis (wr/wf) vorzugsweise 1,0 oder mehr und 1,8 oder weniger. Wenn der lineare Ausdehnungskoeffizient des Substrats kleiner als der lineare Ausdehnungskoeffizient des Halbleiterelements 53 ist, ist das Dicke-Verhältnis (wr/wf) vorzugsweise 0,55 oder mehr und weniger als 1,0.
  • Im Folgenden wird ein Leistungsmodul 60 zum in den 13A und 13B gezeigten Vergleich beschrieben. Das Leistungsmodul 60 weist das Substrat 1 und ein Halbleiterelement 63 auf, das unter Verwendung des sinterfähigen Metall-Bonding-Materials auf das Substrat 1 gebondet ist. Das Halbleiterelement 63 weist Folgendes auf: einen Basis 64, eine vorderseitige metallisierte Schicht 65, die auf der Vorderseitenfläche der Basis 64 angeordnet ist, und eine rückseitige metallisierte Schicht 66, die auf der Rückseitenfläche der Basis 64 angeordnet ist. 13A zeigt ein Beispiel, bei dem die Dicke der rückseitigen metallisierten Schicht 66 kleiner ist als die Dicke der vorderseitigen metallisierten Schicht 65.
  • Wie in 13A gezeigt, verformt sich das Halbleiterelement 63, wenn die Temperatur des Halbleiterelements 63 erhöht wird, konvex auf der Seite der vorderseitigen metallisierten Schicht 65 (mindestens eine Kraft wirkt in Verformungsrichtung). Wird hingegen das Halbleiterelement 63 mit dem Substrat 1, das einen linearen Ausdehnungskoeffizienten aufweist, der größer ist als das Halbleiterelement 63, auf das Substrat 1 gebondet und die Temperatur des gesamten gebondeten Körpers erhöht, verformt sich, wie in 13B gezeigt, der gesamte gebondete Körper konvex auf der Seite der rückseitigen metallisierten Schicht 66 (mindestens eine Kraft wirkt in Verformungsrichtung).
  • Da in diesem Fall eine Kraft in unterschiedliche Richtungen auf das einzelne Halbleiterelement 62 und den gesamten gebondeten Körper wirkt, kann sich die auf das Halbleiterelement 52 aufgebrachte Beanspruchung erhöhen. Da andererseits die Dicke der rückseitigen metallisierten Schicht 56 größer ist als die Dicke der vorderseitigen metallisierten Schicht 55 bei der fünften Ausführungsform, und zwar wie in den 11A und 11B gezeigt, können die Verformungsrichtungen zum Zeitpunkt der Temperaturänderung zwischen dem einzelnen Halbleiterelement 53 und dem gesamten gebondeten Körper in Übereinstimmung gebracht werden. Dadurch kann die zum Zeitpunkt der Temperaturänderung aufgebrachte Beanspruchung reduziert werden, so dass die hohe Zuverlässigkeit des Bonding-Bereichs erreicht wird.
  • Falls die vorderseitige metallisierte Schicht 5 und ein Verdrahtungsmaterial mit dem gleichen Verfahren wie die rückseitige metallisierte Schicht 6 und das Substrat gebondet werden und eine äquivalente Beanspruchungshöhe aufweisen, dann besitzt das optimale Verhältnis (wr/wf) der Dicke wr der rückseitigen metallisierten Schicht 6 zu der Dicke wf der vorderseitigen metallisierten Schicht 5 ein Wert von 1.
  • Obwohl die vorliegende Erfindung mit einer Vielzahl von Ausführungsformen beschrieben worden ist, ist die vorliegende Erfindung nicht auf diese Ausführungsformen beschränkt. Bei diesen Ausführungsformen können verschiedene Modifikationen, Verbesserungen und Auslassungen angewendet werden. Die in den Ausführungsformen beschriebenen Merkmale können hierbei frei kombiniert werden.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    sinterfähiges Metall-Bonding-Material
    3, 23, 33, 43, 53
    Halbleiterelement
    4, 24, 34, 44, 54
    Basis
    5, 25, 35, 45, 55
    vorderseitige metallisierte Schicht
    6, 26, 36, 46, 56
    rückseitige metallisierte Schicht
    7, 27, 37, 47
    Resist
    8, 28, 38, 48
    Gate-Anschlussstelle
    9, 29, 39, 49
    Emitter-Anschlussstelle
    10, 20, 30, 50
    Leistungsmodul
    11
    Riss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2008212976 A [0012]
    • JP 2007044754 A [0012]
    • JP 5449958 B2 [0012]
    • JP 2000188406 A [0012, 0122]
    • JP 2004363518 A [0012]

Claims (15)

  1. Leistungshalbleitervorrichtung, die Folgendes aufweist: - ein Substrat; und - ein Halbleiterelement, das unter Verwendung eines sinterfähigen Metall-Bonding-Materials auf das Substrat gebondet ist, wobei das Halbleiterelement eine Basis, eine erste leitfähige Schicht, die auf einer ersten Oberfläche auf einer Substratseite der Basis angeordnet ist, und eine zweite leitfähige Schicht aufweist, die auf einer zweiten Oberfläche entgegengesetzt zu der ersten Oberfläche der Basis angeordnet ist, und wobei die Dicke der ersten leitfähigen Schicht das 0,5-fache bis 2,0-fache (inklusive) der Dicke der zweiten leitfähigen Schicht beträgt.
  2. Leistungshalbleitervorrichtung gemäß Anspruch 1, wobei die Dicke der ersten leitfähigen Schicht das 0,55-fache bis 1,8-fache (inklusive) der Dicke der zweiten leitfähigen Schicht beträgt.
  3. Leistungshalbleitervorrichtung gemäß Anspruch 1 oder 2, wobei mindestens eine von der ersten leitfähigen Schicht und der zweiten leitfähigen Schicht einen mehrschichtigen Aufbau aufweist.
  4. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei die Basis des Halbleiterelements eine Dicke von 150 µm oder weniger aufweist.
  5. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei das Metall des sinterfähigen Metall-Bonding-Materials aus der Gruppe ausgewählt wird, die aus Ag, Cu und Ni besteht.
  6. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei die erste leitfähige Schicht eine Ni-Schicht aufweist, und wobei die Ni-Schicht eine Dicke von 1,5 µm oder mehr aufweist.
  7. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 6, wobei die erste leitfähige Schicht eine AlSi-Schicht und eine Ni-Schicht aufweist, und wobei die Dicke der Ni-Schicht das 1,15-fache oder mehr der Dicke der AlSi-Schicht beträgt.
  8. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei die Basis des Halbleiterelements ein Silicium-basiertes Material ist, wobei die zweite leitfähige Schicht unter Verwendung eines Lotmaterials, das Sn aufweist, mit einem Verdrahtungselement verbunden ist, wobei die erste leitfähige Schicht folgende Schichten aufweist: eine AlSi-Schicht, die auf einer Basisseite angeordnet ist, eine Au-Schicht, die auf einer der Basisseite gegenüberliegenden Seite angeordnet ist, und eine Ti-Schicht und/oder eine Ni-Schicht, die zwischen der AlSi-Schicht und der Au-Schicht angeordnet ist, und wobei die zweite leitfähige Schicht folgende Schichten aufweist: eine AlSi-Schicht, die auf einer Basisseite angeordnet ist, eine Au-Schicht auf einer der Basisseite gegenüberliegenden Seite und eine Ni-Schicht, die zwischen der AlSi-Schicht und der Au-Schicht angeordnet ist.
  9. Leistungshalbleitervorrichtung gemäß einem der Ansprüche 1 bis 8, wobei wenn der lineare Ausdehnungskoeffizient des Substrats gleich groß wie oder größer ist als der lineare Ausdehnungskoeffizient des Halbleiterelements, die Dicke der ersten leitfähigen Schicht das 1,0-fache bis 1,8-fache (einschließlich) der Dicke der zweiten leitfähigen Schicht beträgt, und wobei wenn der lineare Ausdehnungskoeffizient des Substrats kleiner ist als der lineare Ausdehnungskoeffizient des Halbleiterelements, die Dicke der ersten leitfähigen Schicht das 0,55-fache (inklusive) bis 1,0-fache (exklusive) der Dicke der zweiten leitfähige Schicht beträgt.
  10. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung, wobei das Verfahren folgende Schritte aufweist: - Vorbereiten eines Substrats; - Vorbereiten eines Halbleiterelements mit einer Basis, einer ersten leitfähigen Schicht, die auf einer ersten Oberfläche der Basis angeordnet ist, und einer zweiten leitfähigen Schicht, die auf einer zweiten Oberfläche gegenüberliegend der ersten Oberfläche der Basis angeordnet ist; - Anordnen eines sinterfähigen Metall-Bonding-Materials auf dem Substrat; - temporäres Befestigen des Halbleiterelements auf dem sinterfähigen Metall-Bonding-Material; und - Sintern des sinterfähigen Metall-Bonding-Materials, um das Halbleiterelement auf dem sinterfähigen Metall-Bonding-Material zu bonden, wobei die erste leitfähige Schicht eine Ni-Schicht aufweist, die eine Dicke von 1,5 µm oder mehr aufweist, und wobei die zweite leitfähige Schicht eine Ni-Schicht aufweist, die eine Dicke aufweist, die das 0,5-fache bis 2,0-fache (inklusive) der Dicke der Ni-Schicht der ersten leitfähigen Schicht beträgt.
  11. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß Anspruch 10, das ferner einen Schritt des Löt-Bondens einer Verdrahtungsmetallplatte auf die zweite leitfähige Schicht des Halbleiterelements aufweist.
  12. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß Anspruch 10 oder 11, wobei die Basis des Halbleiterelements eine Dicke von 150 µm oder weniger aufweist.
  13. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß einem der Ansprüche 10 bis 12, wobei mindestens eine der ersten leitfähigen Schicht und der zweiten leitfähigen Schicht einen mehrschichtigen Aufbau aufweist.
  14. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß einem der Ansprüche 10 bis 13, wobei das Metall des sinterfähigen Metall-Bonding-Materials aus der Gruppe ausgewählt wird, die aus Ag, Cu und Ni besteht.
  15. Verfahren zum Herstellen einer Leistungshalbleitervorrichtung gemäß einem der Ansprüche 10 bis 14, wobei die erste leitfähige Schicht und die zweite leitfähige Schicht mittels eines Prozesses ausgebildet werden.
DE112017000426.8T 2016-01-19 2017-01-06 Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung Granted DE112017000426T5 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016007583 2016-01-19
JP2016-007583 2016-01-19
JP2016-040621 2016-03-03
JP2016040621 2016-03-03
PCT/JP2017/000314 WO2017126344A1 (ja) 2016-01-19 2017-01-06 電力用半導体装置および電力用半導体装置を製造する方法

Publications (1)

Publication Number Publication Date
DE112017000426T5 true DE112017000426T5 (de) 2018-10-11

Family

ID=59361733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017000426.8T Granted DE112017000426T5 (de) 2016-01-19 2017-01-06 Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung

Country Status (6)

Country Link
US (1) US10727167B2 (de)
JP (1) JP6494802B2 (de)
KR (1) KR20180095590A (de)
CN (1) CN108475647B (de)
DE (1) DE112017000426T5 (de)
WO (1) WO2017126344A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7149751B2 (ja) * 2017-08-02 2022-10-07 ローム株式会社 半導体装置
US11626352B2 (en) 2017-08-02 2023-04-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US20230040727A1 (en) * 2020-05-13 2023-02-09 Mitsubishi Electric Corporation Semiconductor device
KR20210149265A (ko) * 2020-06-01 2021-12-09 삼성디스플레이 주식회사 표시장치 및 이의 제조 방법
JP7451455B2 (ja) * 2021-03-19 2024-03-18 株式会社東芝 半導体装置
JP7549276B2 (ja) * 2021-04-28 2024-09-11 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール
EP4283662A1 (de) * 2022-05-23 2023-11-29 Hitachi Energy Switzerland AG Verfahren zum befestigen eines anschlusses an einer metallsubstratstruktur für ein halbleiterleistungsmodul und halbleiterleistungsmodul
US20240030181A1 (en) * 2022-07-22 2024-01-25 Asmpt Singapore Pte. Ltd. Apparatus for applying a sintering force via a compressible film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188406A (ja) 1998-12-24 2000-07-04 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2004363518A (ja) 2003-06-09 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007044754A (ja) 2005-08-12 2007-02-22 Fuji Electric Device Technology Co Ltd 金属板接合方法
JP2008212976A (ja) 2007-03-05 2008-09-18 Toda Kogyo Corp 接合部材および接合方法
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
JP4049035B2 (ja) 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
JP5283326B2 (ja) * 2006-10-27 2013-09-04 三菱電機株式会社 半導体装置およびその製造方法
JP2008305948A (ja) 2007-06-07 2008-12-18 Denso Corp 半導体装置およびその製造方法
JP5545000B2 (ja) * 2010-04-14 2014-07-09 富士電機株式会社 半導体装置の製造方法
CN103703560B (zh) * 2011-08-04 2016-07-20 三菱电机株式会社 半导体装置及其制造方法
US20140001480A1 (en) * 2012-07-02 2014-01-02 Infineon Technologies Ag Lead Frame Packages and Methods of Formation Thereof
JP6085968B2 (ja) * 2012-12-27 2017-03-01 三菱マテリアル株式会社 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法
JP2015050347A (ja) * 2013-09-02 2015-03-16 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2015053455A (ja) * 2013-09-09 2015-03-19 株式会社東芝 電力用半導体装置及びその製造方法
JP2015056532A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置及びその製造方法
JP2015204301A (ja) * 2014-04-10 2015-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6316221B2 (ja) 2015-01-30 2018-04-25 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000188406A (ja) 1998-12-24 2000-07-04 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
JP2004363518A (ja) 2003-06-09 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP2007044754A (ja) 2005-08-12 2007-02-22 Fuji Electric Device Technology Co Ltd 金属板接合方法
JP2008212976A (ja) 2007-03-05 2008-09-18 Toda Kogyo Corp 接合部材および接合方法
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法

Also Published As

Publication number Publication date
CN108475647B (zh) 2022-02-22
JPWO2017126344A1 (ja) 2018-06-14
US10727167B2 (en) 2020-07-28
CN108475647A (zh) 2018-08-31
KR20180095590A (ko) 2018-08-27
US20190006265A1 (en) 2019-01-03
JP6494802B2 (ja) 2019-04-03
WO2017126344A1 (ja) 2017-07-27

Similar Documents

Publication Publication Date Title
DE112017000426T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE10013189B4 (de) Substrat für ein Leistungsmodul
EP3386934B1 (de) Kupfer-keramik-substrat, kupferhalbzeug zur herstellung eines kupfer-keramik-substrats und verfahren zur herstellung eines kupfer-keramik-substrats
DE102013208818B4 (de) Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls
DE112016001142B4 (de) Leistungs-Halbleitervorrichtung
DE112016002967T5 (de) Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung
DE112012003228B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3924225C2 (de) Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat
DE69033226T2 (de) Wärmeleitendes Mischmaterial
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE112017002961T5 (de) Leistungs-halbleitereinheit
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
WO2007098736A2 (de) Verfahren zum herstellen von peltier-modulen sowie peltier-modul
DE102010000537C5 (de) Halbleiteranordnung mit einem Abstandshalterelement und Verfahren zu deren und dessen Herstellung
DE102005052563A1 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102008037835B4 (de) Elektronische Komponente mit Pufferschicht, Herstellungsverfahren dafür und Halbleiteranordnung mit Puffermitteln
DE102012211952B4 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
DE112013001555B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000402A1 (de) Halbleiteranordnung
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
DE102015114521B4 (de) Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger
DE202021106230U1 (de) Trägersubstrat
DE102006011743A1 (de) Verfahren zum Herstellen von Peltier-Modulen sowie Peltier-Modul
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division