JP2015053455A - 電力用半導体装置及びその製造方法 - Google Patents
電力用半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2015053455A JP2015053455A JP2013186709A JP2013186709A JP2015053455A JP 2015053455 A JP2015053455 A JP 2015053455A JP 2013186709 A JP2013186709 A JP 2013186709A JP 2013186709 A JP2013186709 A JP 2013186709A JP 2015053455 A JP2015053455 A JP 2015053455A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- semiconductor device
- power semiconductor
- nickel layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 237
- 229910052759 nickel Inorganic materials 0.000 claims description 118
- 229910052710 silicon Inorganic materials 0.000 claims description 62
- 239000010703 silicon Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000007772 electroless plating Methods 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000011084 recovery Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 177
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 59
- 230000000694 effects Effects 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000008602 contraction Effects 0.000 description 10
- 239000010936 titanium Substances 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 238000002441 X-ray diffraction Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- PQTCMBYFWMFIGM-UHFFFAOYSA-N gold silver Chemical compound [Ag].[Au] PQTCMBYFWMFIGM-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- OFNHPGDEEMZPFG-UHFFFAOYSA-N phosphanylidynenickel Chemical compound [P].[Ni] OFNHPGDEEMZPFG-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8611—Planar PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【課題】チップ特性と組立性を両立させた電力用半導体装置及びその製造方法を提供する。【解決手段】実施形態に係る電力用半導体装置は、半導体部分と、前記半導体部分の上面上に設けられ、第１金属を含み、少なくとも一部が結晶化した表面側金属層と、前記半導体部分の下面上に設けられ、前記第１金属を含み、少なくとも一部が結晶化した裏面側金属層と、を備える。【選択図】図１
Description
本発明の実施形態は、電力用半導体装置及びその製造方法に関する。
パワーデバイス（電力用半導体装置）は、産業、電力、交通及び情報等の幅広い分野で利用されている。パワーデバイスのうち、６００Ｖ以上の耐圧が必要とされる用途では、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）が広く用いられている。ＩＧＢＴについては、飽和電圧とスイッチング損失とのトレードオフ曲線が、ＩＧＢＴの特性を示す指標として用いられている。飽和電圧はシリコン部分の厚さを薄くすることで低減することができる。
一方、ＩＧＢＴにおいては、電流密度を高め、装置を表裏両面から冷却するために、チップの表裏面にニッケル層を設ける技術が提案されている。しかしながら、ニッケル層を設けるとチップが反る場合がある。特に、飽和電圧を低減するためにシリコン部分を薄くすると、チップが反りやすくなる。チップの反り量が大きいと、半田付けによりこのチップを用いて組み立てを行うことが困難になる。このように、従来のＩＧＢＴにおいては、シリコン部分を薄くすることによるチップ特性の向上と、チップの反りを抑えることによる組立性の向上との両立が困難であった。
本発明の目的は、チップ特性と組立性を両立させた電力用半導体装置及びその製造方法を提供することである。
実施形態に係る電力用半導体装置は、半導体部分と、前記半導体部分の上面上に設けられ、第１金属を含み、少なくとも一部が結晶化した表面側金属層と、前記半導体部分の下面上に設けられ、前記第１金属を含み、少なくとも一部が結晶化した裏面側金属層と、を備える。
実施形態に係る電力用半導体装置の製造方法は、半導体部分の上面上に、第１金属を含む表面側金属層を形成する工程と、前記半導体部分の下面内に不純物を導入する工程と、熱処理を施すことにより、前記不純物を活性化すると共に前記表面側金属層の少なくとも一部を結晶化させる工程と、前記半導体部分の下面上に、前記第１金属を含む裏面側金属層を、その少なくとも一部が結晶化するように形成する工程と、を備える。
以下、図面を参照しつつ、本発明の実施形態について説明する。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る電力用半導体装置を例示する断面図である。
図１に示すように、本実施形態に係る電力用半導体装置１は、耐圧が例えば６００〜８００ＶのＩＧＢＴである。また、電力用半導体装置１の外形は、例えば、一辺の長さが例えば１０〜１５ｍｍ（ミリメートル）のチップ形状である。
先ず、第１の実施形態について説明する。
図１は、本実施形態に係る電力用半導体装置を例示する断面図である。
図１に示すように、本実施形態に係る電力用半導体装置１は、耐圧が例えば６００〜８００ＶのＩＧＢＴである。また、電力用半導体装置１の外形は、例えば、一辺の長さが例えば１０〜１５ｍｍ（ミリメートル）のチップ形状である。
電力用半導体装置１（以下、単に「装置１」又は「チップ」ともいう）においては、半導体部分としてのシリコン部分１０が設けられており、シリコン部分１０の上面上には表面電極構造体２０が設けられており、シリコン部分１０の下面上には裏面電極構造体３０が設けられている。チップの周辺部分には、耐圧を得るために終端部として、例えば、フィールドプレートを備えたガードリング部（図示せず）が設けられている。
シリコン部分１０においては、下層側から順に、ｐ＋形コレクタ層１１、ｎ＋形バッファー層１２、ｎ−形バルク層１３、ｐ形ベース層１４及びｎ＋形エミッタ層１５が積層されている。また、シリコン部分１０の上面側から、ｎ＋形エミッタ層１５及びｐ形ベース層１４を貫通し、ｎ−形バルク層１３内に到達するように、トレンチゲート電極１６が設けられている。トレンチゲート電極１６は、装置１のベース電極である。トレンチゲート電極１６の周囲には、例えばシリコン酸化物からなるゲート絶縁膜１７が設けられている。シリコン部分１０は単結晶のシリコン（Ｓｉ）からなり、シリコン部分１０全体の厚さは、例えば６０〜１２０μｍ（ミクロン）であり、例えば７０μｍである。
表面電極構造体２０においては、下層側、すなわち、シリコン部分１０側から順に、厚さが例えば３０ｎｍ（ナノメートル）のチタン（Ｔｉ）層２１、厚さが例えば１５０ｎｍ（ナノメートル）のチタン窒化物（ＴｉＮ）層２２、アルミニウム（Ａｌ）層２３、アルミニウム−銅（ＡｌＣｕ）合金層２４、厚さが例えば５μｍのニッケル層２５、及び、厚さが例えば５０ｎｍの金（Ａｕ）層２６が積層されている。アルミニウム層２３及びアルミニウム−銅合金層２４の合計の厚さは、例えば４μｍである。ニッケル層２５は無電解めっき法によって成膜されたニッケル−リン（Ｎｉ−Ｐ）化合物からなり、リンの濃度は例えば４〜１０質量％であり、少なくとも一部、例えば全体が結晶化している。
表面電極構造体２０は、装置１のエミッタ電極を構成している。ニッケル層２５及び金層２６は、装置１を用いたパッケージの組立時に、半田付けされる電極パッドである。また、表面電極構造体２０には、層間絶縁膜（図示せず）も設けられている。
裏面電極構造体３０においては、上層側、すなわち、シリコン部分１０側から順に、厚さが例えば２００ｎｍのアルミニウム−シリコン（ＡｌＳｉ）合金層３１、厚さが例えば２００ｎｍのチタン層３２、厚さが例えば１０００ｎｍのニッケル層３３、及び、厚さが例えば１００ｎｍの金−銀（ＡｕＡｇ）合金層３４が積層されている。ニッケル層３３は、スパッタ法により形成されたものであり、ほぼ純ニッケルからなり、少なくとも一部、例えば全体が結晶化している。裏面電極構造体３０は、装置１のコレクタ電極である。
そして、裏面電極構造体３０のニッケル層３３の厚さは、表面電極構造体２０のニッケル層２５の厚さの１５％以上である。上述の例では、ニッケル層２５の厚さは５μｍであり、ニッケル層３３の厚さは１０００ｎｍであるため、ニッケル層３３の厚さはニッケル層２５の厚さの２０％である。
次に、本実施形態に係る電力用半導体装置の製造方法について説明する。
図２は、本実施形態に係る電力用半導体装置の製造方法を例示するフローチャート図である。
以下、図１及び図２を参照して、説明する。
図２は、本実施形態に係る電力用半導体装置の製造方法を例示するフローチャート図である。
以下、図１及び図２を参照して、説明する。
先ず、シリコン部分１０として、ｎ形のシリコンウェーハを用意する。以下、便宜上、このシリコンウェーハを「シリコン部分１０」という。
そして、ステップＳ１に示すように、表面側から不純物をイオン注入する。これにより、シリコン部分１０内に、ｐ形ベース層１４及びｎ＋形エミッタ層１５を形成する。
次に、ステップＳ２に示すように、トレンチを形成し、トレンチの内面上にゲート絶縁膜１７を形成し、トレンチ内にトレンチゲート電極１６を埋め込む。これにより、トレンチゲート構造を形成する。
そして、ステップＳ１に示すように、表面側から不純物をイオン注入する。これにより、シリコン部分１０内に、ｐ形ベース層１４及びｎ＋形エミッタ層１５を形成する。
次に、ステップＳ２に示すように、トレンチを形成し、トレンチの内面上にゲート絶縁膜１７を形成し、トレンチ内にトレンチゲート電極１６を埋め込む。これにより、トレンチゲート構造を形成する。
次に、ステップＳ３に示すように、シリコン部分１０上に表面電極構造体２０を形成する。具体的には、スパッタ法により、チタン層２１を例えば３０ｎｍの厚さに形成し、チタン窒化物層２２を例えば１５０ｎｍの厚さに形成し、アルミニウム層２３及びアルミニウム−銅合金層２４を合計で例えば４μｍの厚さに形成する。次に、リンを含むめっき液を用いた無電解めっき法により、ニッケル層２５を例えば５μｍの厚さに形成する。次に、金層２６を例えば５０ｎｍの厚さに形成する。この時点では、ニッケル層２５はほぼ非晶質である。
次に、ステップＳ４に示すように、表面電極構造体２０の上面に保護テープ（図示せず）を貼付して、表面を保護する。
次に、ステップＳ５に示すように、シリコン部分１０の裏面を研削して、所定の厚さまで薄くする。その後、エッチングを施し、研削により損傷した部分を除去する。このとき、シリコン部分１０の厚さは、例えば６０〜１２０μｍ、例えば７０μｍとする。その後、保護テープを剥離する。
次に、ステップＳ５に示すように、シリコン部分１０の裏面を研削して、所定の厚さまで薄くする。その後、エッチングを施し、研削により損傷した部分を除去する。このとき、シリコン部分１０の厚さは、例えば６０〜１２０μｍ、例えば７０μｍとする。その後、保護テープを剥離する。
次に、ステップＳ６に示すように、シリコン部分１０の裏面側から、不純物をイオン注入する。これにより、シリコン部分１０内にｎ＋形バッファー層１２及びｐ＋形コレクタ層１１を形成する。
次に、ステップＳ７に示すように、熱処理を行い、シリコン部分１０内に注入した不純物を活性化する。この熱処理により、ニッケル層２５の少なくとも一部、例えば全体が結晶化する。このとき、ニッケル層２５が収縮し、体積が減少するため、ニッケル層２５はシリコン部分１０の上面に対して収縮力を加える。この収縮力は、シリコンウェーハを下に凸に反らせるように作用する。
次に、ステップＳ８に示すように、シリコン部分１０の下面上に、裏面電極構造体３０を形成する。具体的には、スパッタ法により、アルミニウム−シリコン合金層３１を例えば２００ｎｍの厚さに形成し、チタン層３２を例えば２００ｎｍの厚さに形成し、ニッケル層３３を例えば１０００ｎｍの厚さに形成し、金−銀合金層３４を例えば１００ｎｍの厚さに形成する。このとき、ニッケル層３３は、スパッタ法により成膜されるため、成膜直後の時点で、その少なくとも一部、例えば全体が結晶化している。ニッケルがチタン層３２上に堆積され、結晶化する際に、堆積物が収縮し、体積が減少するため、ニッケル層３３はシリコン部分１０の下面に対して収縮力を加える。この収縮力は、シリコンウェーハを上に凸に反らせるように作用する。
その後、シリコンウェーハ（シリコン部分１０）を表面電極構造体２０及び裏面電極構造体３０と共にダイシングすることにより、複数のチップに個片化する。これにより、本実施形態に係る電力用半導体装置１が製造される。
次に、本実施形態の動作及び効果について説明する。
本実施形態に係る電力用半導体装置１においては、シリコン部分１０の厚さが例えば６０〜１２０μｍ、例えば７０μｍであり、耐圧が６００〜８００ＶのＩＧＢＴとしては薄いため、飽和電圧とスイッチング損失とのバランスが良好である。例えば、同じトレードオフ損失で比較すると、シリコン部分１０の厚さを８０μｍとした場合の飽和電圧は２．０Ｖであったが、シリコン部分１０の厚さを７０μｍとすると、飽和電圧は１．７５Ｖに低減された。このように、耐圧が６００〜８００ＶであるＩＧＢＴにおいて、シリコン部分１０の厚さを８０μｍから７０μｍに薄くすることで、飽和電圧を１０〜２０％改善することができた。
本実施形態に係る電力用半導体装置１においては、シリコン部分１０の厚さが例えば６０〜１２０μｍ、例えば７０μｍであり、耐圧が６００〜８００ＶのＩＧＢＴとしては薄いため、飽和電圧とスイッチング損失とのバランスが良好である。例えば、同じトレードオフ損失で比較すると、シリコン部分１０の厚さを８０μｍとした場合の飽和電圧は２．０Ｖであったが、シリコン部分１０の厚さを７０μｍとすると、飽和電圧は１．７５Ｖに低減された。このように、耐圧が６００〜８００ＶであるＩＧＢＴにおいて、シリコン部分１０の厚さを８０μｍから７０μｍに薄くすることで、飽和電圧を１０〜２０％改善することができた。
また、装置１においては、シリコン部分１０の上方にニッケル層２５が設けられており、組立時に半田付けされる電極パッドが形成されている。そして、シリコン部分の１０の下方には、ニッケル層２５と同じ金属、すなわちニッケルを含むニッケル層３３が設けられている。そして、ニッケル層２５及び３３は、いずれも、その少なくとも一部、例えば全体が結晶化している。このため、ニッケル層２５はシリコン部分１０の上面に対して収縮力を印加し、ニッケル層３３はシリコン部分１０の下面に対して収縮力を印加する。これにより、ニッケル層３３の収縮力によりチップを反らせる作用によって、ニッケル層２５の収縮力によりチップを反らせる作用を打ち消し、チップの反りを抑制できる。例えば、本実施形態においては、チップの一辺の長さが１０ｍｍである場合、チップ反り量は８０μｍであった。例えば、チップの反り量が１００μｍ以下であると、組立不良は発生せず、高い組立歩留が得られる。
また、ニッケル層２５及び３３は既に少なくとも一部が結晶化しているため、その後の半田付け工程において、ニッケル層２５又はニッケル層３３が結晶化することが少なく、結晶化に伴う収縮により、チップを反らせることが少ない。このように、装置１は反り量が小さく、半田付け工程等の組立工程においても反りが変化しにくいため、組立性が良好である。
従って、本実施形態に係る装置１は、飽和電圧とスイッチング損失とのトレードオフを改善するためにシリコン部分１０を薄くしても、チップの反りを抑えて良好な組立性を実現できる。すなわち、チップ特性と組立性との両立を図ることができる。
更に、本実施形態においては、図２のステップＳ３に示す工程において、無電解めっき法によりニッケル層２５を形成した後、ステップＳ７に示す工程において、不純物を活性化させるための熱処理を行っている。このため、ニッケル層２５の微細構造は、めっき直後はほぼ非晶質構造であるが、熱処理によって結晶化する。また、ステップＳ８に示す工程において、ニッケル層３３をスパッタ法により形成している。このため、ニッケル層３３は、成膜直後の時点において、少なくとも一部が結晶化している。このように、本実施形態によれば、特別な結晶化処理を行うことなく、ニッケル層２５及びニッケル層３３を結晶化させることができる。
これに対して、仮に、ニッケル層３３を無電解めっき法により形成し、その後、熱処理を行わないと、ニッケル層３３は非晶質のままである。この場合は、ニッケル層３３は、ニッケル層２５の収縮力に対抗するような収縮力を生じることができず、チップは下に凸となるように反ってしまう。このため、その後の半田付け工程において、半田の濡れ性が低下するなどして、組立性が低下する。
ニッケル層の微細構造が結晶質であるか非晶質であるかは、例えば、ＸＲＤ（X-ray diffraction：Ｘ線回折）を用いたθ−２θ法により、判定することができる。
図３（ａ）及び（ｂ）は、横軸に回折角度（２θ）の値をとり、縦軸にＸ線の強度をとって、ニッケル層のＸ線解析結果を例示する図である。
図３（ａ）及び（ｂ）は、横軸に回折角度（２θ）の値をとり、縦軸にＸ線の強度をとって、ニッケル層のＸ線解析結果を例示する図である。
図３（ａ）に示すように、ニッケル層が結晶質であると、ニッケル（Ｎｉ）の（１１１）面を示す２θ＝４４．４５度のピークと、ニッケルの（２００）面を示す２θ＝５１．８８度のピークが観察される。
これに対して、図３（ｂ）に示すように、ニッケル層が非晶質であると、２θが４０〜５０度の付近に、強度が弱い極めてブロードなピークが観察されるものの、結晶性を示すような鋭いピークは観察されない。
これに対して、図３（ｂ）に示すように、ニッケル層が非晶質であると、２θが４０〜５０度の付近に、強度が弱い極めてブロードなピークが観察されるものの、結晶性を示すような鋭いピークは観察されない。
更にまた、本実施形態においては、裏面側のニッケル層３３の厚さを、表面側のニッケル層２５の厚さの１５％以上としている。これにより、チップの反りをより確実に抑制できる。以下、この効果について、試験例を示して説明する。
図４（ａ）は実施例に係る電力用半導体装置を示す図であり、（ｂ）は参考例に係る電力用半導体装置を示す図である。
図４（ａ）に示すように、実施例に係る装置の構成は、図１に示す本実施形態に係る装置１と同様であり、ニッケル層３３の厚さは１０００ｎｍである。また、図４（ｂ）に示すように、参考例に係る装置の構成は、図４（ａ）に示す装置１と比較して、ニッケル層３３の厚さが７００ｎｍである点が異なっている。本試験例においては、図４（ａ）及び（ｂ）に示すサンプル、並びに、図４（ａ）及び（ｂ）に示すサンプルに対して各部の厚さを異ならせたサンプルを作製し、反り量を測定した。
図４（ａ）に示すように、実施例に係る装置の構成は、図１に示す本実施形態に係る装置１と同様であり、ニッケル層３３の厚さは１０００ｎｍである。また、図４（ｂ）に示すように、参考例に係る装置の構成は、図４（ａ）に示す装置１と比較して、ニッケル層３３の厚さが７００ｎｍである点が異なっている。本試験例においては、図４（ａ）及び（ｂ）に示すサンプル、並びに、図４（ａ）及び（ｂ）に示すサンプルに対して各部の厚さを異ならせたサンプルを作製し、反り量を測定した。
図５は、横軸に裏面側のニッケル層の厚さをとり、縦軸にチップの反り量をとって、裏面側のニッケル層の厚さがチップの反り量に及ぼす影響を例示するグラフ図である。
図５に示すように、シリコン部分１０の厚さが同じである場合、裏面側のニッケル層３３が薄くなるとチップ反り量は大きくなり、特に、７５０ｎｍより薄くなると急激にチップ反り量が大きくなる。図５に示す例では、表面側のニッケル層２５の厚さは５μｍである。図５に示すように、裏面側のニッケル層３３の厚さを、表面側のニッケル層２５の厚さの１５％以上、すなわち、７５０ｎｍ以上とすると、チップの反り量が１００μｍ以下となり、良好な組立性を得ることができた。これに対して、ニッケル層３３の厚さが７００ｎｍであると、チップの反り量は１２０μｍとなり、組立性がやや低くかった。
一方、ニッケル層３３の厚さを１０００ｎｍ以上とすると、チップの反りを抑える効果は飽和した。また、ニッケル層３３が厚くなり過ぎると、ダイシングの際にニッケルのバリが発生し、チップに外観不良が発生することがあった。このため、ニッケル層３３の厚さは１５００ｎｍ以下とすることが好ましい。なお、ニッケル層３３の厚さが１５００ｎｍよりも厚い場合であっても、予めダイシングラインのニッケル層３３を除去しておけば、工程数は増加するものの、バリの発生を防止することができる。
以上より、裏面側のニッケル層３３の厚さは、表面側のニッケル層２５の厚さの１５％以上、１５００ｎｍ以下とすることが好ましい。
以上より、裏面側のニッケル層３３の厚さは、表面側のニッケル層２５の厚さの１５％以上、１５００ｎｍ以下とすることが好ましい。
なお、裏面側のニッケル層３３の厚さを一定として、表面側のニッケル層２５の厚さを変化させても、同様な効果を得ることができる。
チップの反り量は、表面側のニッケル層２５の厚さにも依存する。前記のように、ニッケル層２５の厚さが５μｍであると、反り量は約８０μｍであった。ニッケル層２５の厚さが６μｍになると、反り量は約１００μｍに増大した。一方、ニッケル層２５の厚さが４μｍであると、反り量は約６０μｍに減少した。このように、裏面側のニッケル層３３の厚さが同一である場合、表面側のニッケル層２５が薄い方が、チップの反り量は小さくなった。
チップの反り量は、表面側のニッケル層２５の厚さにも依存する。前記のように、ニッケル層２５の厚さが５μｍであると、反り量は約８０μｍであった。ニッケル層２５の厚さが６μｍになると、反り量は約１００μｍに増大した。一方、ニッケル層２５の厚さが４μｍであると、反り量は約６０μｍに減少した。このように、裏面側のニッケル層３３の厚さが同一である場合、表面側のニッケル層２５が薄い方が、チップの反り量は小さくなった。
但し、装置１を用いたパッケージの組立時には、ニッケル層２５に対して半田付けを行うが、半田との合金化反応によってニッケルが消費される。このため、ニッケル層２５が薄すぎると、半田がアルミニウム−銅合金層２４及びアルミニウム層２３まで到達してしまい、装置１の信頼性が低下する。このため、十分な信頼性を確保するためには、ニッケル層２５の厚さは４μｍ以上であることが好ましく、５μｍ以上であることがより好ましい。
また、ニッケル層２５はリンを含むめっき液を用いた無電解めっき法によって形成されているため、数パーセント程度のリンを含む。一方、ニッケル層３３はスパッタ法によって形成されているため、ニッケルの純度が高い。ニッケルの純度が高いニッケル層３３の収縮力は、ニッケルの純度が低いニッケル層２５の収縮力よりも大きいため、ニッケル層３３はニッケル層２５よりも薄くても、ニッケル層２５の収縮力に対抗することができる。
更にまた、本実施形態においては、シリコン部分１０の厚さを６０〜１２０μｍとしている。これにより、ニッケル層２５及び３３の厚さの比を制御することにより、チップの反りを抑制する効果を、顕著に得ることができる。
図６（ａ）は、横軸にシリコン部分の厚さをとり、縦軸にチップの反り量をとって、シリコン部分の厚さがチップの反り量に及ぼす影響を例示するグラフ図であり、（ｂ）は、横軸にシリコン部分の厚さをとり、縦軸に反り減少値をとって、シリコン部分の厚さと、裏面のニッケル層を厚くすることによる反りの抑制効果との関係を例示するグラフ図である。「反り減少値」とは、図６（ａ）から求められ、ニッケル層３３の厚さが１０００ｎｍであるときのチップの反り量から、ニッケル層３３の厚さが７００ｎｍであるときのチップの反り量を減じた値である。
図６（ａ）及び（ｂ）に示すように、領域Ａにおいては、シリコン部分１０が厚く、元々チップの反り量が小さいため、裏面のニッケル層３３を厚くすることによってチップの反りを抑える効果は小さい。領域Ｂにおいては、領域Ａと比較するとシリコン部分１０が薄く、チップの反りが生じやすいため、裏面のニッケル層３３を厚くしてチップの反りを抑える効果が顕著に現れる。領域Ｃにおいては、シリコン部分がより薄く、チップの反りが極めて大きいため、裏面のニッケル層３３を厚くすることによってチップの反りを抑える効果は相対的に小さい。以上より、裏面のニッケル層３３を厚くする効果は、領域Ｂにおいて相対的に大きい。
図６（ａ）に示すように、シリコン部分１０の厚さが６０μｍ以上であると、チップの反り量を、良好な組立性が確実に実現できる１００μｍ以下とすることができる。一方、図６（ｂ）に示すように、シリコン部分１０の厚さが１２０μｍ以下であると、裏面のニッケル層３３を厚くすることによってチップの反りを抑える効果が顕著になる。従って、シリコン部分の厚さが６０〜１２０μｍであると、本実施形態の効果が顕著に得られる。
次に、第２の実施形態について説明する。
図７は、本実施形態に係る電力用半導体装置を例示する断面図である。
図７に示すように、本実施形態に係る電力用半導体装置２は、ＦＲＤ（Fast Recoverly Diode：高速リカバリーダイオード）である。
図７は、本実施形態に係る電力用半導体装置を例示する断面図である。
図７に示すように、本実施形態に係る電力用半導体装置２は、ＦＲＤ（Fast Recoverly Diode：高速リカバリーダイオード）である。
装置２においては、半導体部分としてのシリコン部分４０が設けられており、シリコン部分４０の上方には表面電極構造体２０が設けられており、シリコン部分４０の下方には裏面電極構造体３０が設けられている。また、表面電極構造体２０の周囲には絶縁膜５０が設けられている。表面電極構造体２０及び裏面電極構造体３０の構造は、前述の第１の実施形態と同様である。
シリコン部分４０には、下面側から順に、ドナー濃度が相対的に高い高濃度ｎ形カソード層４１、及び、ドナー濃度が相対的に低い低濃度ｎ形層４２が含まれる。また、低濃度ｎ形層４２の上面においては、この上面に対して平行な方向に沿って、アクセプタ濃度が相対的に高い高濃度ｐ形アノード層４３と、アクセプタ濃度が相対的に低い低濃度ｐ形アノード層４４とが、交互に配列されている。
本実施形態においても、表面側のニッケル層２５の少なくとも一部、及び裏面側のニッケル層３３の少なくとも一部を結晶化することにより、前述の第１の実施形態と同様に、チップの反りを抑えることができる。また、ニッケル層３３の厚さをニッケル層２５の厚さの１５％以上とすることにより、この効果をより確実に得ることができる。本実施形態における上記以外の構成、製造方法、動作及び効果は、前述の第１の実施形態と同様である。
なお、前述の各実施形態においては、表面電極構造体２０及び裏面電極構造体３０の双方にニッケル層を設ける例を示したが、表裏両面に設ける金属層はニッケル層には限定されない。例えば、アルミニウム層又は銅層のような他の金属層であっても、上述の効果が得られる。表面電極構造体２０にニッケル層２５の代わりにアルミニウム層を設ける場合は、裏面電極構造体３０にニッケル層３３の代わりに純アルミニウム層を設けてもよいが、アルミニウム−シリコン（ＡｌＳｉ）合金層又はアルミニウム−銅（ＡｌＣｕ）合金層を設けてもよい。純度が高いアルミニウムよりも、合金であるＡｌＳｉ及びＡｌＣｕの方が硬度が高いため、表面側のアルミニウム層の収縮力に対して対抗しやすいためである。
以上説明した実施形態によれば、チップ特性と組立性を両立させた電力用半導体装置及びその製造方法を実現することができる。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１、２：電力用半導体装置、１０：シリコン部分、１１：ｐ＋形コレクタ層、１２：ｎ＋形バッファー層、１３：ｎ−形バルク層、１４：ｐ形ベース層、１５：ｎ＋形エミッタ層、１６：トレンチゲート電極、１７：ゲート絶縁膜、２０：表面電極構造体、２１：チタン層、２２：チタン窒化物層、２３：アルミニウム層、２４：アルミニウム−銅合金層、２５：ニッケル層、２６：金層、３０：裏面電極構造体、３１：アルミニウム−シリコン合金層、３２：チタン層、３３：ニッケル層、３４：金−銀合金層、４０：シリコン部分、４１：高濃度ｎ形カソード層、４２：低濃度ｎ形層、４３：高濃度ｐ形アノード層、４４：低濃度ｐ形アノード層、５０：絶縁膜
Claims (11)
- 半導体部分と、
前記半導体部分の上面上に設けられ、第１金属を含み、少なくとも一部が結晶化した表面側金属層と、
前記半導体部分の下面上に設けられ、前記第１金属を含み、少なくとも一部が結晶化した裏面側金属層と、
を備えた電力用半導体装置。 - 前記第１金属はニッケルである請求項１記載の電力用半導体装置。
- 前記表面側金属層は、４〜１０質量％の範囲でリンを含有する請求項２記載の電力用半導体装置。
- 前記裏面側金属層の厚さは、前記表面側金属層の厚さの１５％以上である請求項１〜３のいずれか１つに記載の電力用半導体装置。
- 前記半導体部分はシリコンを含み、
前記半導体部分の厚さは６０〜１２０μｍである請求項１〜４のいずれか１つに記載の電力用半導体装置。 - 耐圧が６００〜８００Ｖである請求項１〜５のいずれか１つに記載の電力用半導体装置。
- 絶縁ゲートバイポーラトランジスタである請求項１〜６のいずれか１つに記載の電力用半導体装置。
- 高速リカバリーダイオードである請求項１〜６のいずれか１つに記載の電力用半導体装置。
- 半導体部分の上面上に、第１金属を含む表面側金属層を形成する工程と、
前記半導体部分の下面内に不純物を導入する工程と、
熱処理を施すことにより、前記不純物を活性化すると共に前記表面側金属層の少なくとも一部を結晶化させる工程と、
前記半導体部分の下面上に、前記第１金属を含む裏面側金属層を、その少なくとも一部が結晶化するように形成する工程と、
を備えた電力用半導体装置の製造方法。 - 前記半導体部分はシリコンを含み、
前記第１金属をニッケルとする請求項９記載の電力用半導体装置の製造方法。 - 前記表面側金属層を形成する工程は、無電解めっき法によって行い、
前記裏面側金属層を形成する工程は、スパッタ法によって行う請求項９または１０に記載の電力用半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013186709A JP2015053455A (ja) | 2013-09-09 | 2013-09-09 | 電力用半導体装置及びその製造方法 |
| TW102147769A TWI525812B (zh) | 2013-09-09 | 2013-12-23 | Power semiconductor device and manufacturing method thereof |
| CN201410022672.2A CN104425580A (zh) | 2013-09-09 | 2014-01-17 | 功率用半导体装置及其制造方法 |
| US14/194,478 US20150069614A1 (en) | 2013-09-09 | 2014-02-28 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013186709A JP2015053455A (ja) | 2013-09-09 | 2013-09-09 | 電力用半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015053455A true JP2015053455A (ja) | 2015-03-19 |
Family
ID=52624813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013186709A Pending JP2015053455A (ja) | 2013-09-09 | 2013-09-09 | 電力用半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20150069614A1 (ja) |
| JP (1) | JP2015053455A (ja) |
| CN (1) | CN104425580A (ja) |
| TW (1) | TWI525812B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018061053A (ja) * | 2015-04-06 | 2018-04-12 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
| JP2020025134A (ja) * | 2015-09-15 | 2020-02-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2020035812A (ja) * | 2018-08-28 | 2020-03-05 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| US10685932B2 (en) | 2016-06-08 | 2020-06-16 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2022154154A (ja) * | 2021-03-30 | 2022-10-13 | 株式会社東芝 | 半導体装置 |
| WO2023090196A1 (ja) * | 2021-11-16 | 2023-05-25 | 株式会社フルヤ金属 | 半導体デバイス及びそれに用いる酸化防止用金属材料並びに該金属材料のスパッタリングターゲット及び蒸着源 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6113679B2 (ja) * | 2014-03-14 | 2017-04-12 | 株式会社東芝 | 半導体装置 |
| JP6455335B2 (ja) * | 2015-06-23 | 2019-01-23 | 三菱電機株式会社 | 半導体装置 |
| KR20180095590A (ko) * | 2016-01-19 | 2018-08-27 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법 |
| JP7271166B2 (ja) * | 2018-12-21 | 2023-05-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| IT202100001922A1 (it) * | 2021-01-29 | 2022-07-29 | St Microelectronics Srl | Struttura di contatto dal retro perfezionata per un dispositivo a semiconduttore e relativo procedimento di fabbricazione |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08158058A (ja) * | 1994-11-29 | 1996-06-18 | Nippon Kanizen Kk | Ｎｉ−Ｐ−Ｂ系無電解めっき皮膜及びこの皮膜を用いた機械部品 |
| JP2011222898A (ja) * | 2010-04-14 | 2011-11-04 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2013014809A (ja) * | 2011-07-05 | 2013-01-24 | Nippon Kanizen Kk | 無電解ニッケルめっき皮膜および無電解ニッケルめっき液 |
| JP2013166998A (ja) * | 2012-02-16 | 2013-08-29 | Jx Nippon Mining & Metals Corp | 無電解Ｎｉめっき被膜を有する構造物、半導体ウェハ及びその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788390B2 (ja) * | 2005-06-07 | 2011-10-05 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2011151350A (ja) * | 2009-12-22 | 2011-08-04 | Renesas Electronics Corp | 半導体装置の製造方法、及び半導体装置 |
| FR2955522B1 (fr) * | 2010-01-28 | 2012-02-24 | Commissariat Energie Atomique | Moule pour la lithographie par nano-impression assistee uv et procedes de realisation d'un tel moule |
| JP2013012676A (ja) * | 2011-06-30 | 2013-01-17 | Toshiba Corp | 磁気抵抗効果素子およびその製造方法 |
| CN103144370B (zh) * | 2011-12-07 | 2016-07-13 | 深圳富泰宏精密工业有限公司 | 铝制品及其制备方法 |
-
2013
- 2013-09-09 JP JP2013186709A patent/JP2015053455A/ja active Pending
- 2013-12-23 TW TW102147769A patent/TWI525812B/zh not_active IP Right Cessation
-
2014
- 2014-01-17 CN CN201410022672.2A patent/CN104425580A/zh active Pending
- 2014-02-28 US US14/194,478 patent/US20150069614A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08158058A (ja) * | 1994-11-29 | 1996-06-18 | Nippon Kanizen Kk | Ｎｉ−Ｐ−Ｂ系無電解めっき皮膜及びこの皮膜を用いた機械部品 |
| JP2011222898A (ja) * | 2010-04-14 | 2011-11-04 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP2013014809A (ja) * | 2011-07-05 | 2013-01-24 | Nippon Kanizen Kk | 無電解ニッケルめっき皮膜および無電解ニッケルめっき液 |
| JP2013166998A (ja) * | 2012-02-16 | 2013-08-29 | Jx Nippon Mining & Metals Corp | 無電解Ｎｉめっき被膜を有する構造物、半導体ウェハ及びその製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018061053A (ja) * | 2015-04-06 | 2018-04-12 | 三菱電機株式会社 | 半導体素子及びその製造方法 |
| JP2020025134A (ja) * | 2015-09-15 | 2020-02-13 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2017108074A (ja) * | 2015-12-11 | 2017-06-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN107017288A (zh) * | 2015-12-11 | 2017-08-04 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
| US10685932B2 (en) | 2016-06-08 | 2020-06-16 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2020035812A (ja) * | 2018-08-28 | 2020-03-05 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| JP7075847B2 (ja) | 2018-08-28 | 2022-05-26 | 株式会社 日立パワーデバイス | 半導体装置および電力変換装置 |
| JP2022154154A (ja) * | 2021-03-30 | 2022-10-13 | 株式会社東芝 | 半導体装置 |
| JP7551554B2 (ja) | 2021-03-30 | 2024-09-17 | 株式会社東芝 | 半導体装置 |
| WO2023090196A1 (ja) * | 2021-11-16 | 2023-05-25 | 株式会社フルヤ金属 | 半導体デバイス及びそれに用いる酸化防止用金属材料並びに該金属材料のスパッタリングターゲット及び蒸着源 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI525812B (zh) | 2016-03-11 |
| CN104425580A (zh) | 2015-03-18 |
| US20150069614A1 (en) | 2015-03-12 |
| TW201511258A (zh) | 2015-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015053455A (ja) | 電力用半導体装置及びその製造方法 | |
| US9666437B2 (en) | Method for manufacturing semiconductor device | |
| US20150069613A1 (en) | Semiconductor device and manufacturing method thereof | |
| JP6455335B2 (ja) | 半導体装置 | |
| JP6627359B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9252218B2 (en) | Silicon carbide semiconductor element and fabrication method thereof | |
| JP2007335431A (ja) | 半導体装置とその製造方法 | |
| JP2014082367A (ja) | パワー半導体装置 | |
| US20170186847A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2004022878A (ja) | 半導体装置およびその製造方法 | |
| JP2007036211A (ja) | 半導体素子の製造方法 | |
| JPWO2010109572A1 (ja) | 半導体装置 | |
| JP3767585B2 (ja) | 半導体装置 | |
| JP6617546B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4604633B2 (ja) | 半導体装置とその製造方法 | |
| US9741805B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2008171890A (ja) | 半導体装置用電極膜 | |
| JP2009010421A (ja) | 半導体装置を回路基板に実装する方法 | |
| JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
| JP2012129537A (ja) | 半導体装置 | |
| US11462634B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5840228B2 (ja) | 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 | |
| JP7509711B2 (ja) | 半導体装置 | |
| JP2017157776A (ja) | 電極膜、電極膜を有する半導体装置及び半導体装置の製造方法 | |
| US20150076516A1 (en) | Semiconductor device and semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160816 |