JP5840228B2 - 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 - Google Patents
炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 Download PDFInfo
- Publication number
- JP5840228B2 JP5840228B2 JP2013551179A JP2013551179A JP5840228B2 JP 5840228 B2 JP5840228 B2 JP 5840228B2 JP 2013551179 A JP2013551179 A JP 2013551179A JP 2013551179 A JP2013551179 A JP 2013551179A JP 5840228 B2 JP5840228 B2 JP 5840228B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor element
- wire
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 218
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 218
- 239000004065 semiconductor Substances 0.000 title claims description 172
- 238000000034 method Methods 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 91
- 238000005520 cutting process Methods 0.000 claims description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000003754 machining Methods 0.000 claims description 29
- 230000002950 deficient Effects 0.000 claims description 24
- 238000001816 cooling Methods 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 description 25
- 230000003746 surface roughness Effects 0.000 description 14
- 239000011347 resin Substances 0.000 description 8
- 229920005989 resin Polymers 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001369 Brass Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000010951 brass Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H7/00—Processes or apparatus applicable to both electrical discharge machining and electrochemical machining
- B23H7/02—Wire-cutting
- B23H7/04—Apparatus for supplying current to working gap; Electric circuits specially adapted therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23H—WORKING OF METAL BY THE ACTION OF A HIGH CONCENTRATION OF ELECTRIC CURRENT ON A WORKPIECE USING AN ELECTRODE WHICH TAKES THE PLACE OF A TOOL; SUCH WORKING COMBINED WITH OTHER FORMS OF WORKING OF METAL
- B23H9/00—Machining specially adapted for treating particular metal objects or for obtaining special effects or results on metal objects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Mechanical Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法に関するものであり、詳しくは放電破壊に対する信頼性の高い炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法に関するものである。
炭化珪素半導体素子では、高電圧が印加されるため、炭化珪素半導体素子の端側面に電荷が蓄積されやすく、蓄積された電荷が沿面放電を引き起こして素子が破壊されることが知られている。
この沿面放電を防ぐために、炭化珪素半導体素子の表面に金属膜を形成して、炭化珪素半導体素子に高電圧が印加され、炭化珪素半導体素子の端側面等に蓄積された電荷の局在化を防ぐ方法（例えば、特許文献１）が提案されている。
沿面放電を防ぐために、炭化珪素半導体素子表面に金属膜等の導電層を形成する場合、炭化珪素半導体素子の４つの端側面にも導電層を形成することが必要である。しかし、切断された炭化珪素半導体素子の厚みは薄く、通常３５０μｍ以下である。この炭化珪素半導体素子の端側面に、導電ペースト、金属蒸着膜、半田等からなる導電層を、正確かつ簡便に形成することは非常に困難であるという問題がある。
本発明は、このような課題を解決するためになされたもので、炭化珪素半導体素子の端側面に導電層を、正確かつ簡便に形成し、炭化珪素半導体素子の沿面放電を防ぎ、信頼性の高い炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュールを得ることを目的としている。
本発明の炭化珪素半導体素子の製造方法は、炭化珪素半導体デバイス基板をステージに固定し、炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を切断して切り出すことによってそれぞれを炭化珪素半導体素子として形成する工程と、炭化珪素半導体素子の端側面に炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を形成する工程とを、ステージとワイヤ線との間に電圧を印加する放電加工法を用いて一工程で行うものである。
また、本発明の炭化珪素半導体モジュールの製造方法は、炭化珪素半導体デバイス基板をステージに固定し、炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を切断して切り出すことによってそれぞれを炭化珪素半導体素子として形成する工程と、炭化珪素半導体素子の端側面に炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を形成する工程とを、ステージとワイヤ線との間に電圧を印加する放電加工法を用いて一工程で行うものである。
本発明の製造方法を用いることにより、炭化珪素半導体デバイス基板を切断して作製した炭化珪素半導体素子の端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する導電層を正確かつ簡便に形成することができ、炭化珪素半導体素子に高電圧を印加した場合に見られる沿面放電を防止し、信頼性の高い炭化珪素半導体素子の製造方法を得ることができる。
また、本発明の製造方法では、その端側面に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層が形成されるので、沿面放電の発生が抑制された信頼性の高い炭化珪素半導体素子を得ることができる。さらに副次的な効果として、放電加工により炭化珪素半導体素子の端側面に形成した導電層の表面粗さを０．１μｍ以上１０μｍ以下とすることで、炭化珪素半導体モジュール作製において炭化珪素半導体素子とそれを覆う樹脂との密着性の向上した炭化珪素半導体素子を得ることができる。
実施の形態の説明及び各図において、同一の符号を付した部分は、同一又は相当する部分を示すものである。また、実施の形態において、炭化珪素半導体デバイス基板とは、炭化珪素ウエハ基板にダイオード、トランジスタ等の半導体デバイスを形成した状態のものを示し、炭化珪素半導体素子とは、炭化珪素半導体デバイス基板から切り出された半導体デバイスあって、単独で電子部品としての機能を有するものを示している。また、炭化珪素半導体モジュールとは、１個または複数の炭化珪素半導体素子と、必要に応じて、その他の電子部品とを合わせて、動作、機能する状態としたものを示している。なお、炭化珪素半導体素子としては、ショットキーバリアダイオード等の各種ダイオードであっても良く、ＭＯＳＦＥＴ（電界効果トランジスタ）等の各種トランジスタ、さらにはそれらの半導体素子の組み合わせであっても良いことは言うまでも無い。
実施の形態１．
＜炭化珪素半導体デバイス基板の切断＞
図１を用いて、本実施の形態における炭化珪素半導体デバイス基板１ａの切断工程を説明する。図１は、実施の形態１で用いたワイヤーカット放電加工機の概略図である。
＜炭化珪素半導体デバイス基板の切断＞
図１を用いて、本実施の形態における炭化珪素半導体デバイス基板１ａの切断工程を説明する。図１は、実施の形態１で用いたワイヤーカット放電加工機の概略図である。
炭化珪素半導体デバイス基板１ａ上に半導体デバイスが複数個形成され、その後に放電加工法を用いて炭化珪素半導体デバイス基板１ａを切断し、個々の炭化珪素半導体素子が切り出される。本実施の形態では炭化珪素ショットキーバリアダイオードを炭化珪素半導体デバイス基板１ａ上に形成し、切り出して炭化珪素ショットキーバリアダイオード素子を得た。炭化珪素ショットキーバリアダイオードの構造は後述する。
図１に示すように、本実施の形態においては、シングルワイヤー型のワイヤーカット放電加工機を用いた。ワイヤーカット放電加工機は、ワイヤーガイド２ａにかけられたワイヤー線３ａ、加工対象物を載せＸ−Ｙ面内での移動が可能なステージ４ａ、ステージを移動させ切断位置を変化させるステージ制御部５ａ、パルス電圧をワイヤー線に印加する加工電源６ａ、ワイヤー線の送りを制御するワイヤー制御部７ａ、及び放電加工の工程全体を制御する放電加工制御部８ａから構成されている。
炭化珪素ショットキーバリアダイオードが複数個形成された炭化珪素半導体デバイス基板１ａが、導電性のダイシングテープを用いてステージ４ａに固定される。ワイヤー線３ａと炭化珪素半導体デバイス基板１ａとに加工電源６ａからパルス電圧が印加され、切断が開始される。炭化珪素半導体デバイス基板１ａの端部から切断し、ステージ制御部５ａによりステージ４ａを移動させて炭化珪素半導体デバイス基板１ａが切断され、炭化珪素半導体素子が切り出される。
本実施の形態においては、放電加工機のワイヤー線３ａは、厚さ1μｍの黄銅被覆した直径５０μｍのスチール線が用いられる。また、ワイヤー線３ａに印加されるパルス電圧は、ワイヤー線側を（−）、炭化珪素半導体デバイス基板１ａ側を（＋）として接続されて印加された。パルス幅１μ秒（２５％ｄｕｔｙ）、８０Ｖのパルス電圧を印加し、ワイヤー線３ａの送り速度は０．５ｍｍ／分で、純水中で切断を行なった。
＜炭化珪素ショットキーバリアダイオードの構成＞
図２を用いて、本実施の形態における炭化珪素ショットキーバリアダイオードの構成を説明する。図２は、実施の形態１におけるショットキーバリアダイオードの断面模式図である。
図２を用いて、本実施の形態における炭化珪素ショットキーバリアダイオードの構成を説明する。図２は、実施の形態１におけるショットキーバリアダイオードの断面模式図である。
ｎ型で低抵抗の炭化珪素基板９上に、ｎ型の炭化珪素エピタキシャル層１０が形成される。本実施の形態においては、この炭化珪素基板９と炭化珪素エピタキシャル層１０を合わせて、炭化珪素基体１１と呼ぶ。ここで用いた炭化珪素基板９は、結晶構造が４Ｈの炭化珪素基板であり、六方晶の（０００１）面が炭化珪素基板表面から８°あるいは４°傾いた結晶構造となっている。
この炭化珪素エピタキシャル層１０の表面に、ｐ型不純物として例えばアルミニウム（Ａｌ）を含有するイオン注入領域１２がリング状に形成される。また、このイオン注入領域１２に囲まれた炭化珪素エピタキシャル層１０の表面には、周囲がイオン注入層１２の表面の一部を覆うようにショットキー電極１３が形成され、このショットキー電極１３上にアノード電極１４が形成される。
さらに、炭化珪素エピタキシャル層１０の表面を覆うように、ポリイミドからなる絶縁層１５が形成される。
炭化珪素基板９の裏面、つまりｎ型の炭化珪素エピタキシャル層１０を形成した面の反対面にはカソード電極１６が形成される。ここでカソード電極１６はＮｉ（ニッケル）が用いられ、電極形成後約１０００℃に加熱してシリサイド化される。
さらに、本実施の形態の炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子では、炭化珪素基体１１の４つの端側面、つまり放電加工機により切断した４つの面に導電層１７が形成される。
＜導電層について＞
放電加工機により切断した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子の端側面に形成された導電層１７の体積抵抗率は、放電加工機の切断条件により変化するが、主に２〜７Ωｃｍであり、炭化珪素基体１１を構成する炭化珪素基板９や炭化珪素エピタキシャル層１０と比べ非常に低抵抗であった。また導電層１７の膜厚は１５μｍであった。
放電加工機により切断した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子の端側面に形成された導電層１７の体積抵抗率は、放電加工機の切断条件により変化するが、主に２〜７Ωｃｍであり、炭化珪素基体１１を構成する炭化珪素基板９や炭化珪素エピタキシャル層１０と比べ非常に低抵抗であった。また導電層１７の膜厚は１５μｍであった。
また、炭化珪素半導体素子の端側面に形成された導電層１７は、炭化珪素基板９や炭化珪素エピタキシャル層１０に比べ、珪素元素の比率が低く、炭素リッチ層、言い換えれば、珪素欠乏層であり、結晶構造も端側面以外の炭化珪素が六方晶の４Hであるが、この低抵抗の珪素欠乏層は炭化珪素基板９や炭化珪素エピタキシャル層１０よりも結晶性が低下していることが確認された。
導電層１７についての以上の検討の結果、放電加工により切断した炭化珪素半導体素子の端側面に形成された導電層１７は、低抵抗の珪素欠乏層であることが分かった。
この放電加工法による切断工程においては、切断部分の炭化珪素は非常に高温に加熱され、溶融する。さらに加熱されると、炭素と珪素を比較すると珪素の沸点の方が低いため、珪素が優先的に気化され、炭素は気化することなく溶融状態で残存すると考えられる。
この状態で、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子が切断され、冷却されると、炭化珪素半導体素子の端側部には通常の炭化珪素と比べ、珪素が欠乏するため、炭素リッチとなった低抵抗の珪素欠乏層が形成されたと考えられる。
＜低抵抗の珪素欠乏層の効果＞
以上のように、炭化珪素半導体素子の端側部に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層（導電層１７）を有する、炭化珪素半導体デバイス基板１ａから放電加工法を用いて切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、高電圧を印加した場合でも沿面放電を生じることがなく、放電破壊を生じない高い信頼性を示した。
以上のように、炭化珪素半導体素子の端側部に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層（導電層１７）を有する、炭化珪素半導体デバイス基板１ａから放電加工法を用いて切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、高電圧を印加した場合でも沿面放電を生じることがなく、放電破壊を生じない高い信頼性を示した。
さらに、炭化珪素半導体デバイス基板１ａから放電加工法を用いて切り出した炭化珪素半導体素子をパッケージ加工し、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
この導電層１７である炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の高電圧印加時の沿面放電を防止することができ、高い信頼性を得ることができる。
本実施の形態では、ワイヤー線３ａの直径５０μｍとしたが、特に限定するものではなく、直径２５μｍから５００μｍのワイヤー線３ａであれば用いることができる。ただし、細いワイヤー線では、十分な電流を流すことができず、加工速度が非常に遅くなる場合がある。また太い場合は、一般に切断する時の加工幅（溶融し除去される幅）はワイヤー線の直径よりやや大きくなるため、細かい炭化珪素半導体素子の切り出しには不向きである。このような観点から、ワイヤー線３ａの直径は、５０μｍから１００μｍが好ましい。
本実施の形態では、パルス電圧は８０Ｖ、パルス幅１μ秒（２５％ｄｕｔｙ）、ワイヤー送り速度０．５ｍｍ／分としたが、特に限定されるものではなく、切断する炭化珪素半導体デバイス基板１ａの特性、厚み等に基づいて定めることができる。具体的には、パルス電圧５０Ｖ〜３００Ｖ、パルス幅０．１〜１０μ秒、１０〜８０％ｄｕｔｙ、ワイヤー送り速度０．１ｍｍ〜１０ｍｍ／分の範囲で切断の状況に応じて、調整することが好ましい。
また、本実施の形態では、ショットキー電極１３はＴｉが用いられたが、特に限定するものではなく、Ｍｏ等を用いることができる。また、アノード電極１４にはＡｌが用いられたが、特に限定するものではなく、Ｃｕ、Ａｌ／Ｎｉ／Ａｕ等の金属膜を用いることができる。
さらに、炭化珪素エピタキシャル層１０の表面を覆う絶縁膜１５はポリイミドを用いたが、特に限定するものではなく、絶縁性を有し、炭化珪素基板面に形成できるものであれば良く、ＳｉＯ２、ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）等の無機膜でも用いることができる。
炭化珪素半導体素子の端側部に炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層（導電層１７）の体積抵抗率は特に限定するものではないが、７Ωｃｍ以下であることが好ましい。７Ωｃｍ以下では蓄積した電荷を局在化させない効果が顕著であり、炭化珪素半導体素子の沿面放電を確実に防止することができる。
炭化珪素半導体素子の端側部の、炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層（導電層１７）の膜厚は特に限定するものではないが、蓄積した電荷を局在化させず、製造工程での傷、衝撃等によっても低抵抗の珪素欠乏層（導電層１７）が安定である観点から、１０μｍ以上、２０μｍ以下であることが好ましい。
また、本実施の形態においては、炭化珪素半導体デバイス基板１ａ上に作成した炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを切断した例を示したが、その他の炭化珪素半導体素子である、電界効果半導体（ＭＯＳＦＥＴ等）、絶縁ゲートバイポーラ半導体（ＩＧＢＴ）であっても同様の効果、具体的には、正確かつ簡便に低抵抗の珪素欠乏層を炭化珪素半導体素子の端側面に作成することができ、高電圧印加時の沿面放電を防止し、この炭化珪素半導体素子を用いた炭化珪素半導体モジュールは高い信頼性を得ることができる。
実施の形態２
＜炭化珪素半導体デバイス基板の切断＞
図３を用いて、本実施の形態における炭化珪素半導体デバイス基板１ｂの切断工程を説明する。図３は、実施の形態２で用いたマルチワイヤーカット放電加工機の概略図である。
＜炭化珪素半導体デバイス基板の切断＞
図３を用いて、本実施の形態における炭化珪素半導体デバイス基板１ｂの切断工程を説明する。図３は、実施の形態２で用いたマルチワイヤーカット放電加工機の概略図である。
実施の形態１においては、１本のワイヤー線３ａを用いた放電加工機を用いたが、本実施の形態においては、より炭化珪素半導体デバイス基板１ｂから炭化珪素半導体素子を効率的に切り出すことができるよう、マルチワイヤー方式の放電加工機が用いられる。
放電加工制御部８ｂは、ステージ制御部５ｂ、加工電源６ｂ、ワイヤー制御部７ｂに信号を送り、それぞれステージ制御部５ｂによりステージの高さ、位置を、加工電源６ｂによりワイヤー線３ｂとステージ４ｂ間に印加するパルス電圧、パルス幅等を、ワイヤー制御部７ｂによりワイヤー線３ｂの送り速度を、制御用コンピュータ（図示せず）に入力された加工条件等に従って調整し制御する。
まず、ステージ４ｂ上に実施の形態１と同様の炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板１ｂが導電性のダイシング保護テープ上に貼り付けて固定される。ステージ４ｂの高さを調整し、炭化珪素半導体デバイス基板１ｂとワイヤー線３ｂが、所定の間隙を保つように調整する。
ワイヤーガイド２ｂに掛けたワイヤー線３ｂを一定の送り速度で移動させながら、ワイヤー線３ｂにパルス電圧を印加し、炭化珪素半導体デバイス基板１ｂの切断を行なう。炭化珪素半導体デバイス基板１ｂの表面が溶融し、切断されると、炭化珪素半導体デバイス基板１ｂとワイヤー線３ｂの間隙を保持するように、ステージ４ｂの高さを逐次調整する。この工程を継続して繰り返し、炭化珪素半導体デバイス基板１ｂの切断を行ない、炭化珪素ショットキーバリアダイオードが個々の炭化珪素半導体素子ごとに切り出される。
＜炭化珪素ショットキーバリアダイオードの構成等＞
切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、実施の形態１と同様に図２に示した構成であり、切断面には導電層１７である低抵抗の珪素欠乏層が形成される。この低抵抗の珪素欠乏層の体積低効率は５Ωｃｍ、膜厚は約１５μｍであった。
切り出した炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子は、実施の形態１と同様に図２に示した構成であり、切断面には導電層１７である低抵抗の珪素欠乏層が形成される。この低抵抗の珪素欠乏層の体積低効率は５Ωｃｍ、膜厚は約１５μｍであった。
＜低抵抗の珪素欠乏層の効果＞
以上のように、その端側部に導電層１７である低抵抗の珪素欠乏層を有する、炭化珪素半導体デバイス基板１ｂからマルチワイヤーカット放電加工機を用いて切り出した炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードは、高電圧を印加した場合でも沿面放電を生じることがなく、高い信頼性を示した。
以上のように、その端側部に導電層１７である低抵抗の珪素欠乏層を有する、炭化珪素半導体デバイス基板１ｂからマルチワイヤーカット放電加工機を用いて切り出した炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードは、高電圧を印加した場合でも沿面放電を生じることがなく、高い信頼性を示した。
さらに、炭化珪素半導体デバイス基板１ｂから放電加工法を用いて切り出した炭化珪素半導体素子を用いた炭化珪素半導体モジュールは、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
この低抵抗の珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の端側面に導電層１７である低抵抗の珪素欠乏層を形成することができ、信頼性の高い炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子を得ることができる。また、この炭化珪素半導体素子を用いた炭化珪素半導体モジュールは高い信頼性を得ることができる。
本実施の形態においては、ワイヤー線３ｂの直径７５μｍ、パルス電圧１５０Ｖ、パルス幅０．２μ秒（５０％ｄｕｔｙ）の条件で切断を行なったが、特に限定されるものではなく、切断する炭化珪素半導体デバイス基板１ｂの特性、厚み等に基づいて定めることができる。具体的には、実施の形態１と同様に、パルス電圧５０Ｖ〜３００Ｖ、パルス幅０．１〜１０μ秒、１０〜８０％ｄｕｔｙ、ワイヤー送り速度０．１ｍｍ〜１０ｍｍ／分の範囲で切断の状況に応じて、調整することが好ましい。
実施の形態３
実施の形態２のマルチワイヤーカット放電加工機を用いて、実施の形態１と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板１ｃの切断を行なった。本実施の形態においては、図４に示すように、切断する炭化珪素半導体デバイス基板１ｃ上に冷却板１９を取り付けた。
実施の形態２のマルチワイヤーカット放電加工機を用いて、実施の形態１と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板１ｃの切断を行なった。本実施の形態においては、図４に示すように、切断する炭化珪素半導体デバイス基板１ｃ上に冷却板１９を取り付けた。
図４は実施の形態３における炭化珪素半導体デバイス基板１ｃの放電加工時の表面冷却機構を示す上面模式図、図５は実施の形態３における炭化珪素半導体デバイス基板１ｃの放電加工時の表面冷却機構を示す断面模式図である。マルチワイヤーカット放電加工機では、同時に複数のワイヤー線３ｃを用いて炭化珪素半導体デバイス基板１ｃを切断するが、図４においては構成を簡略化するために、１本のワイヤー線３ｃのみ着目し、ワイヤー線３ｃ、炭化珪素半導体デバイス基板１ｃ、半導体デバイス１８と冷却板１９との位置関係を図示した。
冷却板１９は、銅からなり、ワイヤー線３ｃを挟むように、一定の間隙を保持して炭化珪素半導体デバイス基板１ｃ面に取り付けられる。放電加工法により切断する時には、ワイヤー線３ｃに近接する切断部分は非常に高温に加熱され、溶融されることで切断される。切断後、すぐに冷却しない場合、炭化珪素半導体デバイス基板１ｃ上に形成した半導体デバイス１８の絶縁層（図５には図示しないが、図２の絶縁層１５に相当する。）等を形成する樹脂膜やアノード電極等の電極材料がその熱の影響で劣化する場合がある。
そこで本実施の形態においては、放電加工法により切断した後に、炭化珪素半導体デバイス基板１ｃをすぐに冷却できるように、冷却板１９を取り付け、実施の形態２と同様の切断条件で、炭化珪素半導体デバイス基板１ｃの切断を行なった。
本実施の形態に示す冷却板１９を備えた炭化珪素半導体デバイス基板１ｃの切断により、切断後に炭化珪素半導体デバイス基板１ｃが冷却されるため、絶縁膜を形成する樹脂膜や電極材料の劣化のない、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子を得ることができた。
また、炭化珪素ショットキーバリアダイオードの炭化珪素半導体素子の切断面である、炭化珪素半導体素子の端側面には導電層１７である低抵抗の珪素欠乏層が形成され、炭化珪素ショットキーバリアダイオードは高電圧を印加した場合でも沿面放電を生じることがなく、高い信頼性を示した。
さらに、炭化珪素半導体デバイス基板１ｃから放電加工法を用いて切り出した炭化珪素半導体素子を用いた炭化珪素半導体モジュールも、高電圧を印加して評価しても同様に放電破壊を生じない高い信頼性が得られた。
この低抵抗の珪素欠乏層は、放電加工機により切断する工程中に形成されるため、切断面、つまり炭化珪素半導体素子の端側面に正確に形成することができ、新たな工程を必要としないので簡便に炭化珪素半導体素子の信頼性を高めることができる。
なお、上述した各実施の形態で得た炭化珪素からなる炭化珪素半導体素子は、他の半導体素子、他の電子部品と組み合わせて、炭化珪素半導体モジュールとして使用することもできることは言うまでも無い。
実施の形態４
実施の形態２のマルチワイヤーカット放電加工機を用いて、実施の形態１と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板１ｄの切断を行った。実施の形態１〜３では、炭化珪素半導体デバイス基板を切断した後に、炭化珪素半導体素子の端側面に形成される導電層１７の体積抵抗率、放電破壊に対する信頼性を中心に評価してきたが、本実施の形態では、導電層１７の表面粗さ（Ｒａ）に着目し、炭化珪素半導体素子表面に形成する樹脂膜の密着性を評価した。
実施の形態２のマルチワイヤーカット放電加工機を用いて、実施の形態１と同様の炭化珪素半導体素子である炭化珪素ショットキーバリアダイオードを形成した炭化珪素半導体デバイス基板１ｄの切断を行った。実施の形態１〜３では、炭化珪素半導体デバイス基板を切断した後に、炭化珪素半導体素子の端側面に形成される導電層１７の体積抵抗率、放電破壊に対する信頼性を中心に評価してきたが、本実施の形態では、導電層１７の表面粗さ（Ｒａ）に着目し、炭化珪素半導体素子表面に形成する樹脂膜の密着性を評価した。
図６（ａ）は炭化珪素半導体デバイス基板とワイヤー線の間に印加したパルス電圧特性、図６（ｂ）は、その結果得られた導電層の表面粗さのイメージ図を示している。本実施の形態においては、炭化珪素半導体デバイス基板１ｄの切断を、直径５０μｍのワイヤ線３ａを用い、図６（ａ）に示すように、パルス電圧８０Ｖ、パルス幅１μ秒（５０％ｄｕｔｙ）の条件で行い、３パルスに１回の割合でパルス電圧１２０Ｖのパルス電圧を印加した。ワイヤー線３ａの送り速度は０．５ｍｍ／分とした。
図７は本実施の形態で炭化珪素半導体デバイス基板から炭化珪素半導体素子を切断した際の炭化珪素半導体素子の端側面に形成された導電層表面のＡＦＭ（Atomic Force Microscope）像である。図７に示したように作製した導電層１７の表面のＡＦＭ観察を行い、表面粗さ（Ｒａ）を求めた。表面粗さは約０．４μｍであり、図６（ｂ）に表面粗さのイメージ図を示したように、パルス電圧を変化させた周期で表面形状が変化した。本実施の形態では、パルス電圧を周期的に変化させることで切断表面の表面粗さを変えることを示したが、パルス電圧だけでなく、ワイヤー線の送り速度、パルス幅、ｄｕｔｙ比等を同様に周期的に変えることでも表面粗さを変えることができる。また本実施の形態では、図４に示した冷却板１９を設置せずに加工したが、冷却板１９を用いても同様に切断を行うことができる。
この切断した炭化珪素ショットキーバリアダイオードの表面に樹脂膜を形成すると高い密着力を示し、優れた信頼性の樹脂膜を得ることができた。上記の切断条件を種々変えて、表面粗さの異なる切断面を形成して樹脂膜の密着性、信頼性を評価したところ、導電層１７の表面粗さを０．１μｍ以上、１０μｍ以下としたとき高い密着力、優れた信頼性を得ることができた。導電層１７の表面粗さが０．１μｍ未満では表面粗さが小さく、良好な密着性を得ることができなかった。また表面粗さが１０μｍを超える場合は、樹脂膜の密着性は比較的十分であったが、膜表面の凹凸が大きく、段差部分から水分の侵入等が起こり、信頼性を高めることができなかった。
１ａ 炭化珪素半導体デバイス基板、１ｂ 炭化珪素半導体デバイス基板、１ｃ 炭化珪素半導体デバイス基板、１ｄ 炭化珪素半導体デバイス基板２ａ ワイヤーガイド、２ｂ ワイヤーガイド、３ａ ワイヤー線、３ｂ ワイヤー線、３ｃ ワイヤー線、４ａ ステージ、４ｂ ステージ、５ａ ステージ制御部、５ｂ ステージ制御部、６ａ 加工電源、６ｂ 加工電源、７ａ ワイヤー制御部、７ｂ ワイヤー制御部、８ａ 放電加工制御部、８ｂ 放電加工制御部、９ 炭化珪素基板、１０ エピタキシャル炭化珪素層、１１ 炭化珪素基体、１２ イオン注入領域、１３ ショットキー電極、１４ アノード電極、１５ 絶縁層、１６ カソード電極、１７ 導電層、１８ 半導体デバイス、１９ 冷却板。
Claims (5)
- 炭化珪素半導体デバイス基板をステージに固定し、前記炭化珪素半導体デバイス基板上に形成された複数の半導体デバイスの間を切断して切り出すことによってそれぞれを炭化珪素半導体素子として形成する工程と、前記炭化珪素半導体素子の端側面に前記炭化珪素半導体デバイス基板の炭化珪素基体の体積抵抗率よりも低い体積抵抗率を有する珪素欠乏層を形成する工程とを、前記ステージとワイヤ線との間に電圧を印加する放電加工法を用いて一工程で行う炭化珪素半導体素子の製造方法。
- 前記珪素欠乏層の体積抵抗率が７Ωｃｍ以下である請求項１に記載の炭化珪素半導体素子の製造方法。
- 前記珪素欠乏層の厚みが１０μｍ以上、２０μｍ以下である請求項１に記載の炭化珪素半導体素子の製造方法。
- 前記放電加工法を用いた前記一工程を行う際に、前記炭化珪素半導体デバイス基板表面に冷却機構が取り付けられる請求項１に記載の炭化珪素半導体素子の製造方法。
- 請求項１から請求項４のうちいずれか１項に記載の炭化珪素半導体素子の製造方法を備える、炭化珪素半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013551179A JP5840228B2 (ja) | 2011-12-28 | 2012-07-05 | 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011289218 | 2011-12-28 | ||
| JP2011289218 | 2011-12-28 | ||
| PCT/JP2012/004358 WO2013099050A1 (ja) | 2011-12-28 | 2012-07-05 | 炭化珪素半導体素子の製造方法及び炭化珪素半導体素子及び炭化珪素半導体モジュール |
| JP2013551179A JP5840228B2 (ja) | 2011-12-28 | 2012-07-05 | 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2013099050A1 JPWO2013099050A1 (ja) | 2015-04-30 |
| JP5840228B2 true JP5840228B2 (ja) | 2016-01-06 |
Family
ID=48696607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013551179A Active JP5840228B2 (ja) | 2011-12-28 | 2012-07-05 | 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5840228B2 (ja) |
| WO (1) | WO2013099050A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022209609A1 (ja) * | 2021-03-31 | 2022-10-06 | 住友電気工業株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61295290A (ja) * | 1985-06-24 | 1986-12-26 | 株式会社日立製作所 | レ−ザ加工法 |
| JP4631499B2 (ja) * | 2005-03-28 | 2011-02-16 | 住友電気工業株式会社 | ダイヤモンド基板及びその製造方法 |
| JP5151059B2 (ja) * | 2006-04-13 | 2013-02-27 | 新日鐵住金株式会社 | 炭化珪素単結晶ウェハの外形加工方法 |
| JP2009224641A (ja) * | 2008-03-18 | 2009-10-01 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2011236063A (ja) * | 2010-05-06 | 2011-11-24 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法 |
-
2012
- 2012-07-05 JP JP2013551179A patent/JP5840228B2/ja active Active
- 2012-07-05 WO PCT/JP2012/004358 patent/WO2013099050A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2013099050A1 (ja) | 2015-04-30 |
| WO2013099050A1 (ja) | 2013-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9666437B2 (en) | Method for manufacturing semiconductor device | |
| JP5370480B2 (ja) | 半導体装置及びその製造方法 | |
| TWI525812B (zh) | Power semiconductor device and manufacturing method thereof | |
| WO2011007387A1 (ja) | 電力用半導体装置およびその製造方法 | |
| JP6120525B2 (ja) | 炭化珪素半導体装置 | |
| JP6695498B2 (ja) | 炭化珪素半導体装置、電力変換装置、炭化珪素半導体装置の製造方法、および電力変換装置の製造方法 | |
| US9070736B2 (en) | Semiconductor device | |
| WO2013080584A1 (ja) | 半導体装置の製造方法 | |
| US11916112B2 (en) | SiC semiconductor device | |
| JP5840228B2 (ja) | 炭化珪素半導体素子の製造方法及び炭化珪素半導体モジュールの製造方法 | |
| JP2020043164A (ja) | 半導体装置 | |
| US20190214271A1 (en) | Semiconductor device | |
| US9741805B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JPH04293268A (ja) | 半導体装置とその製造方法 | |
| JP7509711B2 (ja) | 半導体装置 | |
| US12080762B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP6309211B2 (ja) | 炭化ケイ素半導体装置 | |
| JP6111527B2 (ja) | 逆阻止型半導体装置 | |
| JP2010045158A (ja) | 半導体装置 | |
| US20160056137A1 (en) | Semiconductor chip and electronic component | |
| JP2017135273A (ja) | 半導体装置およびその製造方法 | |
| JP2021012061A (ja) | 炭化珪素半導体装置の選別方法 | |
| JP2020047672A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2018082025A (ja) | 半導体装置、電力変換装置及び半導体装置の製造方法 | |
| EP2741318A1 (en) | Semiconductor element and method for manufacturing semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151110 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5840228 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |