JPWO2010109572A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2010109572A1 JPWO2010109572A1 JP2011505686A JP2011505686A JPWO2010109572A1 JP WO2010109572 A1 JPWO2010109572 A1 JP WO2010109572A1 JP 2011505686 A JP2011505686 A JP 2011505686A JP 2011505686 A JP2011505686 A JP 2011505686A JP WO2010109572 A1 JPWO2010109572 A1 JP WO2010109572A1
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- back surface
- silicon
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 29
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 29
- 239000010410 layer Substances 0.000 description 226
- 239000010936 titanium Substances 0.000 description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000010931 gold Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001704 evaporation Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910008332 Si-Ti Inorganic materials 0.000 description 3
- 229910006749 Si—Ti Inorganic materials 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005204 segregation Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910021364 Al-Si alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
半導体基板と、半導体基板の裏面に接する第1層と、第1層の裏面に接する第2層と、第2層よりも半導体基板から離れた位置に積層された第3層とを含む裏面電極とを備えた半導体装置であって、第1層は、シリコンを含むアルミニウム層であり、第2層は、シリコンを主成分とする層であり、第3層は、はんだ接合層である半導体装置を提供する。シリコンを主成分とする第2層が、第1層にシリコンを供給するとともに、第1層をその上層側に設けられる電極層と隔絶する。これによって、半導体基板と第1層との接触面の近傍で第1層のシリコン濃度が低減することを抑制することができ、はんだリフロー工程におけるアルミスパイクの発生を抑制することができる。
Description
本発明は、縦型半導体装置に関する。
リードフレーム等の外部部材に半導体装置を接続固定するために、半導体装置の裏面には、複数の金属層から成る裏面電極が設けられる。裏面電極と外部部材とをはんだ付けすることによって、半導体装置を外部部材に接続固定することができる。裏面電極は、例えば、半導体基板側から、アルミニウム(Al)層、チタン(Ti)層、ニッケル(Ni)層、金(Au)層等が積層されることによって構成されている。半導体基板の裏面に直接Al層が形成されていると、はんだリフロー工程における熱処理等によって、半導体基板のシリコン(Si)とAl層のアルミニウムが相互拡散し、アルミスパイクが発生する。
アルミスパイクの発生を抑制するために、半導体基板の裏面に接する層(以下、第1層と呼ぶ)をシリコンとアルミニウムの合金(Al−Si)層とすることが行われている。しかしながら、この場合においても、はんだリフロー工程においてアルミスパイクが発生することがある。
これに対して、例えば、特許文献1では、第1層であるAl−Si層と、その裏面側に積層されるTi層との間に、チタンの窒化物層を形成する技術が開示されている。単に第1層をAl−Si層にした場合と比較して、第1層の裏面にさらにチタンの窒化物層を形成した場合には、アルミスパイク発生の抑制効果が高くなるとしている。
特開2008−171890号公報
本発明者は、鋭意研究の結果、以下のことを見出すに至った。すなわち、半導体基板の裏面に接する第1層をAl−Si層とした場合、はんだリフロー工程における熱処理時に、第1層に含まれるシリコンが、半導体基板と逆方向に拡散することがある。これによって、第1層と、第1層の裏面に積層された層との間に、シリコン偏析層が発生する。このシリコン偏析層は、第1層を構成する金属材料と、第1層の裏面に積層された層を構成する金属材料との合金層となる。例えば、第1層がAl−Si層であり、第1層の裏面に接してTi層が形成されている場合には、Al−Si層とTi層との間にアルミニウム、シリコン、チタンの合金(Al−Si−Ti)層が発生する。その結果、半導体基板と第1層との接触面の近傍では、第1層のシリコン濃度が低くなり、第1層としてアルミニウム層を用いた場合と同様の状態となってしまう。すなわち、アルミスパイクが起こり易くなってしまう。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、半導体装置の裏面電極において、半導体基板の裏面に接して設けられる第1層としてシリコンを含むアルミニウム層を用いる場合に、半導体基板と第1層との接触面の近傍において第1層のシリコン濃度が低減することを抑制することによって、はんだリフロー工程におけるアルミスパイクの発生を抑制することにある。
そこで、本発明では、半導体基板と、半導体基板の裏面に接する第1層と、第1層の裏面に接する第2層と、第2層よりも半導体基板から離れた位置に積層された第3層とを含む裏面電極とを備えた縦型半導体装置であって、第1層は、シリコンを含むアルミニウム層であり、第2層は、シリコンを主成分とする層であり、第3層は、はんだ接合層である半導体装置を提供する。
本発明では、シリコンを主成分とする第2層が、第1層の裏面に接して設けられている。第2層は、第1層にシリコンを供給するとともに、第1層をその裏面側に設けられる電極層(例えば、はんだ接合層である第3層)と隔絶する。これによって、半導体基板と第1層との接触面の近傍において第1層のシリコン濃度が低減することを抑制することができ、はんだリフロー工程におけるアルミスパイクの発生を抑制することができる。
第2層と第3層とは、接して設けられていてもよいし、その間に別の電極層が設けられていてもよい。例えば、第2層と第3層との間に、Ti層等のバリア金属層が設けられていてもよい。
第3層の裏面側に、さらに別の電極層が設けられていてもよい。例えば、第3層がNi層である場合に、Ni層の裏面側にNi酸化防止膜としてAu層等が設けられていてもよい。
第2層としては、シリコン濃度が高く、製造工程で形成し易い、アモルファスシリコン層もしくはポリシリコン層を好適に用いることができる。
本発明によれば、半導体装置の裏面電極において、半導体基板の裏面に接して設けられる第1層としてシリコンを含むアルミニウム層を用いる場合に、半導体基板と第1層との接触面の近傍において第1層のシリコン濃度が低減することを抑制することができる。これによって、はんだリフロー工程におけるアルミスパイクの発生を抑制することができる。
以下に説明する実施例の主要な特徴を以下に列記する。
(特徴1)第2層と第3層との間に、チタン(Ti)層が形成されている。
(特徴2)ニッケル酸化防止層として金(Au)層を用いている。
(特徴3)第1層としては、アルミニウム−シリコン合金(Al−Si)を用いており、シリコン濃度は1wt%である。
(特徴1)第2層と第3層との間に、チタン(Ti)層が形成されている。
(特徴2)ニッケル酸化防止層として金(Au)層を用いている。
(特徴3)第1層としては、アルミニウム−シリコン合金(Al−Si)を用いており、シリコン濃度は1wt%である。
以下、本発明の実施例について、図面を参照しながら説明する。本実施例に係る半導体装置10は、図1に示すように、半導体基板11、裏面電極12、表面電極13を備えている。半導体装置10は、その裏面電極12をはんだ付けすることによって、リードフレーム等の外部部材に接続固定される。裏面電極12は、半導体基板11の裏面全体に設けられている。
半導体基板11には、図1に示すような縦型の絶縁ゲート型バイポーラトランジスタ(Insulated Gate Bipolar Transistor:IGBT)が作り込まれている。図1に示すように、半導体基板11は、その裏面側から順に、P+型のコレクタ領域111、N+型のバッファ領域112、N−型のドリフト領域113、P−型のボディ領域114が積層されている。ボディ領域114の表面(半導体基板11の表面)には、N+型のエミッタ領域115が設けられている。半導体基板11の表面からボディ領域114を貫通し、ドリフト領域113に達するトレンチゲート116が設けられている。トレンチゲート116は、半導体基板11の表面側でエミッタ領域115に接している。トレンチゲート116には、ゲート絶縁膜で被覆されているゲート電極が充填されており、ゲート電極の上面には層間絶縁膜117が設けられている。コレクタ領域111は、裏面電極12と導通している。エミッタ領域115は、表面電極13と導通している。
図2は、図1に示す裏面電極12の拡大図である。裏面電極12は、半導体基板11側から、第1層としてアルミニウム−シリコン合金(Al−Si)層121、第2層としてポリシリコン層122、第4層としてチタン(Ti)層124、第3層としてニッケル(Ni)層123、第5層として金(Au)層125が順に積層されている。
Al−Si層121は、シリコンを含み、アルミニウムを主成分とする第1層の一例であり、半導体基板11の裏面(コレクタ領域111側)に接している。本実施例では、Al−Si層121のシリコン濃度は1wt%である。第1層としては、本実施例のように、Al−Si合金を用いてもよいし、さらに銅(Cu)が加えられたAl−Si−Cu合金を用いてもよい。半導体基板との接触面の近傍における第1層のシリコン濃度は0.25wt%以上を確保すればよく、0.5wt%以上であれば好ましい。第1層の厚さは100〜2000nm程度であればよい。第1層の成膜方法としては、スパッタ法が一般的であるが、蒸着法、めっき法、CVD(Chemical Vapor Deposition)法を用いることもできる。
ポリシリコン層122は、シリコンを主成分とする第2層の一例であり、Al−Si層121(第1層)の裏面に接している。第2層としては、製造工程において形成し易いポリシリコン層、アモルファスシリコン層を好適に用いることができるが、これに限定されない。本実施例では、ポリシリコン層122は、Ti層124(第4層)とも接している。この場合、Ti層124とのコンタクト形成のために、ポリシリコン層122は、N型の不純物を高濃度に含んでいることが望ましい。N型の不純物濃度としては、Ti層124とオーミック接触する濃度が好ましく、例えば、1.0×1015cm−3以上とすることができる。第2層の成膜方法としては、スパッタ法が一般的であるが、蒸着法やCVD法を用いることもできる。
第2層の膜厚は、はんだリフロー工程の条件(例えば熱処理温度)に応じて調整する。はんだリフロー工程が350〜400℃程度のリフロー温度で実施される場合には、第2層が50nm以上であれば、アルミスパイクの発生を十分に抑制することができる。
Ti層124は、はんだ拡散防止層(バリア層)である第4層の一例であり、ポリシリコン層122(第2層)の裏面に接している。第4層としては、本実施例で用いているTiのほか、Mo、Zr、Hf、V、Nb、Ta、Cr、W、Co等を好適に用いることができる。第4層の膜厚は、50〜500nm程度であればよい。第4層の成膜方法としては、スパッタ法が一般的であるが、蒸着法やCVD法を用いることもできる。尚、第4層は、本発明の実施形態に係る裏面電極において必須の構成ではなく、第4層が設けられていなくてもよい。この場合、第3層が第2層の裏面に接して設けられる。
Ni層123は、はんだ接合層である第3層の一例であり、Ti層124(第4層)の裏面に接している。第3層としては、はんだと共晶を形成できる材料を用いることができ、本実施例で用いているNiのほか、Cu等を好適に用いることができる。第3層の膜厚は、100〜2000nm程度であればよい。第3層の成膜方法としては、スパッタ法が一般的であるが、蒸着法、めっき法、CVD法を用いることもできる。
Au層125は、第3層の酸化防止層である第5層の一例であり、Ni層123(第3層)の裏面に接している。第5層としては、第3層の表面酸化を防止し、はんだとの濡れ性を確保できる材料を利用でき、Au、Agなどを好適に用いることができる。第5層の膜厚は、10〜500nm程度であればよい。第5層の成膜方法としては、スパッタ法が一般的であるが、蒸着法、めっき法、CVD法を用いることもできる。尚、第5層は、本発明の実施形態に係る裏面電極において必須の構成ではなく、第5層が設けられていなくてもよい。
半導体装置10は、はんだリフロー工程によって外部部材と電気的に接続される。はんだリフロー工程において行われる熱処理によって、半導体装置10の裏面電極12を構成するNi層123(はんだ接合層である第3層)等の一部とはんだの一部が合金を形成する。これによって、半導体基板10の裏面電極12と、外部部材とがはんだを介して接続される。
図5は、ポリシリコン層(第2層)を有していない従来の裏面電極82のはんだリフロー工程後の状態を説明する図である。従来の裏面電極82(はんだリフロー工程前の状態)では、Al−Si層821の裏面に接してTi層824が設けられ、そのさらに裏面に、Ni層823、Au層825が積層される。従来の裏面電極82を用いた半導体装置の場合、はんだリフロー工程で行われる熱処理の条件(例えば温度条件)によっては、はんだリフロー工程後に、図5に示すように、Al−Si層821に含まれるシリコンがTi層824側に拡散し、Al−Si層821とTi層824との間にアルミニウム、シリコン、チタンの合金(Al−Si−Ti)層880が発生する。その結果、半導体基板81とAl−Si層821との接触面の近傍では、Al−Si層821のシリコン濃度が低くなる。これによって、半導体基板81のシリコンがAl−Si層821に拡散するとともに、Al−Si層821のアルミニウムが半導体基板81側に突起状に侵入し、アルミスパイク881が発生する。
本実施例に係る裏面電極12では、図2に示すように、半導体基板側から順に、Al−Si層121、ポリシリコン層122、Ti層124、Ni層123、Au層125が積層されている。ポリシリコン層122は、Al−Si層121にシリコンを供給するとともに、Al−Si層121をTi層124と隔絶する。ポリシリコン層122からAl−Si層121にシリコンが供給されるため、はんだリフロー工程においてAl−Si層121のシリコン濃度が減少することを抑制できる。また、Al−Si層121とTi層124とがポリシリコン層122によって隔絶されているため、はんだリフロー工程においてAl−Si層121に含まれるAl、Siと、Ti層124に含まれるTiが合金を形成することを抑制できる。すなわち、Al−Si層121の裏面(半導体基板11と逆側の面)側にAl−Si−Ti層が発生して、Al−Si層121のシリコン濃度が減少することを抑制できる。上記のとおり、本実施例によれば、ポリシリコン層122によって、半導体基板11とAl−Si層121との接触面の近傍においてAl−Si層121のシリコン濃度が低減することを抑制することができる。これによって、アルミスパイク発生を効果的に抑制することができる。
上記においては、裏面電極は、半導体基板の裏面の全面を被覆するように設けられていたが、半導体基板の裏面の一部に設けられていてもよい。例えば、図3に示す半導体装置30のように、半導体基板31の活性領域(有効領域)311の裏面にのみ、実施例1に係る裏面電極12が設けられており、電気伝導に寄与しない不活性領域(無効領域)312の裏面には、第2層(ポリシリコン層)を有さない従来の裏面電極82が設けられていてもよい。
不活性領域312には、例えば、図3に示すように、半導体基板31の表面側にはP型の拡散領域318、319のみが形成されており、その表面に層間絶縁膜317が設けられている。活性領域311には、実施例1と同様のIGBTが作り込まれているので、重複説明を省略する。半導体基板31の表面には、表面電極33が設けられている。
また、図4に示すように、IGBT領域411とダイオード領域412が1つの半導体基板41に一体に形成された半導体装置40においては、IGBT領域411の裏面にのみ実施例1に係る裏面電極12が設けられており、ダイオード領域412の裏面においては、第1層(Al−Si層)、第2層(ポリシリコン層)を有さない裏面電極92が設けられていてもよい。
すなわち、半導体基板41は、裏面側がP+層401となっているIGBT領域411と、裏面側がN+層402となっているダイオード領域412とを備えている。P+層401、N+層402の上面側の構成は、IGBT領域411とダイオード領域412で共通しており、N−層403、P−層404が順に積層されている。P−層404の表面には、N+層405とP+層406が設けられている。半導体基板41の表面からP−層404を貫通し、N−層403に達するトレンチゲート416が設けられている。トレンチゲート416は、N+層405に接している。トレンチゲート416には、ゲート絶縁膜で被覆されているゲート電極が充填されており、ゲート電極の上面には層間絶縁膜417が設けられている。P+層401の裏面には裏面電極12が設けられており、N+層402の裏面には裏面電極92が設けられている。N+層405とP+層406は、表面電極43と導通している。
図4に示すように、ダイオード領域412では、半導体基板41の裏面側がN型であるため、半導体基板41に接する電極層としてTi層を用いることができる。ダイオード領域412では、第1層、第2層を有さない裏面電極92を利用することができるため、製造コストを低減することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Claims (2)
- 半導体基板と、半導体基板の裏面に接する第1層と、第1層の裏面に接する第2層と、第2層よりも半導体基板から離れた位置に積層された第3層とを含む裏面電極とを備えた縦型半導体装置であって、
前記第1層は、シリコンを含むアルミニウム層であり、
前記第2層は、シリコンを主成分とする層であり、
前記第3層は、はんだ接合層であることを特徴とする縦型半導体装置。 - 前記第2層は、アモルファスシリコン層もしくはポリシリコン層であることを特徴とする請求項1に記載の縦型半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2009/055624 WO2010109572A1 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2010109572A1 true JPWO2010109572A1 (ja) | 2012-09-20 |
Family
ID=42780282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011505686A Pending JPWO2010109572A1 (ja) | 2009-03-23 | 2009-03-23 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8558381B2 (ja) |
JP (1) | JPWO2010109572A1 (ja) |
DE (1) | DE112009004530B4 (ja) |
WO (1) | WO2010109572A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5728954B2 (ja) * | 2011-01-13 | 2015-06-03 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
CN104170092B (zh) * | 2012-05-15 | 2017-03-08 | 富士电机株式会社 | 半导体装置 |
JP2015204301A (ja) * | 2014-04-10 | 2015-11-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6191587B2 (ja) * | 2014-12-08 | 2017-09-06 | トヨタ自動車株式会社 | 半導体装置 |
JP6514035B2 (ja) * | 2015-05-27 | 2019-05-15 | 株式会社豊田中央研究所 | 半導体装置 |
CN113169055B (zh) * | 2018-12-05 | 2023-08-08 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP7390984B2 (ja) * | 2020-06-03 | 2023-12-04 | 三菱電機株式会社 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136080A (ja) * | 1991-11-12 | 1993-06-01 | Nippondenso Co Ltd | 半導体装置の電極形成方法 |
JPH08153791A (ja) * | 1994-11-30 | 1996-06-11 | Matsushita Electron Corp | 半導体デバイス及びその製造方法 |
JPH10163467A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Ltd | 半導体装置及び電極形成方法 |
JP2007019458A (ja) * | 2005-06-07 | 2007-01-25 | Denso Corp | 半導体装置およびその製造方法 |
JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP2008171890A (ja) * | 2007-01-09 | 2008-07-24 | Ulvac Japan Ltd | 半導体装置用電極膜 |
JP4221012B2 (ja) * | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3922385A (en) * | 1973-07-02 | 1975-11-25 | Gen Motors Corp | Solderable multilayer contact for silicon semiconductor |
US4164431A (en) | 1977-08-02 | 1979-08-14 | Eastman Kodak Company | Multilayer organic photovoltaic elements |
JPS5573868A (en) | 1978-11-22 | 1980-06-03 | Mitsubishi Electric Corp | Coating method for thin aluminum-silicon alloy film |
JP2513055B2 (ja) | 1990-02-14 | 1996-07-03 | 日本電装株式会社 | 半導体装置の製造方法 |
JPH0472764A (ja) | 1990-07-13 | 1992-03-06 | Sharp Corp | 半導体装置の裏面電極 |
DE69223868T2 (de) | 1991-07-17 | 1998-09-03 | Denso Corp | Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements |
JP3138159B2 (ja) | 1994-11-22 | 2001-02-26 | シャープ株式会社 | 半導体装置、半導体装置実装体、及び半導体装置の交換方法 |
JP3307145B2 (ja) | 1995-03-27 | 2002-07-24 | 株式会社日立製作所 | パワーチップキャリア及びこれを用いたパワー半導体装置 |
US5828101A (en) | 1995-03-30 | 1998-10-27 | Kabushiki Kaisha Toshiba | Three-terminal semiconductor device and related semiconductor devices |
JPH0997833A (ja) | 1995-07-22 | 1997-04-08 | Ricoh Co Ltd | 半導体装置とその製造方法 |
US6075279A (en) * | 1996-06-26 | 2000-06-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
DE19734434C1 (de) | 1997-08-08 | 1998-12-10 | Siemens Ag | Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung |
US6117771A (en) | 1998-02-27 | 2000-09-12 | International Business Machines Corporation | Method for depositing cobalt |
JP2000147658A (ja) | 1998-11-12 | 2000-05-26 | Nec Corp | 映像投射装置 |
KR20000057810A (ko) | 1999-01-28 | 2000-09-25 | 가나이 쓰토무 | 반도체 장치 |
TW459301B (en) | 1999-05-20 | 2001-10-11 | Nippon Electric Co | Thin-film transistor and fabrication method thereof |
JP3356159B2 (ja) | 1999-05-20 | 2002-12-09 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
JP4018312B2 (ja) | 2000-02-21 | 2007-12-05 | 株式会社ルネサステクノロジ | 無線通信装置 |
JP4023773B2 (ja) | 2001-03-30 | 2007-12-19 | 株式会社東芝 | 高耐圧半導体装置 |
JP2002343980A (ja) | 2001-05-21 | 2002-11-29 | Rohm Co Ltd | 可変容量ダイオード及びその製造方法 |
JP2003086787A (ja) | 2001-09-13 | 2003-03-20 | Hitachi Ltd | 半導体装置とその製造方法 |
JP2003234410A (ja) | 2002-02-08 | 2003-08-22 | Fujitsu Ltd | キャパシタ及びその製造方法並びに半導体装置 |
US6811892B2 (en) | 2002-08-22 | 2004-11-02 | Delphi Technologies, Inc. | Lead-based solder alloys containing copper |
US7541734B2 (en) | 2003-10-03 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device having a layer with a metal oxide and a benzoxazole derivative |
DE102004012819B4 (de) | 2004-03-16 | 2006-02-23 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit erhöhter Robustheit |
JP4882229B2 (ja) | 2004-09-08 | 2012-02-22 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP4697397B2 (ja) | 2005-02-16 | 2011-06-08 | サンケン電気株式会社 | 複合半導体装置 |
JP5011656B2 (ja) | 2005-05-18 | 2012-08-29 | 富士電機株式会社 | 半導体装置の製造方法 |
US7897452B2 (en) | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
JP2007005368A (ja) | 2005-06-21 | 2007-01-11 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2007194514A (ja) * | 2006-01-23 | 2007-08-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
CN101641785B (zh) * | 2006-11-09 | 2011-07-13 | 怡得乐Qlp公司 | 具有延展层的微电路封装体 |
-
2009
- 2009-03-23 WO PCT/JP2009/055624 patent/WO2010109572A1/ja active Application Filing
- 2009-03-23 DE DE112009004530.8T patent/DE112009004530B4/de not_active Expired - Fee Related
- 2009-03-23 JP JP2011505686A patent/JPWO2010109572A1/ja active Pending
-
2011
- 2011-09-22 US US13/239,800 patent/US8558381B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05136080A (ja) * | 1991-11-12 | 1993-06-01 | Nippondenso Co Ltd | 半導体装置の電極形成方法 |
JPH08153791A (ja) * | 1994-11-30 | 1996-06-11 | Matsushita Electron Corp | 半導体デバイス及びその製造方法 |
JPH10163467A (ja) * | 1996-11-27 | 1998-06-19 | Hitachi Ltd | 半導体装置及び電極形成方法 |
JP2007019458A (ja) * | 2005-06-07 | 2007-01-25 | Denso Corp | 半導体装置およびその製造方法 |
JP2007036211A (ja) * | 2005-06-20 | 2007-02-08 | Fuji Electric Device Technology Co Ltd | 半導体素子の製造方法 |
JP4221012B2 (ja) * | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2008171890A (ja) * | 2007-01-09 | 2008-07-24 | Ulvac Japan Ltd | 半導体装置用電極膜 |
Also Published As
Publication number | Publication date |
---|---|
WO2010109572A1 (ja) | 2010-09-30 |
DE112009004530T5 (de) | 2012-05-31 |
DE112009004530B4 (de) | 2015-04-02 |
US8558381B2 (en) | 2013-10-15 |
US20120007241A1 (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2010109572A1 (ja) | 半導体装置 | |
JP5144585B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2010125661A1 (ja) | 半導体装置及びその製造方法 | |
JP2016129226A (ja) | ストライプ状トレンチゲート構造とゲートコネクタ構造とを有する半導体装置 | |
JP6627359B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013211503A (ja) | SiC半導体デバイス | |
JP6347309B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015053455A (ja) | 電力用半導体装置及びその製造方法 | |
WO2013172394A1 (ja) | 半導体装置 | |
JP6068425B2 (ja) | 電極構造 | |
JP2015056532A (ja) | 半導体装置及びその製造方法 | |
JP2024003158A (ja) | SiC半導体装置 | |
JP6069059B2 (ja) | 炭化珪素半導体装置 | |
JP2015126080A (ja) | 半導体装置 | |
JP2016162975A (ja) | 半導体装置 | |
JP2008235728A (ja) | 半導体装置 | |
JP4091931B2 (ja) | SiC半導体装置およびSiC半導体装置の製造方法 | |
JP2014216529A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2018037736A1 (ja) | 半導体装置 | |
JP6617546B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015216200A (ja) | 半導体装置 | |
JP2010219130A (ja) | 半導体装置およびその製造方法 | |
JP2008171890A (ja) | 半導体装置用電極膜 | |
US20110012171A1 (en) | Semiconductor device | |
JP3970142B2 (ja) | 炭化けい素のオーミック電極構造および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130625 |