JP6191587B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6191587B2
JP6191587B2 JP2014248122A JP2014248122A JP6191587B2 JP 6191587 B2 JP6191587 B2 JP 6191587B2 JP 2014248122 A JP2014248122 A JP 2014248122A JP 2014248122 A JP2014248122 A JP 2014248122A JP 6191587 B2 JP6191587 B2 JP 6191587B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
alloy
content
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014248122A
Other languages
English (en)
Other versions
JP2016111227A (ja
Inventor
牛島 隆志
隆志 牛島
剛 西脇
剛 西脇
将和 岡田
将和 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014248122A priority Critical patent/JP6191587B2/ja
Priority to US14/959,944 priority patent/US9691870B2/en
Publication of JP2016111227A publication Critical patent/JP2016111227A/ja
Application granted granted Critical
Publication of JP6191587B2 publication Critical patent/JP6191587B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C1/00Making non-ferrous alloys
    • C22C1/04Making non-ferrous alloys by powder metallurgy
    • C22C1/0408Light metal alloys
    • C22C1/0416Aluminium-based alloys
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C21/00Alloys based on aluminium
    • C22C21/003Alloys based on aluminium containing at least 2.6% of one or more of the elements: tin, lead, antimony, bismuth, cadmium, and titanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/07Metallic powder characterised by particles having a nanoscale microstructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関し、特に、半導体基板と、アルミニウム、シリコン、およびチタンを含む合金からなる電極とを備える半導体装置に関する。
アルミニウム電極が半導体基板に接して設けられている半導体装置では、アルミニウム電極を設けた後の、はんだリフローまたはシンター処理等の熱処理によって、半導体基板のシリコン(Si)と電極のアルミニウム(Al)が相互拡散し、Alスパイクが発生することがある。このAlスパイクを抑制するために、半導体基板に接する層をアルミニウム−シリコン(Al−Si)合金膜からなるAl−Si電極を用いる技術が知られている。Al−Si電極を用いることにより、半導体基板と接して設けられている電極におけるAlスパイクの発生が抑制される。
一方で、Al−Si電極を用いる場合、上記の熱処理後、Alに固溶されないSiが析出して、Siノジュールを形成するという問題がある。電極と半導体基板との界面に形成されたSiノジュールは、電極の有効断面積を小さくしたり、Alをエッチングした際に残ってしまうことがある。
Siノジュールの形成を抑制する目的で、例えば、特許文献1には、アルミニウム−シリコン−チタン(Al−Si−Ti)合金膜からなる配線電極がメタルシリサイド膜を介して半導体基板に接続されている半導体装置が記載されている。特許文献1の半導体装置では、析出したSiを、Tiと反応させてチタンシリサイド(TiSix)として消費することにより、Siの析出を抑制する方法が記載されている。
特開昭64−71176号公報
自動車等に用いられるパワーデバイスとして、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、サイリスタ等のパワー半導体装置が用いられている。従来、これらの半導体装置は、エンジンルームまたはモーター等の熱を発生する部品から離れた位置に実装されていたが、今後はこれらの熱を発生する部品により近い、高温環境下での使用が想定される。また、半導体装置が処理する電流が増大すると、半導体装置の内部における発熱量が増加し、半導体装置の温度が上昇することが考えられる。
このような高温条件下で半導体装置が用いられると、半導体基板上に形成されたAl合金電極、ポリイミド膜等の保護膜、または積層される金属電極等の部材の歪みが拡大することがある。例えば、100℃以上の使用環境で、従来想定されている使用温度から約25℃上昇した環境で使用した場合、計算により、Al合金電極における歪み振幅は、およそ2倍となることが予測される。
本発明は、パワー半導体装置におけるかかる問題点を解決するためになされたものであり、半導体基板上に設けられる電極として、特定の組成を有するAl合金電極を用いることにより、Al合金電極の機械的強度を向上し、歪み振幅の増大を抑制することを目的とする。
本発明に係る半導体装置は、半導体基板と、アルミニウム、シリコン、およびチタンを含む合金からなる電極とを備える半導体装置であって、前記電極に含まれるシリコンの含有量が前記電極の総量に対して0.5〜1.0重量%であり、前記電極に含まれるチタンの含有量が前記電極の総量に対して0.8〜3.0重量%であり、前記電極に含まれるシリコンの少なくとも一部はアルミニウムに固溶していない状態で含有されており、前記電極の膜の厚さが1μm以上であることを特徴とする。
本発明の他の態様では、前記半導体装置において、前記電極に含まれる金属結晶の平均粒子径が1μm以下である。
本発明の他の態様では、前記半導体装置において、前記電極に含まれるチタンの含有量が前記電極の総量に対して0.8〜2.0重量%である。
上記のように、本発明では、半導体基板上に形成された、アルミニウム、シリコン、およびチタンを含む合金からなる電極において、電極が厚膜化していながら、なお且つ、電極の機械的強度が向上し、半導体装置を高温条件下で使用した際にも、ストレスへの耐久性が高い半導体装置を提供することができる。
金属結晶粒子の平均粒子径が1μm以下である電極を用いることにより、電極の機械的強度がより一層向上された半導体装置を提供することができる。
前記電極に含まれるチタンの含有量が前記電極の総量に対して0.8〜2.0重量%である電極を用いることにより、機械的強度と電気抵抗のバランスが取れた電極を備える半導体装置を提供することができる。
本実施形態に係る半導体装置の概略断面を示す図である。 Al−Si合金の固溶状態を示す状態図である。 Al−Ti−Si合金膜における、Ti含有量と剪断強さとの関係を示す図である。 Al−Ti−Si合金膜における、Ti含有量と金属結晶の平均粒子径との関係を示す図である。 EBSD法により測定された、Al−Ti−Si合金膜の金属結晶の方位分布および粒度分布を示す図である。
以下、本発明を実施するための形態(以下、実施形態)について図面を参照しながら説明する。本実施形態に係る半導体装置100は、図1に示す通り、半導体基板10、表面電極20、裏面電極30を備えている。
図1では、半導体装置100の横方向に繰り返されている構成を省略している。半導体基板10には、エミッタ層を貫いてベース層に達するトレンチ内壁が設けられ、トレンチ内壁にはゲート絶縁膜14が形成され、このトレンチを埋めるようにゲート電極12が設けられている。ゲート電極12は層間絶縁膜16によって覆われている。
半導体基板10のIGBTのエミッタ層および層間絶縁膜16に接して、本実施形態のAl−Ti−Si合金からなる表面電極20が設けられている。表面電極20上には、ニッケルを材料とする第二表面電極22が設けられ、第二表面電極22上には、金を材料とする第三表面電極24が設けられている。第三表面電極24ははんだ層によって、他の装置のリード電極と接続されている。また、表面電極20の表面の一部には、保護膜としてのポリイミド層40が形成されている。第二表面電極22、第三表面電極24およびはんだ層は、一部がポリイミド層40の端部を乗り越えるように延びている。
図1では、第二表面電極22および第三表面電極24が設けられている例を示すが、第二表面電極22および第三表面電極24が設けられていなくてもよい。その場合、表面電極20に直接、AlまたはAl合金等からなるワイヤまたはリボン線等が接続される。
半導体基板10のIGBTのコレクタ層に接して、裏面電極30が設けられている。裏面電極30は、ニッケルを材料とする第二裏面電極32と、金を材料とする第三裏面電極34とが積層された上で、はんだ層によって、プリント基板電極と接続される。
図1では、本実施形態のAl−Ti−Si合金からなる電極が半導体基板10のエミッタ領域側に設けられている例を示すが、Al−Ti−Si合金からなる電極は、半導体基板10のコレクタ領域側にある裏面電極30として設けられていてもよい。
本実施形態の半導体装置は、アルミニウム(Al)を主成分とし、チタン(Ti)およびシリコン(Si)を含む合金(Al−Ti−Si合金)からなる電極を少なくとも有する。
本実施形態のAl−Ti−Si合金からなる電極の厚さは、1μm以上である。なお、「電極の厚さ」とはAl−Ti−Si合金からなる膜の厚さの平均値である。電極の厚さについて上限は特に限定されないが、例えば、10μm以下である。Al−Ti−Si合金からなる電極の厚さが1μm未満であると、電極を外部端子と接続するためのワイヤーに対して、電気、熱の流れが面方向で流れにくい傾向となる。そのため、車両向けのモーターを駆動させる場合に好適な電極の厚さは、3μm以上8μm以下が好ましく、4μm以上6μm以下がより好ましい。
本実施形態の電極は、アルミニウム(Al)を主成分として含む。本願において「主成分として含む」とは、電極におけるアルミニウムの含有量が、例えば、電極の総量に対して96〜98.7重量%であることを言う。以下、特に述べる場合を除いて、本実施形態の電極におけるAl−Ti−Si合金に含まれる金属について、「含有量」との記載は、「電極の総量に対する含有量」を意味する。
本実施形態の電極におけるチタン(Ti)の含有量は0.8〜3.0重量%である。本実施形態の電極は、Tiを上記範囲で含むことにより、Al結晶の成長が抑制され、結晶の微細化による電極の機械的強度の増強が達成される。また、本実施形態の電極は、Tiを上記範囲で含むことにより、Siノジュールの発生を効果的に抑制する。
本実施形態の電極において、Ti含有量が少なすぎると、電極における金属結晶の微細化が進行せず、強度向上が達成されなくなる。また、Ti含有量が少なすぎると、Siノジュールの発生を抑制する効果が低下するおそれがある。一方、後述するように、Ti含有量を3.0重量%より多くしても、電極の剪断強さは向上し難くなる。Tiの含有量が多すぎると、Tiの電気抵抗率はAlよりも大きいことから、電極の抵抗が上昇し、通電効率の低下や素子温度の上昇につながるおそれがある。
電極の機械的強度と抵抗率とのバランスの観点から、Ti含有量は0.8〜2.0重量%であることが好ましい。Ti含有量が2.0重量%であれば、電極の機械的強度の向上は十分に達成される一方、Tiの抵抗率はAlよりも高いことから、Ti含有量が2.0重量%以下であると、抵抗率の上昇が抑えられる。より優れた機械的強度を有する電極が得られることから、Ti含有量は1.2〜2.0重量%であることがより好ましい。
本実施形態の半導体装置におけるシリコン(Si)含有量は、電極の総量に対して0.5〜1.0重量%である。Siの含有量は、半導体装置の製造工程において行われる熱処理の温度に基づいて設定される。半導体装置の製造工程において、基板と電極との界面にある抵抗部分を除去し、界面の接続性を改善する目的で、半導体基板の表面に電極を設けた後、水素雰囲気下、400〜500℃で熱処理(シンター処理)を行うことが試みられている。図2にAl−Si合金の固溶状態を表す状態図を示す。図2に示す通り、400〜500℃におけるAlに対するSiの固溶限界はおよそ0.3〜0.8重量%である。Alスパイクの発生を抑止するためには、Al−Si合金からなる電極におけるSiの含有量が、熱処理温度でのAlに対するSiの固溶限界を超えていなければならない。その一方で、Alに固溶できないSiは熱処理後にSiノジュールを形成するため、Siノジュールの形成を抑制する観点からは、Si含有量が多すぎることは好ましくない。
これらの理由から、本実施形態の電極はSiを上記範囲の含有量で含有するものとする。即ち、Si含有量が0.5重量%未満であると、熱処理時の温度でのAlに対するSiの固溶限界がSi含有量を超えて、基板のSiがAlに拡散し、それに応じて電極のAlが基板に拡散して、Alスパイクが引き起こされるおそれがある。Si含有量が1.0重量%を超えると、熱処理後の電極において、より多くのSiノジュールが発生するおそれがある。
熱処理後のAl−Ti−Si合金からなる電極において、固溶限界を超える過剰量のSiの一部は、同じく固溶限界を超える過剰量のTiの一部と反応し、チタンシリサイド(TiSix)となって電極中に存在するものと考えられる。また、固溶限界を超える過剰のTiの一部は、Alと反応し、TiAlとなって電極中に存在するものと考えられる。
本実施形態の半導体装置におけるAl−Ti−Si合金からなる電極は、本実施形態の半導体装置が有する効果が阻害されない限り、Al、Ti、Si以外の金属および非金属物質を含有していてもよい。
本実施形態のAl−Ti−Si合金からなる電極は、含まれる金属結晶の平均粒子径が1μm以下であることが好ましい。金属結晶の平均粒子径が1μm以下になると、金属結晶の粒度分布の広がりが抑えられ、機械的強度が膜全体において一様に向上したAl−Ti−Si合金膜が得られるためである。また、金属結晶の平均粒子径が0.8μm以下である本実施形態の電極は、より優れた剪断強さを有する。金属結晶の平均粒子径の下限は限定されるものではないが、例えば0.01μm以上、好ましくは0.1μm以上である。
本実施形態の半導体装置において、電極の厚さが4μm以上6μm以下である場合に、電極が、Ti含有量が0.8〜2.0重量%、Si含有量が0.5〜1.0重量%、平均粒子径が1μm以下である態様は、特に好ましい態様の一つである。
本実施形態のAl−Ti−Si合金からなる電極を半導体基板上に設ける方法としては、スパッタ法、CVD法、真空蒸着法、めっき法等の公知の手段が挙げられる。本実施形態のAl−Ti−Si合金からなる電極は、組成の制御が容易であること、および、所望する電極の厚さの範囲等から、スパッタ法により形成されることが好ましい。なお、本実施形態の半導体装置におけるAl−Ti−Si合金からなる電極は、図1に示す通り半導体基板に直接接するように設けられてもよく、他の層を介して半導体基板上に設けられていてもよい。
半導体装置の更なる高出力化の要求を満たすため、電極の厚膜化が図られる。しかしながら、スパッタ法により金属膜を設ける場合、その設けられる膜の厚さに比例して、金属膜を構成する金属結晶の粒子径が増大することが知られている。金属結晶の粒子径が増大すると、金属膜の機械的強度が低下するおそれがある。それに対して、本実施形態のAl−Ti−Si合金からなる電極を用いることにより、電極の厚膜化と、電極を構成する金属結晶の微細化を同時に達成し、上記範囲の厚さを有する本実施形態の電極において、高温条件下での使用に耐えうる機械的強度を得ることができる。
本実施形態のAl−Ti−Si合金からなる電極は、機械的強度、特に引張り応力に関する耐力が向上している。本明細書において「耐力」とは、引張り応力に関する耐力であり、材料を引張り変形して途中で変形を止めたときに、例えば0.2%の永久歪みが残るような応力の大きさを言う。このときの耐力は剪断強さに比例するため、Al合金電極の引張り変形に対する耐力は、剪断強さを測定することにより評価される。
電極膜の剪断強さはSAICAS(Surface And Interfacial Cutting Analysis System)法により測定することができる。SAICAS法は、被着体の剥離強度および剪断強さを測定する方法であり、すくい角、にげ角および刃幅を有する鋭利な切刃を用いて、被着体の表面から界面にかけて切削および剥離することにより測定が行われる。SAICAS法では、剥離強度は切刃にかかる水平方向の力(刃幅あたりの水平方向の力)として求められ、剪断強さは切削理論に基づいて水平方向の力、切込みの深さおよび剪断角から求められる。SAICAS法による電極膜の剪断強さは、ダイプラ・ウィンテス社製表面・界面物性解析装置(DN−GS型)を用いて測定することができる。
本実施形態のAl−Ti−Si合金からなる電極の組成は、グロー発光放電分光法(GD−OES法:Glow Discharge Optical Emission Spectrometry)により定量的に測定される。GD−OES法は、Arのグロー放電領域内で膜試料をスパッタし、スパッタされた原子のArプラズマ内における発光を連続的に分光することにより、膜試料の厚さ方向の元素分布を測定する手法である。
電極における金属結晶の平均粒子径は、EBSD(Electron Backscatter Diffraction:電子後方散乱回折)法により測定される。EBSD法では、SEM(Scanning Electron Microscope:走査電子顕微鏡)内で試料表面に電子線を入射したときに生じる反射電子の回折像(菊池パターン)を測定し、これを解析することにより、入射位置ごとの結晶方位が得られる。電子線を試料表面に2次元で走査させ、所定の間隔ごとに回折像を解析することによって、試料表面の結晶方位分布が得られる。得られた結晶方位分布を分析することにより、試料表面における結晶の種類および各結晶ごとの平均粒子径を測定することができる。
図3に、Al−Ti−Si合金からなる膜における、Ti含有量(重量%)と剪断強さ(MPa)との関係を示す。Ti含有量が0重量%(Tiを含有しない)、0.8重量%、1.1重量%、1.3重量%または3.2重量%であり、Si含有量が約1重量%であり、残部がAlである合金を用いて、膜厚が5μmである合金膜をスパッタ法により形成した。形成された合金膜の剪断強さを、表面・界面物性解析装置(ダイプラ・ウィンテス株式会社製、SAICAS(商標) DN−GS型)を用いて、SAICAS法により測定した。図3に示す曲線は、これらの測定結果を基に描かれた近似曲線である。
図3から明らかな通り、Ti含有量が0重量%から増えるに従い、剪断強度が急激に上昇する。Ti含有量がおよそ0.8重量%を超えると、やがて曲線の傾きは緩やかになり、Ti含有量が2.0重量%を超えると、剪断強度は略一定値に近づき、それ以上の上昇は見られない。
図4に、Al−Ti−Si合金からなる膜における、Ti含有量(重量%)と金属結晶の平均粒子径(μm)との関係を示す。Ti含有量が0重量%(Tiを含有しない)、1.0重量%または3.2重量%であり、Si含有量が1.0重量%であり、残部がAlである合金を用いて、厚さが5μmである合金膜をスパッタ法により形成した。形成された合金膜の平均粒子径を、EBSD法により測定した。EBSD法による測定は、クロスセクションポリッシャ(商標)(CP)(日本電子株式会社製、SM−09010)、熱電界放射型走査電子顕微鏡(TFE−SEM:Thermally-Assisted Field Emission Scanning Electron Microscope)(日本電子株式会社製、JSM−6500F)、エネルギー分散法X線分析計(EDS:Energy Dispersive X-ray Spectroscope)(EDAX社製、Genesis−S−UTW)、および、スロースキャンCCDカメラ(TSL社製、DigiViewIV)を用いて行った。図4に示す曲線は、これらの測定結果を基に描かれた近似曲線である。図5に、EBSD法により測定された、上記の各Ti含有量を有するAl−Ti−Si合金膜の結晶方位分布、および、当該結晶方位分布の解析により得られた金属結晶の粒度分布を示す。
図4に記載された平均粒子径は、Ti含有量が0重量%から増えるに従って急激に小さくなるが、Ti含有量がおよそ0.8重量%を超えると曲線の傾きは緩やかになり、やがて平均粒子径は一定値に近づく。この曲線の傾きから、金属結晶の平均粒子径が1μm以下になると、Al合金膜においてTi含有量の局所的な濃淡が生じても、金属結晶の粒度分布の広がりが抑えられると考えられる。このことは、図5におけるTi含有量が1.0重量%または3.2重量%である合金膜における金属結晶の粒度分布からも、明らかである。
図3と図4との対比から、Al−Ti−Si合金膜の剪断強度と金属結晶の平均粒子径とは反比例の関係にあり、金属結晶の平均粒子径が小さくなるほど、Al−Ti−Si合金膜の剪断強さ、即ちAl−Ti−Si合金膜の耐力が向上することが理解される。特に、金属結晶の平均粒子径が1μm以下、好ましくは0.8μm以下である場合、本実施形態のAl−Ti−Si合金膜は、Tiを含有しないAl−Si合金膜の剪断強さに比較しておよそ2倍またはそれ以上の顕著に優れた剪断強さを有する。
図1に示す半導体装置100の製造方法を説明する。まず、半導体基板10にIGBTを形成する。IGBTの製造方法は、通常のIGBTの製造方法が適用できる。例えば、コレクタ層上にエピタキシャル成長を用いてn型層を成長させた後、イオン注入法などを用いて、ベース層、チャネル層およびエミッタ層を形成する。そして、RIE(Reactive Ion Etching)法を用いてトレンチを形成した後、トレンチ側壁を拡散炉等を用いて酸化しゲート絶縁膜14を形成し、トレンチ内に多結晶シリコンを埋め込むなどしてゲート電極12を形成する。その後、層間絶縁膜16を形成する。
次に、半導体基板10上に本実施形態のAl−Ti−Si合金からなる膜を、例えばスパッタ法により形成する。次いで、レジストをAl−Ti−Si合金膜の表面に塗布した後に、フォトリオソグラフィ法を用いてレジストをパターニングし、RIE法を用いて表面電極20および図示しないゲート電極用パッドなどを形成する。
次に半導体基板10の裏面をグラインダーまたはラッピング機によって研磨し、半導体基板10の厚さや裏面の平坦性を調整する。その後、例えばアルミニウムを主成分とする金属膜を例えばスパッタ法により形成して、裏面電極30を形成する。
半導体装置100は、表面電極20および裏面電極30を形成した後のいずれかの工程において、シンター処理が行われる。シンター処理は、半導体装置100を、水素雰囲気下、例えば、400〜500℃で、10〜60分間熱処理することにより行われる。
表面電極20を形成した後、保護膜としてのポリイミド層40を形成する。ポリイミド層40は、例えば、表面電極20の全面にポリアミド酸溶液を塗布し、塗布層を乾燥し、熱処理等によってポリイミドの膜を形成した後、マスクパターンを用いてポリイミドの膜をエッチングすることにより、形成される。
次いで、第二表面電極22および第三表面電極24、並びに、第二裏面電極32および第三裏面電極34を形成する。第二裏面電極32および第三裏面電極34はスパッタ法等により形成する。
第二表面電極を無電解メッキ法で形成する工程を例示する。表面電極20の露出部に形成されているアルミニウムの酸化膜を除去する。その後、半導体基板10を塩化パラジウムまたは塩化亜鉛を主成分とする浴に浸漬し、表面電極20のアルミニウムをパラジウムまたは亜鉛で置換し活性化する。余分なパラジウムまたは亜鉛を硝酸などで洗浄し、表面を調整する。その後、塩化ニッケルおよび硫酸ニッケルを主成分とし、次亜燐酸ナトリウム、ジメチルアミンボラン、水素化硼素化ナトリウムまたはヒドラジンを還元剤とする浴に浸漬し、ニッケルを析出させ、第二表面電極22を形成する。
半導体基板10をシアン化金カリウムを主成分とするシアン化金錯体を用いる置換金メッキ浴又は亜硫酸金、塩化金もしくはチオ硫酸金を主成分とする非シアン置換金メッキ浴へ浸漬して、第二表面電極22の表面に、厚さ0.005μmから0.3μmの金薄膜である第三表面電極24を形成し、半導体装置100が完成する。第二および第三裏面電極は、無電解メッキ法または置換金メッキ法で形成されてもよい。第二および第三の表裏の電極は、はんだ、ワイヤ、または金属箔等で外部端子と接続される。
本実施形態の半導体装置を、具体例として図1に示す縦型のトレンチゲート型IGBTが設けられている半導体装置を挙げて説明したが、本実施形態の半導体装置は、この具体例に限定されるものではない。
10 半導体基板、12 ゲート電極、14 ゲート絶縁膜、16 層間絶縁膜、20 表面電極、22 第二表面電極、24 第三表面電極、30 裏面電極、32 第二裏面電極、34 第三裏面電極、40 ポリイミド層、100 半導体装置。

Claims (3)

  1. 半導体基板と、アルミニウム、シリコン、およびチタンを含む合金からなる電極とを備える半導体装置であって、
    前記電極に含まれるシリコンの含有量が前記電極の総量に対して0.5〜1.0重量%であり、
    前記電極に含まれるチタンの含有量が前記電極の総量に対して0.8〜3.0重量%であり、
    前記電極に含まれるシリコンの少なくとも一部はアルミニウムに固溶していない状態で含有されており、
    前記電極の厚さが1μm以上である、半導体装置。
  2. 前記電極に含まれる金属結晶の平均粒子径が1μm以下であることを特徴とする、請求項1に記載の半導体装置。
  3. 前記電極に含まれるチタンの含有量が前記電極の総量に対して0.8〜2.0重量%であることを特徴とする、請求項1または2に記載の半導体装置。
JP2014248122A 2014-12-08 2014-12-08 半導体装置 Active JP6191587B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014248122A JP6191587B2 (ja) 2014-12-08 2014-12-08 半導体装置
US14/959,944 US9691870B2 (en) 2014-12-08 2015-12-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014248122A JP6191587B2 (ja) 2014-12-08 2014-12-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2016111227A JP2016111227A (ja) 2016-06-20
JP6191587B2 true JP6191587B2 (ja) 2017-09-06

Family

ID=56095057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014248122A Active JP6191587B2 (ja) 2014-12-08 2014-12-08 半導体装置

Country Status (2)

Country Link
US (1) US9691870B2 (ja)
JP (1) JP6191587B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018101392A1 (de) * 2017-01-24 2018-07-26 Toyota Jidosha Kabushiki Kaisha Halbleitereinrichtung und verfahren zum herstellen derselben
JP2018121050A (ja) * 2017-01-24 2018-08-02 トヨタ自動車株式会社 半導体装置とその製造方法
US11152318B2 (en) 2017-11-22 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and manufacturing method of semiconductor device
JP7188230B2 (ja) * 2019-03-28 2022-12-13 株式会社デンソー 半導体装置
EP3783719A1 (en) 2019-08-19 2021-02-24 Lg Chem, Ltd. Method for analyzing cohesive failure of electrode
EP3783701B1 (en) * 2019-08-19 2024-02-21 LG Energy Solution, Ltd. Electrode for secondary battery and lithium secondary battery comprising the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3242835A1 (de) 1982-11-19 1984-05-24 Siemens AG, 1000 Berlin und 8000 München Solarzelle aus amorphem silizium
DE3244461A1 (de) 1982-12-01 1984-06-07 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einer aus einer aluminium/silizium-legierung bestehenden kontaktleiterbahnebene
JPS60251663A (ja) 1984-05-28 1985-12-12 Mitsubishi Electric Corp 半導体装置
JPS618971A (ja) * 1984-06-23 1986-01-16 Nippon Gakki Seizo Kk 半導体装置
JPS61120442A (ja) * 1984-11-16 1986-06-07 Hitachi Ltd 半導体装置
JPH0611076B2 (ja) * 1985-10-08 1994-02-09 三菱電機株式会社 半導体装置の製造方法
JPS62133714A (ja) 1985-12-05 1987-06-16 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6471176A (en) 1987-09-11 1989-03-16 Fujitsu Ltd Semiconductor device
US5369244A (en) 1989-09-11 1994-11-29 The Lincoln Electric Company Flux cored arc welding electrode
US5243202A (en) 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
US7897452B2 (en) 2005-06-20 2011-03-01 Fuji Electric Systems Co., Ltd. Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
JP2007036211A (ja) 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
CN102007595B (zh) * 2008-04-15 2013-12-25 住友电气工业株式会社 半导体器件及其制造方法
WO2010109572A1 (ja) * 2009-03-23 2010-09-30 トヨタ自動車株式会社 半導体装置
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Al合金膜
JP5809596B2 (ja) * 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2014154667A (ja) 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置

Also Published As

Publication number Publication date
US9691870B2 (en) 2017-06-27
JP2016111227A (ja) 2016-06-20
US20160163812A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
JP6191587B2 (ja) 半導体装置
US11013112B2 (en) Ceramic copper circuit board and semiconductor device based on the same
JP5549118B2 (ja) 半導体装置の製造方法
US9779951B2 (en) Method for manufacturing semiconductor device
JP6678633B2 (ja) 半導体素子及びその製造方法
JP5418466B2 (ja) 半導体装置およびその製造方法
JP5560595B2 (ja) 半導体装置の製造方法
EP3196930B1 (en) Bonded body, power module substrate with heat sink, use of the bonded body as a heat sink, method for manufacturing bonded body
EP3236495B1 (en) Circuit substrate and electronic device
US20150069613A1 (en) Semiconductor device and manufacturing method thereof
US11668009B2 (en) Composite member
WO2013146446A1 (ja) 炭化珪素半導体素子及びその製造方法
JP2012084788A (ja) 高温半導体素子用平角状銀(Ag)クラッド銅リボン
TW201633405A (zh) 電極結構與半導體裝置
JP5327233B2 (ja) 半導体装置とその製造方法
WO2016111206A1 (ja) 放熱基板
US11183476B2 (en) Silicon carbide semiconductor device, silicon carbide semiconductor assembly, and method of manufacturing silicon carbide semiconductor device
JP2015203148A (ja) 銅合金材、セラミック配線基板及びセラミック配線基板の製造方法
US11424201B2 (en) Method of forming an aluminum oxide layer, metal surface with aluminum oxide layer, and electronic device
TWI675481B (zh) 半導體基板之背面電極之電極構造及其製造方法以及供該電極構造之製造之濺鍍靶
JP6434859B2 (ja) パワー半導体素子用Al合金膜
TWI828548B (zh) 半導體裝置用接合線
Miskovic et al. Effect of Silicon Substrate Roughness on Silver-Based Backside Metallization for Power Electronics Packaging
JP7243165B2 (ja) 接合体の製造方法、絶縁回路基板の製造方法、セラミックス基板、接合体、及び、絶縁回路基板
US20240105667A1 (en) Aluminum bonding wire for power semiconductor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170724

R151 Written notification of patent or utility model registration

Ref document number: 6191587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250