CN102007595B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102007595B
CN102007595B CN2009801132429A CN200980113242A CN102007595B CN 102007595 B CN102007595 B CN 102007595B CN 2009801132429 A CN2009801132429 A CN 2009801132429A CN 200980113242 A CN200980113242 A CN 200980113242A CN 102007595 B CN102007595 B CN 102007595B
Authority
CN
China
Prior art keywords
layer
electrode
type
region
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801132429A
Other languages
English (en)
Other versions
CN102007595A (zh
Inventor
玉祖秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102007595A publication Critical patent/CN102007595A/zh
Application granted granted Critical
Publication of CN102007595B publication Critical patent/CN102007595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

MOSFET(1)，其包括n+SiC衬底(11)、在n+SiC衬底(11)上形成的n-SiC层(12)以及布置成与n-SiC层(12)接触的源电极(22)，该MOSFET代表一半导体器件，该半导体器件通过包括能够在充分抑制接触电阻的情况下与p型SiC区域和n型SiC区域中的任一个相接触的电极而能够实现减少制造工艺步骤数目和提高集成度。n-SiC层(12)包括具有n导电类型的n+源区(14)。源电极(22)包括布置成与n+源区(14)接触且含有Ti、Al和Si的源接触电极(16)。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法，并且更具体而言，涉及一种包括布置成与由碳化硅构成的SiC层接触的电极的半导体器件及其制造方法。
背景技术
在半导体器件中，许多种情况下，采用形成具有n导电类型的n型区域和具有p导电类型的p型区域且电极连接到n型区域和p型区域的结构。随着近年来包含半导体器件的设备实现了更高的效率，半导体器件也要求实现更高的效率。为了实现半导体器件更高的效率，上述电极不仅应该具有低的自身电阻(电气阻抗)而且与上述n型区域和p型区域的接触电阻也应该低。
其间，为了实现半导体器件的更高耐受电压和更低的损耗，以及为了能够在高温环境中使用半导体器件，近年来采用碳化硅(SiC)作为形成半导体器件的材料。SiC是带隙比常规广泛用作形成半导体器件材料的硅(Si)大的宽带隙半导体。因此，通过采用SiC作为用于形成半导体器件的材料，可以实现半导体器件的更高耐受电压、更低的导通电阻等。另外，采用SiC作为材料的半导体器件还具有优点：当在高温环境中使用时，比采用Si作为材料的半导体器件特性降低可能更小。
然而，在采用SiC作为半导体器件材料的情况下，与采用Si作为用于半导体器件的材料的实例相比，难以避免增加p型区域、n型区域和电极之间的肖特基势垒。因此，出现了抑制p型区域、n型区域和电极之间接触电阻增加的问题。
相反，已知通过采用Ni(镍)作为与包含n型杂质(具有n型导电类型的杂质)的n型SiC区接触的电极的材料以及采用Ti(钛)/Al(铝)或AlSi合金作为与包含p型杂质(具有p型导电类型的杂质)的p型SiC区接触的电极的材料，可以降低接触电阻(参见，例如，SatoshiTANIMOTO等人，″Practical Device-Directed Ohmic Contacts on4H-SiC，″IEICE Transactions C，the Institute of Electronics，Informationand Communication Engineers，April 2003，Vol.J86-C，No.4，pp.359-367页(非专利文献1))。
现有技术文献
非专利文献
非专利文献1：Satoshi TANIMOTO等人，″PracticalDevice-Directed Ohmic Contacts on 4H-SiC，″IEICE Transactions C，theInstitute of Electronics，Information and Communication Engineers，April2003，Vol.J86-C，No.4，pp.359-367。
发明内容
本发明要解决的问题
如上所述，通过依据与电极接触的区域是n型SiC区还是p型SiC区来适当地选择形成电极的材料，即使在采用SiC作为半导体器件的材料时，可以降低p型区域、n型区域和电极之间的接触电阻。然而，如果用于形成与p型区域接触的电极的材料不同于用于形成与n型区域接触的电极的材料，需要用于形成这些电极的多个步骤，这会导致制造工艺中的步骤数目增加。从而，产生了半导体器件制造成本增加的问题。另外，用于形成与p型区域接触的电极的材料和用于形成与n型区域接触的电极的材料之间的差异，会阻碍半导体器件的集成度提高。
从以上考虑，本发明的目的是提供一种通过包含在充分抑制接触电阻的情况下能够与p型SiC区和n型SiC区中的任一个相接触的电极而能够实现减少制造工艺步骤数目以及提高集成度的半导体器件及其制造方法。
解决问题的方式
根据本发明的半导体器件包括：衬底；SiC层，所述SiC层形成在所述衬底上并且由碳化硅构成；以及电极，所述电极被布置成与所述SiC层接触。上述的SiC层包括具有n导电类型的n型区域。上述电极包括布置成与n型区域接触且包含钛、铝和硅的欧姆接触电极。
本发明人针对在可充分抑制接触电阻的情况下能够与p型SiC区和n型SiC区中的任一个接触的电极的材料进行了详细的研究。从而，获得了如下发现。
通常，在多种情况下，采用Ni作为用于与n型SiC区接触的电极的材料。其间，在包括例如SiC作为材料的DMOS型垂直MOSFET(金属氧化物半导体场效应晶体管)中，采用了其中由Ni构成的电极与p型SiC区域和n型SiC区域这两者接触的结构。这是因为DMOS型垂直MOSFET需要与p型区域和n型区域这两者接触的电极，而由Ni构成的电极还可以与接触电阻率为约10-2Ω·cm2的p型SiC区域接触。考虑到由Ti/Al构成的电极可以与p型SiC区域以接触电阻率为约10-3Ω·cm2接触的事实，虽然10-2Ω·cm2的接触电阻率表明了允许用作欧姆接触电极的数值，但是由Ni构成的电极和p型SiC区域之间的接触电阻不是足够低。
另一方面，在采用由Ti/Al构成的电极的实例中，虽然充分抑制了与p型SiC区域的接触电阻，但与n型SiC区域的接触电阻率为10-3Ω·cm2。10-3Ω·cm2的接触电阻率也表明了允许用作欧姆接触电极的数值，然而，考虑到由Ni构成的电极可以与n型SiC区域以接触电阻率为约10-6Ω·cm2接触的事实，由Ti/Al构成的电极和n型SiC区域之间的接触电阻不是足够低。
考虑到用于电极的这种材料和与p型SiC区和n型SiC区的接触电阻之间的关系，对用于电极的材料进一步研究的结果，本发明人发现：通过采用包含Ti、Al和Si的合金作为电极的材料，可以充分抑制与p型SiC区和n型SiC区中的任一个的接触电阻。
在根据本发明的半导体器件中，布置成与SiC层接触的电极包括布置成与n型区域接触且包含Ti、Al和Si的欧姆接触电极。该欧姆接触电极可以以与由Ti/Al构成的电极的接触电阻相当的接触电阻与p型SiC区接触，并且还可以以与由Ni构成的电极的接触电阻相当的接触电阻与n型SiC区接触。因此，根据本发明的半导体器件，可以提供一种通过包括在充分抑制接触电阻的情况下能够与p型SiC区和n型SiC区中的任一个接触的电极能够实现了制造过程步骤数目减少以及提高集成度的半导体器件。
在上述半导体器件中，优选地，上述的欧姆接触电极在原子比方面包含是钛的至少1.58倍且至多6.33倍的铝。
对于作为欧姆接触电极的实际采纳，优选，与p型SiC区的接触电阻不高于大约1×10-3Ω·cm2，并且与n型SiC区的接触电阻不高于大约1×10-4Ω·cm2。这里，本发明人验证了包含Ti、Al和Si的电极和p型SiC区、n型SiC区之间的接触电阻与电极的组成之间的关系。然后，很清楚，Al与Ti的原子比太高会导致电极和n型SiC区之间的接触电阻增加，而原子比太低会导致电极和p型SiC区之间的接触电阻增加。另外，还发现，当上述原子比低于1.58时，电极和p型SiC区之间的接触电阻会超过1×10-3Ω·cm2。此外，还发现，当上述原子比超过6.33时，电极和n型SiC区之间的接触电阻会超过1×10-4Ω·cm2。基于上述，可以得出结论：欧姆接触电极在原子比方面优选包含Al是Ti的至少1.58倍且至多6.33倍。此外，为了进一步降低电极和p型SiC区之间的接触电阻，上述原子比优选不低于2.11，并且为了进一步降低电极和n型SiC区之间的接触电阻，上述原子比优选不高于4.22。
在上述半导体器件中，优选地，该SiC层进一步包括具有p导电类型的p型区域。另外，该欧姆接触电极被布置成从与n型区域接触的区域延伸到与p型区域接触的区域。
充分抑制的接触电阻的情况下与任意p型SiC区和n型SiC区中的任一个接触的上述欧姆接触电极被布置成从与n型区域接触的区域延伸到与p型区域接触的区域，使得进一步实现制造工艺的步骤数目减少以及集成度提高。
上述半导体器件优选地进一步包括与上述电极不同的另一个电极，其被布置成与SiC层接触。另外，该SiC层进一步包括具有p导电类型的p型区域。另一个电极包括与上述欧姆接触电极不同的另一个欧姆接触电极，其被布置成与p型区域接触且包含钛、铝和硅。
上述欧姆接触电极和可以在充分抑制接触电阻的情况下接触p型SiC区和n型SiC区中的任一个的另一个欧姆接触电极被布置成分别与n型区域和p型区域接触，使得进一步实现制造工艺的步骤数目减少以及集成度提高。
应该注意，用于形成上述另一欧姆接触电极的材料优选与用于形成上述欧姆接触电极的材料相同。由此，在制造半导体器件的工艺中，可以很容易地同时形成上述欧姆接触电极和上述另一个欧姆接触电极，并由此可以进一步减少制造工艺步骤数目。
在上述半导体器件中，优选地，上述另一个欧姆接触电极包含的铝在原子比方面是钛的至少1.58倍且至多6.33倍。
如上所述，考虑到实现与p型SiC区的低接触电阻以及与n型SiC区的低接触电阻这两者，上述另一个欧姆接触电极也优选包含的Al在原子比方面是Ti的至少1.58倍且至多6.33倍。另外，为了进一步降低上述另一个电极和p型SiC区之间的接触电阻，该上述原子比优选不低于2.11，并且为了进一步降低上述另一个电极和n型SiC区之间的接触电阻，该上述原子比优选不高于4.22。
根据本发明的半导体器件的制造方法，包括准备衬底、在衬底上形成由碳化硅构成的并包含具有n导电类型的n型区域的SiC层、以及形成与该SiC层接触的电极的步骤。该电极形成步骤包括布置成与n型区域接触的且包含钛、铝和硅的欧姆接触电极形成步骤。
根据本发明的半导体器件的制造方法，形成了可以通过包含Ti、Al和Si实现与由Ti/Al构成的电极的接触电阻相当的接触电阻与p型SiC区接触且可以以与由Ni构成的电极的接触电阻相当的接触电阻与n型SiC区接触的欧姆接触电极。因此，根据本发明的半导体器件的制造方法，可以实现半导体器件制造工艺中的步骤数目减少和半导体器件集成度提高。
在上述半导体器件的制造方法中，欧姆接触电极形成步骤可以包括：在n型区域上形成由钛构成的Ti层，在该Ti层上形成由铝构成的Al层，在该Al层上形成由硅构成的Si层，以及通过加热该Ti层、Al层和Si层生成包含钛、铝和硅的合金。
在n型区域上形成包含Ti、Al和Si的欧姆接触电极中，可以采用在n型区域上形成Ti层、Al层和Si层之后加热以由此生成含有Ti、Al和Si的合金的工艺。这里，作为与氧接触的结果的更容易氧化的Al和Ti由与Al和Ti相比更不容易被氧化的Si覆盖，使得可以抑制随后步骤中Al和Ti的氧化。另外，通过将Si与Al接触降低了熔点，在随后的步骤中，在Al融化并流入周围区域之前Al和Si形成合金，使得可以抑制Al流入到周围的区域中。此外，Al和Si的合金比单一物质的Al更不容易氧化。
因此，首先，在n型区域上按顺序形成Ti层、Al层和Si层，并且之后执行用于形成合金的热处理，使得可以进行热处理，同时Ti层和Al层用Si层覆盖并且Al层和Si层彼此接触。从而，在抑制Ti和Al的氧化且抑制Al流到周围区域的同时，可以产生包含Ti、Al和Si的合金，且可以形成稳定的欧姆接触电极。
在上述半导体器件的制造方法中，优选地，在形成上述Al层的步骤中，形成Al层的厚度是Ti层厚度的至少1.5倍且至多6倍。
如上所述，对于作为欧姆接触电极的实际采纳，优选地，与p型SiC区的接触电阻不高于大约1×10-3Ω·cm2，并且与n型SiC区的接触电阻不高于大约1×10-4Ω·cm2。这里，在顺序形成Ti层、Al层和Si层之后合金化它们的工序中制造欧姆接触电极的实例中，本发明人验证了Ti层、Al层和Si层的厚度与制造的欧姆接触电极和p型SiC区、n型SiC区之间接触电阻的关系。然后，很清楚，Al层与Ti层的厚度比太高会导致电极和n型SiC区之间的接触电阻增加，而该厚度比太低会导致电极和p型SiC区之间的接触电阻增加。已经发现，当上述厚度比低于1.5时，电极和p型SiC区之间的接触电阻会超过1×10-3Ω·cm2。此外，还发现，当上述厚度比超过6时，电极和n型SiC区之间的接触电阻会超过1×10-4Ω·cm2。基于上述，在上述形成Al层的步骤中，优选地形成Al层的厚度是Ti层厚度的至少1.5倍且至多6倍。此外，为了进一步降低电极和p型SiC区之间的接触电阻，上述厚度比优选不低于2.0，并且为了进一步降低电极和n型SiC区之间的接触电阻，上述厚度比优选不高于4.0。
如果在上述Ti层形成步骤中形成的Ti层厚度小于100
Figure BPA00001239875400071
，就会产生由于工艺中的不均匀性造成的很难实现再现性的问题。因此，要形成的Ti层优选具有不小于100
Figure BPA00001239875400072
的厚度。另一方面，如果在上述Ti层形成步骤中形成的Ti层厚度超过400
Figure BPA00001239875400073
，就会产生Al和SiC之间反应受影响且特性变差的问题。因此，要形成的Ti层优选具有不大于400
Figure BPA00001239875400074
的厚度。此外，如果在上述Si层形成步骤中形成的Si层具有小于100
Figure BPA00001239875400075
的厚度，该厚度对于用来产生合金可能不够大，即使Al具有足够小的厚度。因此，要形成的Si层优选具有不小于100
Figure BPA00001239875400081
的厚度。另一方面，如果在上述Si层形成步骤中形成的Si层厚度超过500，会产生Si不与Al反应且其保留为高电阻层的问题。因此，要形成的Si层优选具有不大于500
Figure BPA00001239875400083
的厚度。
在上述半导体器件的制造方法中，优选，在上述合金产生步骤中，在惰性气体和氢(H2)的混合气体中加热上述Ti层、Al层和Si层。
由此，可以以稳定的方式降低制造的欧姆接触电极和p型SiC区、n型SiC区之间的接触电阻。这里，惰性气体包括如氩(Ar)和氦(He)的惰性气体以及氮气(N2)。另外，从降低半导体器件制造成本形成欧姆接触电极的角度考虑，用于加热上述Ti层、Al层和Si层的气氛更优选的是Ar和H2的混合气体或N2和H2的混合气体。
在上述制造半导体器件的方法中，优选，上述形成欧姆电极的步骤进一步包括在上述产生合金步骤之前在Si层上形成由铂构成的Pt层的步骤。
由此，可以进一步有效抑制后续步骤中的Al和Ti的氧化，并且可以以稳定的方式制造在抑制与p型SiC区和n型SiC区的接触电阻情况下的欧姆接触电极。
在上述半导体器件的制造方法中，形成欧姆接触电极的步骤可以包括在n型区域上形成包含钛、铝和硅的混合层以及通过加热该混合层产生包含钛、铝和硅的合金的步骤。
在n型区域上形成含Ti、Al和Si的欧姆接触电极中，可以采用首先在n型区域上形成包含Ti、Al和Si的混合层之后通过加热以便形成含Ti、Al和Si的合金的工艺。由此，在简化制造工艺的情况下，可以形成稳定的欧姆接触电极。
在上述半导体器件的制造方法中，优选，在形成混合层的步骤中，形成在原子比方面含铝是含钛的至少1.58倍且至多6.33倍的混合层。
如上所述，在考虑实现与p型SiC区的低接触电阻以及与n型SiC区的低接触电阻的情况下，上述欧姆接触电极优选在原子比方面包含Al是Ti的至少1.58倍且至多6.33倍。因此，通过形成在原子比方面上述混合层中含Al是Ti的至少1.58倍且至多6.33倍的混合层，可以以更优选的水平实现降低与p型SiC区的接触电阻以及降低与n型SiC区的接触电阻。另外，为了进一步降低电极与p型SiC区之间的接触电阻，上述原子比优选不低于2.11，并且为了进一步降低电极和n型SiC区之间的接触电阻，上述原子比优选不高于4.22。
在上述半导体器件的制造方法中，优选，在上述合金生成步骤中，在惰性气体和氢的混合气体中加热上述混合层。
由此，可以以稳定的方式降低制造的欧姆接触电极和p型SiC区、n型SiC区之间的接触电阻。另外，从降低用于制造半导体器件的成本的情况下形成欧姆接触电极的角度考虑，用于加热上述混合层的气氛优选是Ar和H2的混合气体或N2和H2的混合气体。
在上述制造半导体器件的方法中，优选，形成欧姆电极的步骤进一步包括在上述产生合金步骤之前在混合层上形成由铂构成的Pt层的步骤。
由此，可以有效地抑制后续步骤中合金层的氧化，并且可以以稳定的方式制造在抑制与p型SiC区和n型SiC区的接触电阻情况下的欧姆接触电极。
在上述半导体器件的制造方法中，优选，在SiC层形成步骤中，形成了进一步包括具有p导电类型的p型区域的SiC层。在形成欧姆接触电极的步骤中，欧姆接触电极被形成为从与n型区域接触的区域延伸到与p型区域接触的区域。
能够在充分抑制接触电阻的情况下与p型SiC区和n型SiC区中的任一个接触的上述欧姆接触电极被形成为从与n型区域接触的区域延伸到与p型区域接触的区域，使得可以实现进一步减少半导体器件制造工艺中的步骤数目且提高半导体器件集成度。
上述半导体器件的制造方法优选进一步包括形成与上述电极不同的另一个电极，以与SiC层接触。另外，在SiC层形成步骤中，形成进一步包括具有p导电类型的p型区域的SiC层。此外，形成上述另一个电极的步骤进一步包括形成与上述欧姆接触电极不同的另一个欧姆接触电极，其布置成与p型区域接触并包含钛、铝和硅。欧姆接触电极形成步骤和另一个欧姆接触电极形成步骤可以同时进行。
通过同时形成与p型SiC区接触的欧姆接触电极以及与n型SiC区接触的欧姆接触电极，可以进一步减少制造工艺的步骤数目。
应该注意，用于形成上述另一个欧姆接触电极的材料优选与用于形成上述欧姆接触电极的材料相同。由此，可以容易地同时形成上述欧姆接触电极和上述另一个欧姆接触电极。
发明效果
由上面的描述可以清楚地理解，根据本发明的半导体器件及其制造方法，可以提供一种通过包含在充分抑制接触电阻的情况下可以与p型SiC区和n型SiC区中的任一个相接触的电极而能够实现减少制造步骤数目并且提高集成度的半导体器件，并且提供该半导体器件的制造方法。
附图说明
图1是示出表示第一实施例中的半导体器件的MOSFET结构的示意横截面图。
图2是示出第一实施例中的MOSFET制造方法的概要的流程图。
图3是示出图2中的欧姆电极形成步骤和漏电极形成步骤的细节的流程图。
图4是示出第一实施例中的MOSFET制造方法的示意横截面图。
图5是示出第一实施例中的MOSFET制造方法的示意横截面图。
图6是示出第一实施例中的MOSFET制造方法的示意横截面图。
图7是示出第一实施例中的MOSFET制造方法的示意横截面图。
图8是示出第一实施例中的MOSFET制造方法的示意横截面图。
图9是示出第一实施例中的MOSFET制造方法的示意横截面图。
图10是示出第二实施例中的JFET结构的示意横截面图。
图11是示出表示第二实施例中的半导体器件的JFET的制造方法概要的流程图。
图12是示出图11中的欧姆电极形成步骤的细节的流程图。
图13是示出第二实施例中的JFET制造方法的示意横截面图。
图14是示出第二实施例中的JFET制造方法的示意横截面图。
图15是示出第二实施例中的JFET制造方法的示意横截面图。
图16是示出第二实施例中的JFET制造方法的示意横截面图。
图17是示出第二实施例中的JFET制造方法的示意横截面图。
图18是示出第二实施例中的JFET制造方法的示意横截面图。
图19是示出第三实施例中的欧姆接触形成步骤和漏电极形成步骤的细节的流程图。
图20是示出第三实施例中的MOSFET制造方法的示意横截面图。
图21是示出第三实施例中的MOSFET制造方法的示意横截面图。
图22是示出第四实施例中的欧姆电极形成步骤的细节的流程图。
图23是示出第四实施例中的JFET制造方法的示意横截面图。
图24是示出Al层与Ti层的膜厚度比以及接触电阻率之间关系的示意图。
图25是示出Si层的膜厚度和接触电阻率之间关系的示意图。
图26是实例3中的欧姆接触电极周围部分的SEM照片。
图27是示出实例3中的欧姆接触电极周围的元件分布的示意图。
具体实施方式
在下文中参考附图将描述本发明的实施例。在下面的图中，相同或相应的元件具有分配相同的附图标记，并将不再重复它们的描述。
(第一实施例)
首先，将描述第一实施例中的MOSFET。参考图1，第一实施例中的MOSFET 1包括：n+SiC衬底11，所述n+SiC衬底11是由碳化硅(SiC)构成的衬底且具有n导电类型(第一导电类型)；n-SiC层12，所述n-SiC层12用作由SiC构成的半导体层且具有n导电类型(第一导电类型)；一对p体13，用作具有p导电类型(第二导电类型)的第二导电类型区域；n+源区14，所述n+源区14用作具有n导电类型(第一导电类型)的高浓度第一导电类型区；以及p+区18，所述p+区18用作具有p导电类型(第二导电类型)的高浓度第二导电类型区。n+SiC衬底11包含高浓度的诸如N(氮)的n型杂质(具有n导电类型的杂质)。
n-SiC层12形成在n+SiC衬底11的一个主表面11A上，例如，形成为大约10μm的厚度，且通过包含n型杂质具有n导电类型。在n-SiC层12中包含的n型杂质的实例包括N(氮)，并且杂质包含浓度比在n+SiC衬底11中包含的n型杂质浓度低，例如，为5×1015cm-3的浓度。
一对p体13被形成为p体彼此分开，以便包括n-SiC层12的第二主表面12B，第二主表面12B是与第一主表面12A相对的主表面，所述第一主表面12A是在n+SiC衬底11侧上的主表面，并且这对p体13通过包含p型杂质(具有p导电类型的杂质)具有p导电类型(第二导电类型)。例如，采用Al、B(硼)等作为包含在p体13中的p型杂质，并且其包含浓度比n+SiC衬底11中包含的n型杂质浓度低，例如，1×1017cm-3的浓度。
n+源区14被形成在每个p体13内，以便包括第二主表面12B且由p体13围绕。n+源区14包含诸如P(磷)的n型杂质，包含浓度比n-SiC层12中包含的n型杂质浓度高，例如，1×1020cm-3的浓度。
当从形成在这对p体13中的一个p体13内的n+源区14观察时，p+区18被形成为在与形成在另一个p体13内的n+源区14相对的侧上包括第二主表面12B。p+区18包含诸如Al或B的p型杂质，包含浓度比p体13中包含的p型杂质浓度高，例如，1×1020cm-3的浓度。
进一步参考图1，MOSFET 1包括用作栅绝缘膜的栅氧化物膜15、栅电极17、一对源接触电极16、源极互连19、漏电极20和钝化膜21。
栅氧化物膜15形成在n-SiC层12的第二主表面12B上，以便与第二主表面12B接触，并且从一个n+源区14的上表面延伸到另一个n+源区14的上表面，且其例如由二氧化硅(SiO2)构成。
栅电极17被布置成与栅氧化物膜15接触，以便从栅氧化物膜15上的一个n+源区14延伸到另一个n+源区14。另外，栅电极17由诸如多晶硅、Al等的导体制成。
源接触电极16被布置成与第二主表面12B接触，以便在远离栅氧化物膜15的方向上从一对n+源区14延伸到p+区18。另外，源接触电极16包含Ti、Al和Si。更具体地，源接触电极16包含Ti、Al、Si和C(碳)以及诸如O(氧)的残留杂质。
源极互连19被形成为与源接触电极16接触，且其由诸如Al的导体制成。源极互连19通过源接触电极16被电连接到n+源区14。该源极互连19和源接触电极16组成源电极22。
漏电极20被形成为与n+SiC衬底11的另一个主表面11B接触，所述另一个主表面11B是与作为在形成有n-SiC层12的一侧上的一个主表面11A相对的主表面。例如，该漏电极20可以与上述源接触电极16一样、由包含Ti、Al和Si的金属制成，或者可以由诸如Ni的其他能够与n+SiC衬底11建立欧姆接触的金属制成。由此，漏电极20电连接到n+SiC衬底11。
钝化膜21被形成为从栅电极17上的一个源互连19延伸到另一个源互连19。该钝化膜21例如由SiO2构成，并且具有使源互连19和栅电极17与外部电隔离以及保护MOSFET 1的功能。
换句话说，本实施例中的MOSFET 1包括：n+SiC衬底11、用作在n+SiC衬底11上形成的SiC层且由碳化硅构成的n-SiC层12、以及布置成与n-SiC层12接触的源电极22。另外，n-SiC层12包括用作具有n导电类型的n型区域的n+源区14。源电极22包括用作布置成与n+源区14接触的欧姆接触电极且包含Ti、Al和Si的源接触电极16。另外，在本实施例的MOSFET 1中，n-SiC层12包括用作具有p导电类型的p型区域的p+区18。此外，源接触电极16被布置成从与n+源区14接触的区域延伸到与p+区18接触的区域。
在本实施例的MOSFET 1中，布置成与n-SiC层12接触的源电极22包括被布置成与n+源区14接触且包含Ti、Al和Si的源接触电极16。该源接触电极16可以以与由Ti/Al构成的电极的接触电阻相当的接触电阻与p+区18接触，并且可以以与由Ni构成的电极的接触电阻相当的接触电阻与n+源区14接触。该源接触电极16被布置成从与n+源区14接触的区域向与p+区18接触的区域延伸。因而，本实施例中的MOSFET 1是能够实现减少制造工艺步骤数目和提高集成度的半导体器件。
更具体地，在具有DMOS结构的本实施例的MOSFET 1中，需要保持n+源区14和p体13在相同的电位。因此，要求源接触电极16在降低的接触电阻的情况下电连接n+源区14和p体13这两者。另外，在MOSFET 1中，为了降低导通电阻，n+源区14和源接触电极16应该在抑制接触电阻的情况下彼此电连接。在这种连接中，本实施例中的MOSFET 1中的源接触电极16通过包含Ti、Al和Si、以低接触电阻与n+源区14和p体13(p+区18)这两者接触。因而，MOSFET 1是能够实现制造工艺步骤数目减少和集成度提高的半导体器件。
另外，在原子比方面，源接触电极16优选包含Al是Ti的至少1.58倍且至多6.33倍。由此，可以更可靠地降低源接触电极16和n+源区14、p体13(p+区18)之间的接触电阻。
现在将描述MOSFET 1的操作。参考图1，在不高于阈值的电压施加到栅电极17的情况下，也就是说，处于截止状态，位于栅氧化物膜15正下面的p体13和n-SiC层12之间的部分被反向偏置并处于非导电状态。另一方面，当正向上升电压施加到栅电极17上时，在沟道区13A中形成反转层，沟道区13A是p体13与栅氧化物膜15的接触部分周围的区域。因而，n+源区14和n-SiC层12彼此电连接，以及电流在源电极22和漏电极20之间流动。
现在将描述表示根据本发明的半导体器件制造方法的一个实施例的第一实施例中的半导体器件的MOSFET的制造方法。参考图2，在第一实施例的MOSFET的制造方法中，首先，在步骤(S10)中，执行衬底准备步骤。在该步骤(S10)中，准备第一导电类型的SiC衬底。具体地，参考图4，例如，准备由六方晶系SiC构成的且通过包含n型杂质而具有n导电类型的n+SiC衬底11。
参考图2，在步骤(S20)中，执行n型层形成步骤。在该步骤(S20)中，在n+SiC衬底11上形成第一导电类型的半导体层。具体地，参考图4，通过外延生长，在n+SiC衬底11的一个主表面11A上形成n-SiC层12。例如，通过使用SiH4(硅烷)和C3H8(丙烷)的混合气体作为源气体，可以实现外延生长。这里，例如，引入N作为n型杂质。由此，可以形成包含n型杂质浓度比n+SiC衬底11中包含的n型杂质浓度低的n-SiC层12。
接下来参考图2，在步骤(S30)中，执行p体形成步骤。在该步骤(S30)中，参考图5，具有第二导电类型的第二导电性区被形成为包括n-SiC层12的第二主表面12B，n-SiC层12的第二主表面12B是与作为n+SiC衬底11侧上的第一主表面12A相对的主表面。具体地，首先，例如，利用CVD(化学气相沉积)，在第二主表面12B上形成由SiO2构成的氧化物膜。然后，在抗蚀剂被施加在该氧化物膜上之后，进行曝光和显影，以由此形成在与用作第二导电类型区域的p体13的期望形状相一致的区域中具有开口的抗蚀剂膜。利用该抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)部分地去除该氧化物膜，在n-SiC层12上形成具有开口图案的由氧化物膜形成的掩模层。之后，去除上述抗蚀剂膜。然后，利用该掩模层作为掩模，在n-SiC层12中进行诸如Al的p型杂质的离子注入，以由此在n-SiC层12中形成p体13。
接下来参考图2，在步骤(S40)中，执行n+区形成步骤。在该步骤(S40)中，在包括第二主表面12B的p体13内的区域中，形成高浓度第一导电类型区域，该区域包含具有比n-SiC层12中的浓度更高浓度的第一导电类型的杂质。具体地，参考图5，首先，在去除在步骤(S30)中用作掩模的上述氧化物膜之后，依照与步骤(S30)相类似的工序，形成在与n+源区14的期望形状相一致的区域中具有开口的掩模层。利用该掩模层作为掩模，通过离子注入在n-SiC层12中引入诸如P的n型杂质，以由此形成n+源区14。
接下来参考图2，在步骤(S50)中，执行p+区形成步骤。在该步骤(S50)中，参考图5，当从一对p体13中的一个p体13内形成的n+源区14观察时，高浓度第二导电类型区(p+区18)被形成为包括在与形成在另一个p体13内的n+源区14相对的侧上的第二主表面12B。具体地，参考图5，根据与步骤(S30)和(S40)相类似的工序，形成在与p+区18的期望形状相一致的区域中具有开口的掩模层，并且利用该掩模层作为掩模，通过离子注入在n-SiC层12中引入诸如Al或B的p型杂质，以由此形成p+区18。
接下来参考图2，在步骤(S60)中，执行活性化退火步骤。在该步骤(S60)中，通过将其中注入了离子的n-SiC层12加热到大约1700℃，例如，在Ar(氩)气氛中并且使该层保持大约30分钟，执行活性化退火，即，用于对由上述离子注入所引入的杂质进行活性化的热处理。
接下来参考图2，在步骤(S70)中，执行栅绝缘膜形成步骤。在该步骤(S70)中，参考图6，对其上通过步骤(S10)至(S60)形成的包括期望离子注入区的n-SiC层12的n+SiC衬底11进行热氧化。例如，可以通过在氧气氛中将该衬底加热到大约1300℃的温度并使该衬底保持大约10分钟，进行热氧化。由此，在第二主表面12B上形成由二氧化硅(SiO2)构成的、用作栅氧化物膜15的热氧化物膜15A(例如，具有大约50nm的厚度)(见图1)。
接下来参考图2，在步骤(S80)和(S90)中，进行欧姆电极形成步骤和漏电极形成步骤。这里，可以按顺序执行步骤(S80)和(S90)，或按步骤(S90)和(S80)的顺序执行，然而，从降低步骤数目的角度考虑，优选同时执行这些步骤，这将在下面描述。在步骤(S80)和(S90)中，参考图3，首先，在步骤(S81)至(S83)中，按顺序进行Ti膜形成步骤、Al膜形成步骤和Si膜形成步骤。
具体地，参考图6和7，首先，在热氧化物膜15A上施加抗蚀剂之后，进行曝光和显影，以由此形成具有与将要形成源接触电极16(见图1)的区域相一致的开口91A的抗蚀剂膜91。然后，利用抗蚀剂膜91作为掩模，例如，通过RIE，作为部分去除热氧化物膜15A的结果，形成了栅氧化物膜15。其后，如图7所示，例如，通过溅射，在第二主表面12B以及与n-SiC层12相对的n+SiC衬底11的主表面上按顺序形成由Ti构成的Ti膜51、由Al构成的Al膜52和由Si构成的Si膜53。另外，作为去除抗蚀剂膜91的结果，去除(剥离)抗蚀剂膜91上的Ti膜51、Al膜52和Si膜53，使得Ti膜51、Al膜52和Si膜53保留在通过热氧化物膜15A暴露的第二主表面12B上以及与n-SiC层12相对的n+SiC衬底11的主表面上。
这里，在步骤(S81)中，优选形成具有的厚度不小于100且不大于400
Figure BPA00001239875400182
的Ti膜51。由此，可以形成以稳定方式具有低电阻的欧姆接触电极。另外，在步骤(S82)中，优选形成厚度为步骤(S51)中形成的Ti层厚度的至少1.5倍且至多6倍厚的Al层52。由此，可以制造进一步可靠实现与n+源区14和p体13的低接触电阻的源接触电极16。此外，在步骤(S83)中，优选形成具有的厚度不小于100
Figure BPA00001239875400183
且不大于500
Figure BPA00001239875400184
的Si膜。由此可以形成以稳定方式具有低电阻的欧姆接触电极。
接下来参考图3，在步骤(S84)中，执行合金化步骤。具体地，参考图8和9，在诸如Ar的惰性气体气氛中，将已经完成上述工序的n+SiC衬底11加热到不低于550℃且不大于1200℃的温度，优选不低于900℃且不大于1200℃的温度，例如1000℃，并保持不大于10分钟，例如，2分钟的时间段。由此，在Ti膜51、Al膜52和Si膜53中分别包含的Ti、Al和Si以及在n-SiC层12或n+SiC衬底11中包含的C被合金化。从而，如图9所示，形成源接触电极16和漏电极20；所述源接触电极16被布置成与第二主表面12B接触，在远离栅氧化物膜14方向上从这对n+源区14向p+区18延伸；所述漏电极20被布置成与n+SiC衬底11的另一个主表面11B接触，该主表面是与作为形成n-SiC层12的一侧上的主表面11A相对的主表面。这里，在步骤(S84)中，n+SiC衬底11优选在惰性气体的混合气体中加热，具体地，在Ar和/或N2和氢的混合气体中加热。由此，在进一步可靠地降低与n+源区14和p体13(p+区18)的接触电阻以及抑制制造成本的情况下，可以制造源接触电极16。在上述工序中完成了步骤(S80)和(S90)。
接下来参考图2，在步骤(S100)中，执行栅极形成步骤。在该步骤(S100)中，由例如多晶硅或Al的导体构成的栅电极17(见图1)被形成为与栅氧化物膜15接触，并在栅氧化物膜15上从一个n+源区14延伸到另一个n+源区14。在采用多晶硅作为用于栅电极的材料的实例中，多晶硅可以包含超过1×1020cm-3的高浓度P。
接下来参考图2，在步骤(S110)中，执行源互连形成步骤。在该步骤(S110)中，例如，用气相沉积方法，在源接触电极16的上表面上形成由诸如Al的导体构成的源互连19(见图1)。在如上所述的步骤(S80)和该步骤(S110)中完成了源电极22(见图1)。
接下来参考图2，在步骤(S120)中，执行钝化膜形成步骤。在该步骤(S120)中，参考图1，例如由SiO2构成的钝化膜21被形成为从栅电极17上的一个源互连19延伸到另一个源互连19。例如，该钝化膜21可以用CVD方法形成。通过上述步骤(S10)至(S120)完成了代表第一实施例中的半导体器件的MOSFET 1的制造方法，以及完成了第一实施例中的MOSFET 1(见图1)。
根据第一实施例中的MOSFET的制造方法，能够在充分抑制的接触电阻的情况下与p+区18和n+源区14接触的上述源接触电极16可以形成为从与n型区域接触的区域延伸到与p型区域接触的区域，并且可以与其同时形成由与源接触电极16的形成材料相同的材料制成的漏电极20。结果，可以实现制造MOSFET 1的工艺步骤数目减少和MOSFET 1的集成度提高。
(第二实施例)
现在将描述代表本发明另一实施例的第二实施例。参考图10，JFET3，是代表第二实施例中的半导体器件的结场效应晶体管，其欧姆接触电极的结构与第一实施例中的MOSFET 1相同并且实现了类似的效果。具体地，JFET 3包括由SiC构成的且具有n导电类型的n型衬底31、在n型衬底31上形成的第一p型层32、在第一p型层32上形成的n型层33和在n型层33上形成的第二p型层34。这里，p型层和n型层是由SiC构成的且分别具有p和n导电类型的层。另外，例如，第一p型层32可以具有大约10μm的厚度和大约7.5×1015cm-3的p型杂质浓度。例如，n型层33可以具有大约0.45μm的厚度和大约2×1017cm-3的n型杂质浓度。例如，第二p型层34可以具有大约0.25μm的厚度和大约2×1017cm-3的p型杂质浓度。
在第二p型层34和n型层33中，形成了包含具有浓度比n型层33中高的n导电类型(n型杂质)杂质的第一n型区域35和第二n型区域37，并且形成了包含具有浓度比第一p型层32和第二p型层34中高的p导电类型杂质(p型杂质)的第一p型区域36(例如，大约1×1018cm-3)，使得其位于第一n型区域35和第二n型区域37之间。也就是说，第一n型区域35、第一p型区域36和第二n型区域37被形成为经由第二p型层34达到n型层33。另外，第一n型区域35、第一p型区域36和第二n型区域37中的每一个的底部被布置成离第一p型层32的上表面(第一p型层32和n型层33之间的边界部)一定距离。
在从第一n型区域35看时与第一p型区域36相对的一侧，沟槽部71被形成为从第二p型层34的上表面34A(与n型层33侧相对的主表面)通过第二p型层34延伸到达n型层33。也就是说，沟槽部71的底壁71A位于n型层33内部，与第一p型层32和n型层33之间的界面相隔一定距离。另外，包含浓度比第一p型层32和第二p型层34中高的p型杂质的第二p型区域43(例如，大约1×1018cm-3)被形成为从沟槽部71的底壁71A通过n型层33延伸到达第一p型层32。该第二p型区域43的底部被布置成与n型衬底31的上表面(n型衬底31和第一p型层32之间的边界部)相隔一定距离。
另外，用作欧姆接触电极的源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44被形成为分别与第一n型区域35、第一p型区域36、第二n型区域37和第二p型区域43的上表面接触。源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44含有Ti、Al和Si。更具体地，源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44含有Ti、Al、Si和C以及残留杂质，与第一实施例中的源极接触电极16一样。
另外，在用作欧姆接触电极的源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44中的每一个与相邻的另一欧姆接触电极之间形成氧化物膜38。更具体地，在第二p型层34的上表面34A上以及沟槽部71的底壁71A和侧壁71B上形成用作绝缘膜的氧化物膜38，以便覆盖除了形成源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44的区域之外的整个区域。因此相邻的欧姆接触电极相互隔离。
此外，源极互连45、栅极互连46和漏极互连47被形成为分别与源极接触电极39、栅极接触电极41和漏极接触电极42的上表面接触，并且它们电连接至欧姆接触电极。源极互连45还与电位保持接触电极44的上表面接触，并因此它还电连接至电位保持接触电极44。也就是说，源极互连45被形成为从源极接触电极39的上表面延伸到电位保持接触电极44的上表面，并因此电位保持接触电极44被保持在与源极接触电极39一样高的电位。源极互连45、栅极互连46和漏极互连47由诸如Al的导体制成。源极接触电极39和源极互连45组成源电极61，栅极接触电极41和栅极互连46组成栅电极62，以及漏极接触电极42和漏极互连47组成漏电极63。此外，钝化膜64被形成为覆盖源电极61、栅电极62、漏电极63和氧化物膜38的上表面。该钝化膜64例如由SiO2制成，并且具有使源电极61、栅电极62和漏电极63与外部电隔离以及保护JFET 3的作用。
也就是说，本实施例中的JFET 3包括n型衬底31、形成在n型衬底31上且由碳化硅构成的用作SiC层的第一p型层32、n型层33和第二p型层34、以及布置成与第二p型层34接触的源电极61、栅电极62和漏电极63。另外，构成第一p型层32、n型层33和第二p型层34的SiC层包括每个都是具有n导电类型的n型区域的第一n型区域35和第二n型区域37以及每个都是具有p导电类型的p型区域的第一p型区域36和第二p型区域43。另外，源电极61和漏电极63包括用作欧姆接触电极的源极接触电极39和漏极接触电极42，其布置成分别与第一n型区域35和第二n型区域37接触且含有Ti、Al和Si。此外，用作另一电极的栅电极62包括用作另一欧姆接触电极的栅极接触电极41，其布置成与用作p型区域的第一p型区域36接触，由与用于源极接触电极39和漏极接触电极42的材料相同的材料制成且含有Ti、Al和Si。
在本实施例的JFET 3中，与第一实施例中的源极接触电极16一样，含有Ti、Al和Si的源极接触电极39和漏极接触电极42与每个都是n型区域的第一n型区域35和第二n型区域37接触，并且由与用于源极接触电极39和漏极接触电极42的材料相同的材料制成的栅极接触电极41被布置成与作为p型区域的第一p型区域36接触。因此，JFET 3是能够实现制造工艺的步骤数目减少的和集成提高的半导体器件。
更具体地，在本实施例的JFET 3中，在Ni用作用于形成布置成分别与第一n型区域35和第二n型区域37接触的源极接触电极39和漏极接触电极42的材料以及Ti/Al用作用于形成布置成与第一p型区域36接触的栅极接触电极41的材料的实例中，与常规的JFET一样，会出现以下问题。也就是说，在采用上述结构的JFET 3的制造方法中，在形成了用于形成源极接触电极39和漏极接触电极42的掩模之后，用气相沉积等来形成这些电极。其后，在去除掩模之后，必须进一步用气相沉积等形成用于形成栅极接触电极41的掩模以及形成这个电极。如果采用这样的制造工艺，则由于形成掩模的配准误差加倍而妨碍步骤数目增加和集成提高。相反，在本实施例的JFET 3中，由于源极接触电极39、栅极接触电极41和漏极接触电极42可以用相同的材料形成，所以这些电极可以通过形成一次掩模而整体形成。结果，本实施例中的JFET 3可以实现制造工艺的步骤数目减少和集成提高。
现在将描述JFET 3的操作。参考图10，当栅电极62的电压设置为0V时，在n型层33中，位于第一p型区域36和第二n型区域37之间的区域和位于前一区域和第一p型层32(漂移区)之间的区域以及位于第一p型区域36和第一p型层32(沟道区)之间的区域没有被耗尽，并因此第一n型区域35和第二n型区域37通过n型层33相互电连接。因此，电子从第一n型区域35向第二n型区域37迁移，由此电流流动。
其间，当在负方向上增加的电压施加到栅极接触电极41时，上述的沟道区和漂移区继续耗尽并且第一n型区域35和第二n型区域37相互电断开。因此，电子不会从第一n型区域35向第二n型区域37迁移，由此电流没有流动。
现在将描述代表第二实施例中的半导体器件的JFET 3的制造方法。参考图11，在本实施例中的JFET 3的制造方法中，首先，在步骤(S210)中，执行衬底准备步骤。具体地，在步骤(S210)中，如图13所示，准备包含高浓度的n型杂质且由SiC构成的n型衬底31。其后，在步骤(S220)中，执行外延生长步骤。具体地，例如，通过气相外延生长，在n型衬底31的一个主表面上顺序形成由SiC构成的第一p型层32、n型层33和第二p型层34。在气相外延生长中，例如，可以使用硅烷(SiH4)气体和丙烷(C3H8)气体作为源气体体，并且可以采用氢(H2)气体作为载气。另外，例如，可以采用乙硼烷(B2H6)或三甲基铝(TMA)作为用于形成p型层的p型杂质源，并且例如，可以采用氮气(N2)作为用于形成n型层的n型杂质。因此，形成了含有诸如Al或B的p型杂质的第一p型层32和第二p型层34以及含有诸如N的n型杂质的n型层33。
接下来参考图11，在步骤(S230)中，执行沟槽部形成步骤。具体地，在步骤(S230)中，如图14所示，沟槽部71被形成为从第二p型层34的上表面34A通过第二p型层34延伸到达n型层33。可以形成沟槽部71，使得例如在第二p型层34的上表面34A上形成在将要形成沟槽部71的所希望位置处具有开口的掩模层，并且其后执行利用SF6气体的干法蚀刻。
接下来参考图11，在步骤(S240)中，执行离子注入步骤。具体地，在步骤(S240)中，参考图14和15中，首先，例如，用CVD，在第二p型层34的上表面34A上以及沟槽部71的底壁上形成由SiO2构成的氧化物膜。然后，在抗蚀剂涂敷到氧化物膜上之后，执行曝光和显影，以由此在与第一n型区域35和第二n型区域37的所希望形状相一致的区域中形成具有开口的抗蚀剂膜。然后，利用该抗蚀剂膜作为掩模，例如通过RIE，部分地去除氧化物膜，并且在第二p型层34的上表面34A上形成具有开口图案的由氧化物膜形成的掩模层。其后，去除上述的抗蚀剂膜，并且利用该掩模层作为掩模，执行n型层33和第二p型层34中的离子注入。要注入的离子的类型包括例如P、N等。由此形成了通过第二p型层34到达n型层33的第一n型区域35和第二n型区域37。
另外，在去除用于形成第一n型区域35和第二n型区域37的掩模层之后，根据类似工序，在第二p型层34的上表面34A上以及沟槽部71的底壁上形成在与第一p型区域36和第二p型区域43的所希望形状相一致的区域具有开口的掩模层。然后，利用该掩模层作为掩模，执行第一p型层32、n型层33和第二p型层34中的离子注入。要注入的离子的类型包括例如Al、B等。由此形成了通过第二p型层34到达n型层33的第一p型区域36和从沟槽部71的底壁71A通过n型层33到达第一p型层32的第二p型区域43。
接下来参考图11，在步骤(S250)中，执行活性化退火步骤。具体地，在步骤(S250)中，使n型衬底31在诸如氩的惰性气体的气氛中加热到1700℃并保持了30分钟，以这种方式使其中已完成了上述离子注入的具有第一p型层32、n型层33和第二p型层34的n型衬底31受到活性化退火。因此，在步骤(S240)中引入的诸如P或Al的杂质被活性化并且其可以用作n型杂质或p型杂质。
接下来参考图11，在步骤(S260)中，执行氧化物膜形成步骤。具体地，在步骤(S260)中，参考图16，执行热氧化处理，例如，其中在氧气氛中加热到1300℃左右的温度并保持大约30分钟，使得形成了覆盖第二p型层34的上表面34A以及沟槽部71的底壁71A和侧壁71B的、用作绝缘膜(场氧化物膜)的氧化物膜38。氧化物膜38具有例如大约0.1μm的厚度。
接下来参考图11，在步骤(S270)中，执行欧姆电极形成步骤。在步骤(S270)中，参考图12，首先，执行混合物膜形成步骤作为步骤(S271)。具体地，参考图17，首先，在抗蚀剂涂敷到氧化物膜38上之后，执行曝光和显影，以由此形成具有与将要形成源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44(见图10)的区域相一致的开口91A的抗蚀剂膜91。然后，利用抗蚀剂膜91作为掩模，例如，通过RIE，部分地去除热氧化物膜15A。其后，通过执行例如用Ti、Al和Si同时溅射的混合溅射在抗蚀剂膜91上以及通过抗蚀剂膜91暴露出的区域中形成含有Ti、Al和Si的混合物膜54。另外，作为去除抗蚀剂膜91的结果，去除(剥离)抗蚀剂膜91上的混合物膜54，使得混合物膜54保持与第一n型区域35、第一p型区域36、第二n型区域37和第二p型区域43接触。
这里，在步骤(S271)中，优选形成含有Al在原子比方面是Ti的至少1.58倍且至多6.33倍的混合物膜54。因此，可以更可靠地降低源极接触电极39和第一n型区域35之间的接触电阻、漏极接触电极42和第二n型区域37之间的接触电阻以及栅极接触电极41和第一p型区域36之间的接触电阻。
接下来参考图12，在步骤(S272)中，执行合金化步骤。具体地，参考图18，执行合金化处理，其中在诸如Ar的惰性气体的气氛中加热到不低于550℃且不高于1200℃、优选不低于900℃且不高于1100℃、例如1000℃的温度并且保持不长于10分钟、例如2分钟的时间段。因此，在混合物膜54中包含的Ti、Al和Si以及在n型层33或第二p型层34中包含的C被合金化。结果，如图18所示，用作欧姆接触电极的源极接触电极39、栅极接触电极41、漏极接触电极42和电位保持接触电极44被形成为分别与第一n型区域35、第一p型区域36、第二n型区域37和第二p型区域43的上表面接触。这里，在步骤(S84)中，上述的加热优选在惰性气体、尤其是Ar和/或N2以及氢的气体混合物中执行。因此，可以在制造成本被抑制和接触电阻被抑制的情况下制备源极接触电极39、栅极接触电极41和漏极接触电极42。以上述的工序完成了步骤(S270)。
接下来参考图11，在步骤(S280)中，执行互连形成步骤。具体地，在步骤(S280)中，参考图10，形成了分别与源极接触电极39、栅极接触电极41和漏极接触电极42的上表面接触的源极互连45、栅极互连46和漏极互连47。例如，通过形成在将要形成源极互连45、栅极互连46和漏极互连47的所希望区域中具有开口的抗蚀剂层、气相沉积Al以及其后与抗蚀剂层一起去除(剥离)抗蚀剂层上的Al，可以形成源极互连45、栅极互连46和漏极互连47。
接下来参考图11，在步骤(S290)中，执行钝化膜形成步骤。具体地，在步骤(290)中，例如由SiO2构成的钝化膜64被形成为覆盖源电极61、栅电极62、漏电极63和氧化物膜38的上表面。例如，可以用CVD形成该钝化膜64。
通过上述步骤，完成了本实施例中的JFET 3。这里，在代表上述本实施例中的半导体器件的JFET 3的制造方法中，由于源极接触电极39、栅极接触电极41和漏极接触电极42可以用与含有Ti、Al和Si的相同材料形成，所以这些电极可以通过形成一次掩模来同时形成。结果，本实施例中的JFET 3的制造方法可以实现制造工艺步骤数目减少和集成提高。
在上述的实施例中，在MOSFET的制造中，欧姆接触电极是通过形成Ti膜、Al膜和Si膜以及之后使它们合金化来形成的，以及在JFET的制造中，欧姆接触电极被形成在形成混合物膜以及之后使该混合物膜合金化的步骤中，然而，本发明中的半导体器件的制造方法不限于此。在根据本发明的半导体器件的制造方法中，欧姆接触电极可以用各种方法形成，包括上述的两种方法。
另外，在上述的实施例中，借助根据本发明的半导体器件的实例描述了MOSFET和JFET，然而，根据本发明的半导体器件不限于此，并且诸如IGBT的其他半导体器件(绝缘栅双极晶体管)和双极晶体管也是适用的。
(第三实施例)
现在将描述代表本发明的又一实施例的第三实施例。第三实施例中的半导体器件被构造得与代表第一实施例中的半导体器件的MOSFET 1基本类似，实现了类似的效果，并且可以类似地制造。第三实施例中的MOSFET 1的制造方法与第一实施例中的不同之处在于欧姆电极形成步骤和漏电极形成步骤(见图2)。
也就是说，参考图19、2和3，第三实施例中的欧姆接触电极形成步骤(S80)与第一实施例中的不同之处在于作为步骤(S85)在Si膜形成步骤(S83)之后和合金化步骤(S84)之前执行Pt膜形成步骤。具体地，在第三实施例中的欧姆电极形成步骤(S80)和漏电极形成步骤(S90)中，首先，与第一实施例一样执行步骤(S81)至(S83)。然后，在步骤(S85)中，如图20所示，在步骤(S83)中形成的Si膜53上进一步形成由铂构成的Pt膜55。该Pt膜55可以通过例如溅射形成，与Ti膜51等的情况一样。然后，参考图21，与第一实施例一样，作为去除抗蚀剂膜91的结果，去除(剥离)抗蚀剂膜91上的Ti膜51、Al膜52、Si膜53和Pt膜55，并且Ti膜51、Al膜52、Si膜53和Pt膜55保留在通过热氧化物膜15A暴露出的第二主表面12B上以及与n-SiC层12相对的n+SiC衬底11的主表面上。其后，与执行第一实施例的工艺相类似，完成了第三实施例中的MOSFET 1的制造方法。
与本实施例一样，通过进一步在Si膜53上形成Pt膜55以及然后执行合金化步骤(S84)，进一步抑制了步骤(S84)中的Ti膜51和Al膜52的氧化，使得可以以稳定的方式制备实现接触电阻进一步降低的源接触电极16和漏电极20。
(第四实施例)
现在将描述代表本发明另一实施例的第四实施例。第四实施例中的半导体器件被构造得与代表第二实施例中的半导体器件的JFET 3基本类似，实现了类似的效果，并且可以类似地制造。第四实施例中的JFET 3的制造方法与第二实施例的不同之处在于欧姆电极形成步骤(见图11)。
也就是说，参考图22、11和12，第四实施例中的欧姆接触电极形成步骤(S270)与第二实施例的不同之处在于在混合物膜形成步骤(S271)之后和在合金化步骤(S272)之前执行Pt膜形成步骤作为步骤(S273)。具体地，在第四实施例的欧姆电极形成步骤(S270)中，首先，与第二实施例一样，执行步骤(S271)。然后，在步骤(S273)中，如图23所示，在步骤(S271)中形成的混合物膜54上进一步形成由铂构成的Pt膜55。例如，可以通过溅射形成该Pt膜55。然后，与第一实施例一样，作为去除抗蚀剂膜91的结果，去除(剥离)了抗蚀剂膜91上的混合物膜54和Pt膜55，并且混合物膜54和Pt膜55保留在第一n型区域35、第一p型区域36、第二n型区域37和第二p型区域43上。其后，与执行第二实施例中的工艺类似，完成了第四实施例中的JFET 3的制造方法。
与本实施例一样，通过进一步在混合物膜54上形成Pt膜55以及然后执行合金化步骤(S272)，进一步抑制了步骤(S272)中的Ti和Al的氧化，使得可以以稳定的方式制备实现接触电阻进一步降低的源极接触电极41和漏极接触电极42。
(实例1)
在下文将描述本发明的实例1。进行了实验，用于比较含有在根据本发明的半导体器件中包含的Ti、Al和Si的欧姆接触电极(TiAlSi；实例)和SiC层之间的接触电阻与代表本发明范围之外的常规欧姆接触电极的Ni和Ti/Al(比较例)和SiC层之间的接触电阻。实验中的工序如下。
首先，准备了SiC衬底，并且通过离子注入在SiC衬底中形成了含有6×1019cm-3浓度的代表n型杂质的P(磷)的n型SiC区域和含有5×1019cm-3浓度的代表p型杂质的Al(铝)的p型SiC区域。然后，用与上述的第一实施例类似的方法，含有Ti、Al和Si的欧姆接触电极被形成为与n型SiC区域和p型SiC区域接触，并且测量了接触电阻率(实例)。为了比较，由Ni构成的电极和由Ti/Al构成的电极还被形成为与n型SiC区域和p型SiC区域接触并且测量了接触电阻率(比较实例)。测量结果示于了表1中。
表1
Figure BPA00001239875400291
参考表1，虽然由Ni构成的电极可以与5×10-6Ω·cm2低电阻率的n型SiC区域接触，但与p型SiC区域的接触电阻率为2×10-2Ω·cm2，其不够低。另一方面，虽然由Ti/Al构成的电极可以以2×10-3Ω·cm2的低电阻率与p型SiC区域接触，但与n型SiC区域的接触电阻率为3×10-3Ω·cm2，其不够低。
相反，含有Ti、Al和Si的且在根据本发明的半导体器件中包含的欧姆接触电极(TiAlSi)具有7×10-6Ω·cm2的与n型SiC区域的接触电阻率，其与Ni的接触电阻率相当且具有3×10-3Ω·cm2的与p型SiC区域的接触电阻率，其与Ti/Al的接触电阻率相当。由此确认，含有Ti、Al和Si的且在根据本发明的半导体器件中包含的欧姆接触电极可以实现具有p型SiC区域和n型SiC区域中的任一个的充分降低的接触电阻。
(实例2)
在下文将描述本发明的实例2。关于在根据本发明的半导体器件中包含的欧姆接触电极，进行了实验，用于检查欧姆接触电极的组分对p型SiC区域和n型SiC区域的接触电阻的影响。实验中的工序如下。
首先，准备了SiC衬底，与上述的实例1一样，通过离子注入在SiC衬底中形成了含有6×1019cm-3浓度的代表n型杂质的P(磷)的n型SiC区域和含有5×1019cm-3浓度的代表p型杂质的Al(铝)的p型SiC区域。然后，用与上述的第一实施例类似的方法，含有Ti、Al和Si的欧姆接触电极被形成为与n型SiC区域和p型SiC区域接触，并且测量了接触电阻率。这里，进行了其中通过改变Al膜的厚度、将Ti膜的厚度固定到200
Figure BPA00001239875400301
以及将Si膜的厚度固定到250
Figure BPA00001239875400302
来改变欧姆接触电极的组分的实验(实验1)，以及其中通过改变Si膜的厚度、将Ti膜和Al膜中的每个的厚度固定到200
Figure BPA00001239875400303
来改变欧姆接触电极的组分的实验(实验2)。图24示出了实验1的结果，以及图25示出了实验2的结果。在图24中，横坐标代表Al膜的厚度与Ti膜的厚度的比，纵坐标代表接触电阻率。另外，在图25中，横坐标代表Si膜的厚度，总坐标代表接触电阻率。在图24和25中，圆圈代表与n型SiC区域的接触电阻，以及正方形代表与p型SiC区域的接触电阻。
现在将描述实验结果。参考图24，可以看出，Al膜与Ti膜的厚度比太高会导致欧姆接触电极与n型SiC区域之间的高接触电阻，而厚度比太低会导致欧姆接触电极和p型SiC区域之间的高接触电阻。当上述的厚度比低于1.5时，电极和p型SiC区域之间的接触电阻会超过1×10-3Ω·cm2。当上述的厚度比超过6时，电极和n型SiC区域之间的接触电阻会超过1×10-4Ω·cm2。
如上所述，对于作为欧姆接触电极的实际应用，优选地，与p型SiC区域的接触电阻不高于大约1×10-3Ω·cm2，与n型SiC区域的接触电阻不高于大约1×10-4Ω·cm2。因此，从上述的实验结果可以断定，在上述形成Al膜的步骤中优选形成的Al膜是Ti膜厚度的至少1.5倍且至多6倍。注意，基于制造工艺中的上述厚度比，欧姆接触电极优选含有的Al在原子比方面为Ti的至少1.58倍且至多6.33倍。另外，从图24可以断定，Al膜进一步优选具有的厚度是Ti膜的至少两倍大，以便进一步可靠地降低与p型SiC区域的接触电阻。
其间，参考图25，从其中在Ti膜和Al膜中的每个的厚度固定的情况下改变Si膜的厚度的实验2中的结果发现，只要Ti膜和Al膜每个的厚度恒定，即使Si膜的厚度改变，欧姆接触电极与p型SiC层和n型SiC层中的任一个的接触电阻也很难改变。从上述结果清晰可见，通过将Al膜与Ti膜的厚度比(欧姆接触电极中的Al含量与Ti含量的比)设置为上述实验1中优选确认的范围，欧姆接触电极的接触电阻可以可靠地降低，而不过多地取决于Si膜的厚度(欧姆接触电极中的Si的含量)。
(实验3)
在下文将描述本发明的实验3。进行了实验，用于检查在根据本发明的半导体器件中包括的欧姆接触电极的形成状态。注意，本申请中的“欧姆接触电极”指的是通过在SiC层上形成金属膜并且对金属膜进行热处理来将电极形成为降低与SiC层的接触电阻。
首先，根据与上述第一实施例中的步骤(S81)至(S84)类似的工序，通过在SiC层上形成欧姆接触电极来制备样品。其后，在与欧姆接触电极的表面垂直的横截面中切割该样品，并且用SEM(扫描电子显微镜)观察该横截面并拍照。另外，当在上述样品中、在与欧姆接触电极的表面垂直的方向上进行溅射时，进行了俄歇光谱分析，以检查欧姆接触电极周围的元件分布。
现在将参考图26和27来描述实验结果。这里，在图26中，上侧示出了样品范围外部的区域，下侧示出了半导体层。如图26所示，位于这些区域之间的亮度差异的区域是欧姆接触电极。另外，在图27中，横坐标表示溅射时间段以及离欧姆接触电极的表面的深度，以及纵坐标表示原子浓度。
参考图26，确认的是在样品中具有基本均一厚度的欧姆接触电极形成在SiC层上。这里，参考该SEM照片，当从SiC层侧(欧姆接触电极侧)向表面侧看时，欧姆接触电极从由金属等构成的合金层出现第一次的位置延伸到表面。
另外，参考图27，可以看出在上述样品中包括的欧姆接触电极由含有Ti、Al、Si、C和氧(O)的合金制成。更具体地，在欧姆接触电极的厚度的方向上，Al的浓度从表面向内部(向SiC层)降低，而Si的浓度向内部增加。另外，Ti的浓度在厚度方向上的中心部中最高，并且其浓度在向表面和内部的任一方向上降低。这里，对Si的分布例如直线α和直线β引起了注意，直线α沿着Si的分布在对应于SiC的区域中，也就是说，Si的浓度恒定的区域，直线β沿着位于与那个区域相对的表面侧上的区域，其中Si的浓度向表面降低。然后，从直线α和直线β的交点向表面侧的区域是欧姆接触电极。
应明白，这里公开的实施例和实例全部是示例性的且不是限制性的。本发明的范围是由权利要求限定的，而不是由上述描述限定，并且意欲包括与权利要求项等效的范围和含义内的任何修改。
工业实用性
根据本发明的半导体器件及其制造方法尤其可以有利地应用于包括布置成与由碳化硅构成的SiC层接触的电极的半导体器件及其制造方法。
附图标记的说明
1 MOSFET；3 JFET；11 n+SiC衬底；11A一个主表面；11B另一个主表面；12 n-SiC层；12A第一主表面；12B第二主表面；13 p体；13A沟道区；14 n+源区；15栅氧化物膜；15A热氧化物膜；16源接触电极；17栅电极；18 p+区域；19源极互连；20漏电极；21钝化膜；22源电极；31 n型衬底；32第一p型层；33 n型层；34第二p型层；34A上表面；35第一n型区域；36第一p型区域；37第二n型区域；38氧化物膜；39源接触电极；41栅极接触电极；42漏极接触电极；43第二p型区域；44电位保持接触电极；45源极互连；46栅极互连；47漏极互连；51 Ti膜；52 Al膜；53 Si膜；54混合物膜；55 Pt膜；61源电极；62栅电极；63漏电极；64钝化膜；71沟槽部；71A底壁；71B侧壁；91抗蚀剂膜；以及91A开口。

Claims (15)

1.一种半导体器件(1、3)，包括：
衬底(11、31)；
SiC层(12、34)，所述SiC层(12、34)形成在所述衬底(11、31)上且由碳化硅构成；以及
电极(22、61、63)，所述电极(22、61、63)被布置成与所述SiC层(12、34)相接触，
所述SiC层(12、34)包括具有n导电类型的n型区域(14、35、37)，以及
所述电极(22、61、63)包括被布置成与所述n型区域(14、35、37)相接触且含有钛、铝和硅的欧姆接触电极(16、39、42)。
2.根据权利要求1所述的半导体器件(1、3)，其中，
在原子比方面，所述欧姆接触电极(16、39、42)含有的铝是钛的至少1.58倍且至多6.33倍。
3.根据权利要求1所述的半导体器件(1)，其中，
所述SiC层(12)进一步包括具有p导电类型的p型区域(18)，以及
所述欧姆接触电极(16)被布置成从与所述n型区域(14)相接触的区域延伸到与所述p型区域(18)相接触的区域。
4.根据权利要求1所述的半导体器件(3)，进一步包括与所述电极(61、63)不同的另一电极(62)，其布置成与所述SiC层(34)相接触，其中，
所述SiC层(34)进一步包括具有p导电类型的p型区域(36)，以及
所述另一电极(62)包括与所述欧姆接触电极(39、42)不同的另一欧姆接触电极(41)，其布置成与所述p型区域(36)相接触并且含有钛、铝和硅。
5.根据权利要求4所述的半导体器件(3)，其中，
在原子比方面，所述另一欧姆接触电极(41)含有的铝是钛的至少1.58倍且至多6.33倍。
6.一种制造半导体器件(1、3)的方法，包括以下步骤：
准备衬底(11、31)；
在所述衬底(11、31)上，形成由碳化硅构成的且包含具有n导电类型的n型区域(14、35、37)的SiC层(12、34)；以及
形成电极(22、61、63)与所述SiC层(12、34)相接触，并且
形成电极(22、61、63)的所述步骤包括形成被布置为与所述n型区域(14、35、37)相接触的且含有钛、铝和硅的欧姆接触电极(16、39、42)的步骤，
其中，
形成欧姆接触电极(16、39、42)的所述步骤包括以下步骤：
在所述n型区域(14、35、37)上形成由钛构成的Ti层(51)，
在所述Ti层(51)上形成由铝构成的Al层(52)，
在所述Al层(52)上形成由硅构成的Si层(53)，以及，
通过加热所述Ti层(51)、所述Al层(52)和所述Si层(53)生成含有钛、铝和硅的合金。
7.根据权利要求6所述的制造半导体器件(1、3)的方法，其中，
在形成Al层(52)的所述步骤中，形成厚度是所述Ti层(51)的至少1.5倍且至多6倍的所述Al层(52)。
8.根据权利要求6所述的制造半导体器件(1、3)的方法，其中，
在生成合金的所述步骤中，在惰性气体和氢的气体混合物中加热所述Ti层(51)、所述Al层(52)和所述Si层(53)。
9.根据权利要求6所述的制造半导体器件(1)的方法，其中，
形成欧姆接触电极(16)的所述步骤进一步包括在生成合金的所述步骤之前在所述Si层(53)上形成由铂构成的Pt层(55)的步骤。
10.根据权利要求6所述的制造半导体器件(1)的方法，其中，
在形成SiC层(12)的所述步骤中，形成进一步包括具有p导电类型的p型区域(18)的SiC层(12)，以及
在形成欧姆接触电极(16)的所述步骤中，所述欧姆接触电极(16)被形成为从与所述n型区域(14)相接触的区域延伸到与所述p型区域(18)相接触的区域。
11.根据权利要求6所述的制造半导体器件(3)的方法，进一步包括形成与所述电极(61、63)不同的以与所述SiC层(34)相接触的另一电极(62)的步骤，其中，
在形成SiC层(34)的所述步骤中，形成进一步包括具有p导电类型的p型区域(36)的SiC层(34)，
形成另一电极(62)的所述步骤进一步包括形成与所述欧姆接触电极(39、42)不同的另一欧姆接触电极(41)的步骤，其布置成与所述p型区域(36)相接触且含有钛、铝和硅，以及
同时执行形成欧姆接触电极(39、42)的所述步骤和形成另一欧姆接触电极(41)的所述步骤。
12.一种制造半导体器件(1、3)的方法，包括以下步骤：
准备衬底(11、31)；
在所述衬底(11、31)上，形成由碳化硅构成的且包含具有n导电类型的n型区域(14、35、37)的SiC层(12、34)；以及
形成电极(22、61、63)与所述SiC层(12、34)相接触，并且
形成电极(22、61、63)的所述步骤包括形成被布置为与所述n型区域(14、35、37)相接触的且含有钛、铝和硅的欧姆接触电极(16、39、42)的步骤，
其中，
形成欧姆接触电极(39、42)的所述步骤包括以下步骤：
在所述n型区域(35、37)上形成含有钛、铝和硅的混合层(54)，以及
通过加热所述混合层(54)生成含有钛、铝和硅的合金。
13.根据权利要求12所述的制造半导体器件(3)的方法，其中，
在形成混合层(54)的所述步骤中，在原子比方面，所述混合层(54)被形成为含有的铝是钛的至少1.58倍且至多6.33倍。
14.根据权利要求12所述的制造半导体器件(3)的方法，其中，
在生成合金的所述步骤中，在惰性气体和氢的气体混合物中加热所述的混合层(54)。
15.根据权利要求12所述的制造半导体器件的方法，其中，
形成欧姆接触电极(39、42)的所述步骤进一步包括在生成合金的所述步骤之前在所述混合层(54)上形成由铂构成的Pt层(55)的步骤。
CN2009801132429A 2008-04-15 2009-04-09 半导体器件及其制造方法 Active CN102007595B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-105739 2008-04-15
JP2008105739 2008-04-15
PCT/JP2009/057265 WO2009128382A1 (ja) 2008-04-15 2009-04-09 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN102007595A CN102007595A (zh) 2011-04-06
CN102007595B true CN102007595B (zh) 2013-12-25

Family

ID=41199079

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801132429A Active CN102007595B (zh) 2008-04-15 2009-04-09 半导体器件及其制造方法
CN2009801133008A Active CN102007596B (zh) 2008-04-15 2009-04-13 半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009801133008A Active CN102007596B (zh) 2008-04-15 2009-04-13 半导体器件

Country Status (8)

Country Link
US (2) US8373176B2 (zh)
EP (2) EP2280417B1 (zh)
JP (3) JP5477286B2 (zh)
KR (2) KR101442886B1 (zh)
CN (2) CN102007595B (zh)
CA (2) CA2721668A1 (zh)
TW (2) TWI445085B (zh)
WO (2) WO2009128382A1 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201015718A (en) * 2008-10-03 2010-04-16 Sanyo Electric Co Semiconductor device and method for manufacturing the same
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
GB2479372B (en) * 2010-04-07 2013-07-24 Ge Aviat Systems Ltd Power switches for aircraft
JP5668414B2 (ja) 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5633328B2 (ja) * 2010-11-18 2014-12-03 住友電気工業株式会社 半導体装置の製造方法
JP5673113B2 (ja) * 2011-01-12 2015-02-18 住友電気工業株式会社 半導体装置
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9142662B2 (en) * 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
JP5704003B2 (ja) 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
JP5637093B2 (ja) * 2011-08-05 2014-12-10 住友電気工業株式会社 炭化珪素半導体装置
JP5720478B2 (ja) 2011-08-05 2015-05-20 住友電気工業株式会社 炭化珪素半導体装置
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
JP2013122982A (ja) * 2011-12-12 2013-06-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2014003253A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
JP5949305B2 (ja) * 2012-08-13 2016-07-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US9006748B2 (en) * 2012-12-03 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP6069059B2 (ja) * 2013-03-22 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置
JP6075185B2 (ja) * 2013-04-26 2017-02-08 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6135364B2 (ja) * 2013-07-26 2017-05-31 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103681256B (zh) * 2013-08-27 2016-12-07 厦门天睿电子有限公司 一种碳化硅mosfet器件及其制作方法
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
JP5971218B2 (ja) 2013-09-30 2016-08-17 サンケン電気株式会社 半導体装置
JP6183200B2 (ja) * 2013-12-16 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6229541B2 (ja) * 2014-02-27 2017-11-15 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP2016081995A (ja) 2014-10-14 2016-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6191587B2 (ja) * 2014-12-08 2017-09-06 トヨタ自動車株式会社 半導体装置
JP6616691B2 (ja) * 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6668843B2 (ja) 2016-03-14 2020-03-18 富士電機株式会社 半導体装置および製造方法
CN106340464A (zh) * 2016-10-10 2017-01-18 上海华虹宏力半导体制造有限公司 一种降低金属 Ti 互连电阻的方法
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195883A (zh) * 1997-04-04 1998-10-14 松下电器产业株式会社 欧姆电极的形成方法及半导体装置
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271271A (ja) * 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
JP2670151B2 (ja) * 1989-09-26 1997-10-29 キヤノン株式会社 堆積膜形成法
JP2509713B2 (ja) * 1989-10-18 1996-06-26 シャープ株式会社 炭化珪素半導体装置およびその製造方法
MY115336A (en) * 1994-02-18 2003-05-31 Ericsson Telefon Ab L M Electromigration resistant metallization structures and process for microcircuit interconnections with rf-reactively sputtered titanium tungsten and gold
SE504916C2 (sv) * 1995-01-18 1997-05-26 Ericsson Telefon Ab L M Förfarande för att åstadkomma en ohmsk kontakt jämte halvledarkomponent försedd med dylik ohmsk kontakt
JP3848700B2 (ja) * 1996-05-10 2006-11-22 株式会社イオン工学研究所 炭化ケイ素半導体装置
JP4179492B2 (ja) 2000-09-01 2008-11-12 日産自動車株式会社 オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
US7880173B2 (en) * 2002-06-28 2011-02-01 National Institute Of Advanced Industrial Science And Technology Semiconductor device and method of manufacturing same
JP3759145B2 (ja) 2003-03-18 2006-03-22 松下電器産業株式会社 炭化珪素半導体装置およびその製造方法
US7217954B2 (en) * 2003-03-18 2007-05-15 Matsushita Electric Industrial Co., Ltd. Silicon carbide semiconductor device and method for fabricating the same
JP2005033030A (ja) * 2003-07-07 2005-02-03 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4903439B2 (ja) * 2005-05-31 2012-03-28 株式会社東芝 電界効果トランジスタ
JP5286677B2 (ja) * 2007-03-13 2013-09-11 トヨタ自動車株式会社 Ｐ型４Ｈ−ＳｉＣ基板上のオーミック電極の形成方法
JP2009158519A (ja) * 2007-12-25 2009-07-16 Toyota Motor Corp 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1195883A (zh) * 1997-04-04 1998-10-14 松下电器产业株式会社 欧姆电极的形成方法及半导体装置
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Also Published As

Publication number Publication date
CN102007596A (zh) 2011-04-06
TW201007841A (en) 2010-02-16
EP2280416A4 (en) 2012-10-31
CA2721668A1 (en) 2009-10-22
US20110031506A1 (en) 2011-02-10
CN102007595A (zh) 2011-04-06
WO2009128382A1 (ja) 2009-10-22
EP2280417A4 (en) 2012-11-07
KR20100134009A (ko) 2010-12-22
US8395163B2 (en) 2013-03-12
EP2280416A1 (en) 2011-02-02
JPWO2009128419A1 (ja) 2011-08-04
TWI445085B (zh) 2014-07-11
EP2280416B1 (en) 2015-06-17
JP2014078735A (ja) 2014-05-01
JP5522035B2 (ja) 2014-06-18
JPWO2009128382A1 (ja) 2011-08-04
EP2280417B1 (en) 2015-07-22
WO2009128419A1 (ja) 2009-10-22
US8373176B2 (en) 2013-02-12
JP5741674B2 (ja) 2015-07-01
US20110031507A1 (en) 2011-02-10
KR20100134038A (ko) 2010-12-22
CN102007596B (zh) 2013-01-02
TW201007842A (en) 2010-02-16
EP2280417A1 (en) 2011-02-02
CA2721671A1 (en) 2009-10-22
KR101442886B1 (ko) 2014-09-19
JP5477286B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
CN102007595B (zh) 半导体器件及其制造方法
JP5728954B2 (ja) 炭化珪素半導体装置の製造方法
EP2717318A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US20120319134A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US20110001144A1 (en) Semiconductor device and method for manufacturing the same
JP2012099599A (ja) 半導体装置およびその製造方法
US8847237B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JPWO2019198168A1 (ja) 半導体装置の製造方法および半導体装置
JP2014038900A (ja) 炭化珪素半導体装置の製造方法
US8866156B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2016006900A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant