JP5668414B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5668414B2 JP5668414B2 JP2010245150A JP2010245150A JP5668414B2 JP 5668414 B2 JP5668414 B2 JP 5668414B2 JP 2010245150 A JP2010245150 A JP 2010245150A JP 2010245150 A JP2010245150 A JP 2010245150A JP 5668414 B2 JP5668414 B2 JP 5668414B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate insulating
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 58
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 17
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 description 26
- 239000012535 impurity Substances 0.000 description 24
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 12
- 238000002161 passivation Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 238000010292 electrical insulation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置およびその製造方法に関し、より特定的には、炭化珪素基板を有する半導体装置およびその製造方法に関する。
国際公開第２００９／１２８４１９号（特許文献１）によれば、ＳｉＣウェハ（炭化珪素基板）に接触して配置されるオーミックコンタクト電極の材料として、チタン（Ｔｉ）およびアルミニウム（Ａｌ）を含有するものが開示されている。この公報によれば、上記材料の適用により、ＳｉＣウェハに対して接触抵抗を低減することができるとされている。
Ａｌ原子を有するコンタクト電極がゲート絶縁膜に接触するように配置される場合、アニール処理の際にコンタクト電極のＡｌ原子がゲート絶縁膜中へ拡散しやすい。このため、ゲート電極と炭化珪素基板との間の電気的絶縁の信頼性が低くなり得る。
そこで本発明の目的は、Ａｌ原子を有するコンタクト電極が用いられる場合に、半導体装置のゲート絶縁膜の信頼性を向上させることができる半導体装置およびその製造方法を提供することである。
本発明の半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、コンタクト電極とを有する。炭化珪素基板は基板面を有する。ゲート絶縁膜は基板面の一部を覆うように設けられている。ゲート電極はゲート絶縁膜の一部を覆っている。コンタクト電極は、ゲート絶縁膜に接触して隣り合うように基板面上に設けられており、Ａｌ原子を有する合金を含む。ゲート絶縁膜のうち基板面とゲート電極とによって挟まれる部分へは、コンタクト電極からＡｌ原子が拡散していない。
この半導体装置によれば、ゲート絶縁膜のうち基板面とゲート電極とによって挟まれる部分に、コンタクト電極からＡｌ原子が拡散していない。よってゲート電極と炭化珪素基板との間の電気的絶縁の信頼性が高くなる。
好ましくは、ゲート絶縁膜は珪素酸化物を含有する。より好ましくは、珪素酸化物は二酸化珪素を含む。
好ましくはコンタクト電極はＴｉ原子を有する。これによりコンタクト電極の炭化珪素基板に対する接触抵抗を低減することができる。
本発明の半導体装置の製造方法は、以下の工程を有する。
基板面を有する炭化珪素基板が準備される。基板面の一部を覆うようにゲート絶縁膜が形成される。ゲート絶縁膜に接触して隣り合うように基板面上に、Ａｌ原子を有するコンタクト電極が形成される。コンタクト電極をレーザ光でアニールすることによって、Ａｌ原子を有する合金が形成される。ゲート絶縁膜の一部を覆うゲート電極が形成される。
基板面を有する炭化珪素基板が準備される。基板面の一部を覆うようにゲート絶縁膜が形成される。ゲート絶縁膜に接触して隣り合うように基板面上に、Ａｌ原子を有するコンタクト電極が形成される。コンタクト電極をレーザ光でアニールすることによって、Ａｌ原子を有する合金が形成される。ゲート絶縁膜の一部を覆うゲート電極が形成される。
この製造方法によれば、コンタクト電極のアニールがレーザ光によって行われるので、他のアニール方法が用いられる場合に比して、短時間での局所加熱によりアニールが行なわれる。このためコンタクト電極のＡｌ原子のゲート絶縁膜中への拡散距離が抑制されるので、ゲート絶縁膜のうち基板面とゲート電極とによって挟まれる部分までＡｌ原子が達することを避けることができる。これによりゲート電極と炭化珪素基板との間の電気的絶縁の信頼性が高くなる。
好ましくは、ゲート絶縁膜は珪素酸化物を含有する。より好ましくは、珪素酸化物は二酸化珪素を含む。
好ましくはコンタクト電極はＴｉ原子を有する。これによりコンタクト電極の炭化珪素基板に対する接触抵抗を低減することができる。
好ましくはレーザ光の波長は３８６ｎｍ以下である。これによりレーザ光は、ポリタイプ４Ｈの炭化珪素のバンドギャップに対応するエネルギー以上の光子エネルギーを有する。よって炭化珪素基板の表面においてレーザ光の吸収がより確実に生じるので、より効率的にアニールを行うことができる。
以上の説明から明らかなように、本発明によれば、ゲート電極と炭化珪素基板との間の電気的絶縁の信頼性が高くなる。
以下、図面に基づいて本発明の実施の形態を説明する。
はじめに本実施の形態の半導体装置としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：酸化膜電界効果トランジスタ）の構成を概略的に説明する。
はじめに本実施の形態の半導体装置としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：酸化膜電界効果トランジスタ）の構成を概略的に説明する。
図１を参照して、ＭＯＳＦＥＴ１は、炭化珪素基板ＳＢと、ゲート絶縁膜１５と、ゲート電極１７と、ソース電極２２と、パシベーション膜２１と、ドレイン電極２０とを有する。ソース電極２２はコンタクト電極１６およびソース配線１９を有する。炭化珪素基板ＳＢは基板面１２Ｂを有する。基板面１２Ｂの一部を覆うようにゲート絶縁膜１５が設けられている。ゲート絶縁膜１５の一部をゲート電極１７が覆っている。コンタクト電極１６は、ゲート絶縁膜１５に接触して隣り合うように基板面１２Ｂ上に設けられている。またコンタクト電極１６はＡｌ原子を有する合金を含む。ゲート絶縁膜１５のうち基板面１２Ｂとゲート電極１７とによって挟まれる部分へは、コンタクト電極１６からＡｌ原子が拡散していない。
なお上述したＡｌ原子を有する合金としては、たとえば、Ａｌと、Ｔｉ、Ｎｉ、およびＳｉの少なくともいずれかとの合金を用いることができる。またゲート絶縁膜１５としては、たとえば、ＳｉＯ2膜、ＳｉＯＮ膜、またはＯＮＯ膜を用いることができる。ここでＯＮＯ膜とは、酸化膜−窒化膜−酸化膜の３層構造を有する膜である。この酸化膜としてはＳｉＯ2を用いることができ、この窒化膜としてはＳｉ3Ｎ4を用いることができる。
次にＭＯＳＦＥＴ１の構成の詳細について説明する。
ＭＯＳＦＥＴ１は、炭化珪素（ＳｉＣ）からなり、導電型がｎ型（第１導電型）のウェハであるｎ＋ＳｉＣウェハ１１と、ＳｉＣからなり、導電型がｎ型（第１導電型）の半導体層としてのｎ−ＳｉＣ層１２と、導電型がｐ型（第２導電型）の第２導電型領域としての一対のｐボディ１３と、導電型がｎ型（第１導電型）の高濃度第１導電型領域としてのｎ＋ソース領域１４と、導電型がｐ型（第２導電型）の高濃度第２導電型領域としてのｐ＋領域１８とを備えている。ｐボディ１３、ｎ＋ソース領域１４およびｐ＋領域１８が形成されたｎ−ＳｉＣ層１２と、ｎ＋ＳｉＣウェハ１１とは、炭化珪素からなる炭化珪素基板ＳＢを構成する。ｎ＋ＳｉＣウェハ１１は、高濃度のｎ型不純物（導電型がｎ型である不純物）、たとえばＮ（窒素）を含んでいる。
ＭＯＳＦＥＴ１は、炭化珪素（ＳｉＣ）からなり、導電型がｎ型（第１導電型）のウェハであるｎ＋ＳｉＣウェハ１１と、ＳｉＣからなり、導電型がｎ型（第１導電型）の半導体層としてのｎ−ＳｉＣ層１２と、導電型がｐ型（第２導電型）の第２導電型領域としての一対のｐボディ１３と、導電型がｎ型（第１導電型）の高濃度第１導電型領域としてのｎ＋ソース領域１４と、導電型がｐ型（第２導電型）の高濃度第２導電型領域としてのｐ＋領域１８とを備えている。ｐボディ１３、ｎ＋ソース領域１４およびｐ＋領域１８が形成されたｎ−ＳｉＣ層１２と、ｎ＋ＳｉＣウェハ１１とは、炭化珪素からなる炭化珪素基板ＳＢを構成する。ｎ＋ＳｉＣウェハ１１は、高濃度のｎ型不純物（導電型がｎ型である不純物）、たとえばＮ（窒素）を含んでいる。
ｎ−ＳｉＣ層１２は、ｎ＋ＳｉＣウェハ１１の一方の主面１１Ａ上に、たとえば１０μｍ程度の厚みで形成され、ｎ型不純物を含むことにより導電型がｎ型となっている。ｎ−ＳｉＣ層１２に含まれるｎ型不純物は、たとえばＮ（窒素）であり、ｎ＋ＳｉＣウェハ１１に含まれるｎ型不純物よりも低い濃度、たとえば５×１０１５ｃｍ−３の濃度で含まれている。
一対のｐボディ１３は、ｎ−ＳｉＣ層１２において基板面１２Ｂを含むように互いに分離して形成され、ｐ型不純物（導電型がｐ型である不純物）を含むことにより、導電型がｐ型（第２導電型）となっている。ｐボディ１３に含まれるｐ型不純物は、たとえばＡｌ、Ｂ（硼素）などであり、ｎ＋ＳｉＣウェハ１１に含まれるｎ型不純物よりも低い濃度、たとえば１×１０１７ｃｍ−３の濃度で含まれている。
ｎ＋ソース領域１４は、基板面１２Ｂを含み、かつｐボディ１３に取り囲まれるように、一対のｐボディ１３のそれぞれの内部に形成されている。ｎ＋ソース領域１４は、ｎ型不純物、たとえばＰ（リン）などをｎ−ＳｉＣ層１２に含まれるｎ型不純物よりも高い濃度、たとえば１×１０２０ｃｍ−３の濃度で含んでいる。
ｐ＋領域１８は、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ＋ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ＋ソース領域１４とは反対側に、基板面１２Ｂを含むように形成されている。ｐ＋領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０２０ｃｍ−３の濃度で含んでいる。
さらにＭＯＳＦＥＴ１は、ゲート絶縁膜１５と、ゲート電極１７と、一対のコンタクト電極１６と、ソース配線１９と、ドレイン電極２０と、パシベーション膜２１とを備えている。
ゲート絶縁膜１５は、基板面１２Ｂに接触し、一方のｎ＋ソース領域１４の上部表面から他方のｎ＋ソース領域１４の上部表面にまで延在するようにｎ−ＳｉＣ層１２の基板面１２Ｂ上に形成されている。ゲート絶縁膜１５は、珪素酸化物を含有し、珪素酸化物は二酸化珪素（ＳｉＯ２）を含む。つまりゲート絶縁膜１５は、たとえば二酸化珪素膜である。
ゲート電極１７は、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するように、ゲート絶縁膜１５に接触して配置されている。また、ゲート電極１７は、ポリシリコン、Ａｌなどの導電体からなっている。
コンタクト電極１６は、一対のｎ＋ソース領域１４上のそれぞれから、ゲート絶縁膜１５から離れる向きにｐ＋領域１８上にまで延在するとともに、基板面１２Ｂに接触して配置されている。そして、コンタクト電極１６は、チタン（Ｔｉ）原子、アルミニウム（Ａｌ）原子、珪素（Ｓｉ）原子、炭素（Ｃ）原子、および残部不可避的不純物からなっている。ここで、不可避的不純物には、製造工程において不可避に混入する酸素（Ｏ）原子が含まれる。そして、コンタクト電極１６は、ソース領域１４およびｐ＋領域１８が形成されたｎ−ＳｉＣ層１２との界面を含む領域に、アルミニウム原子とチタン原子とを有する。
ソース配線１９は、コンタクト電極１６に接触して形成されており、Ａｌなどの導電体からなっている。そして、ソース配線１９は、コンタクト電極１６を介してｎ＋ソース領域１４と電気的に接続されている。このソース配線１９とコンタクト電極１６とは、ソース電極２２を構成する。
ドレイン電極２０は、ｎ＋ＳｉＣウェハ１１においてｎ−ＳｉＣ層１２が形成される側の主面である一方の主面１１Ａとは反対側の主面である他方の主面１１Ｂに接触して形成されている。このドレイン電極２０は、たとえば上記コンタクト電極１６と同様の構成を有していてもよいし、Ｎｉなど、ｎ＋ＳｉＣウェハ１１とオーミックコンタクト可能な他の材料からなっていてもよい。これにより、ドレイン電極２０はｎ＋ＳｉＣウェハ１１と電気的に接続されている。
パシベーション膜２１は、一方のソース配線１９上からゲート電極１７上を通り、他方のソース配線１９上にまで延在するように形成されている。このパシベーション膜２１は、たとえばＳｉＯ２からなっており、ソース配線１９およびゲート電極１７を外部と電気的に絶縁するとともに、ＭＯＳＦＥＴ１を保護する機能を有している。
次に、ＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極１７に閾値以下の電圧を与えた状態、すなわちオフ状態では、ゲート絶縁膜１５の直下に位置するｐボディ１３とｎ−ＳｉＣ層１２との間が逆バイアスとなり、非導通状態となる。一方、ゲート電極１７に正の電圧を印加していくと、ｐボディ１３のゲート絶縁膜１５と接触する付近であるチャネル領域１３Ａにおいて、反転層が形成される。その結果、ｎ＋ソース領域１４とｎ−ＳｉＣ層１２とが電気的に接続され、ソース電極２２とドレイン電極２０との間に電流が流れる。
次にＭＯＳＦＥＴ１の製造方法について説明する。
図２を参照して、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、第１導電型のＳｉＣウェハが準備される。具体的には、図４を参照して、たとえば六方晶ＳｉＣからなり、ｎ型不純物を含むことにより導電型がｎ型であるｎ＋ＳｉＣウェハ１１が準備される。
図２を参照して、まず工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、第１導電型のＳｉＣウェハが準備される。具体的には、図４を参照して、たとえば六方晶ＳｉＣからなり、ｎ型不純物を含むことにより導電型がｎ型であるｎ＋ＳｉＣウェハ１１が準備される。
次に、図２を参照して、工程（Ｓ２０）としてｎ型層形成工程が実施される。この工程（Ｓ２０）では、ｎ＋ＳｉＣウェハ１１上に第１導電型の半導体層が形成される。具体的には、図４を参照して、エピタキシャル成長によりｎ＋ＳｉＣウェハ１１の一方の主面１１Ａ上にｎ−ＳｉＣ層１２が形成される。エピタキシャル成長は、たとえば原料ガスとしてＳｉＨ４（シラン）とＣ３Ｈ８（プロパン）との混合ガスを採用して実施することができる。このとき、ｎ型不純物として、たとえばＮを導入する。これにより、ｎ＋ＳｉＣウェハ１１に含まれるｎ型不純物よりも低い濃度のｎ型不純物を含むｎ−ＳｉＣ層１２を形成することができる。
次に、図２を参照して、工程（Ｓ３０）としてｐボディ形成工程が実施される。この工程（Ｓ３０）では、図５を参照して、ｎ−ＳｉＣ層１２において基板面１２Ｂを含むように第２導電型の第２導電型領域が形成される。具体的には、まず、基板面１２Ｂ上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学蒸着法）によりＳｉＯ２からなる酸化膜が形成される。そして、酸化膜の上にレジストが塗布された後、露光および現像が行なわれ、所望の第２導電型領域としてのｐボディ１３の形状に応じた領域に開口を有するレジスト膜が形成される。そして、当該レジスト膜をマスクとして用いて、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）により酸化膜が部分的に除去されることによって、ｎ−ＳｉＣ層１２上に開口パターンを有する酸化膜からなるマスク層が形成される。その後、上記レジスト膜を除去した上で、このマスク層をマスクとして用いて、Ａｌなどのｐ型不純物をｎ−ＳｉＣ層１２にイオン注入することにより、ｎ−ＳｉＣ層１２にｐボディ１３が形成される。
次に、図２を参照して、工程（Ｓ４０）としてｎ＋領域形成工程が実施される。この工程（Ｓ４０）では、ｐボディ１３内の基板面１２Ｂを含む領域に、ｎ−ＳｉＣ層１２よりも高濃度の第１導電型の不純物を含む高濃度第１導電型領域が形成される。具体的には、図５を参照して、まず、工程（Ｓ３０）においてマスクとして使用された上記酸化膜が除去された上で、工程（Ｓ３０）と同様の手順で、所望のｎ＋ソース領域１４の形状に応じた領域に開口を有するマスク層が形成される。そして、このマスク層をマスクとして用いて、Ｐなどのｎ型不純物がｎ−ＳｉＣ層１２にイオン注入により導入されることによりｎ＋ソース領域１４が形成される。
次に、図２を参照して、工程（Ｓ５０）としてｐ＋領域形成工程が実施される。この工程（Ｓ５０）では、図５を参照して、一対のｐボディ１３のうち一方のｐボディ１３の内部に形成されたｎ＋ソース領域１４から見て、他方のｐボディ１３の内部に形成されたｎ＋ソース領域１４とは反対側に、基板面１２Ｂを含むように、高濃度第２導電型領域（ｐ＋領域１８）が形成される。具体的には、図５を参照して、工程（Ｓ３０）および（Ｓ４０）と同様の手順で所望のｐ＋領域１８の形状に応じた領域に開口を有するマスク層が形成され、これをマスクとして用いて、Ａｌ、Ｂなどのｐ型不純物がｎ−ＳｉＣ層１２にイオン注入により導入されることによりｐ＋領域１８が形成される。
次に、図２を参照して、工程（Ｓ６０）として活性化アニール工程が実施される。この工程（Ｓ６０）では、イオン注入が実施されたｎ−ＳｉＣ層１２を、たとえばＡｒ（アルゴン）雰囲気中において１７００℃程度に加熱し、３０分間程度保持することにより、上記イオン注入によって導入された不純物を活性化させる熱処理である活性化アニールが実施される。
次に、図２を参照して、工程（Ｓ７０）としてゲート絶縁膜形成工程が実施される。この工程（Ｓ７０）では、図６を参照して、工程（Ｓ１０）〜（Ｓ６０）までが実施されて所望のイオン注入領域を含むｎ−ＳｉＣ層１２が形成されたｎ＋ＳｉＣウェハ１１が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより、二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜１５（図１参照）となるべき熱酸化膜１５Ａ（たとえば厚み５０ｎｍ程度）が、基板面１２Ｂ上に形成される。
次に、図２を参照して、工程（Ｓ８０）としてドレイン電極形成工程が実施される。工程（Ｓ８０）においては、図６を参照して、ｎ＋ＳｉＣウェハ１１の主面１１Ｂ上に、ＴｉからなるＴｉ膜５１、ＡｌからなるＡｌ膜５２およびＳｉからなるＳｉ膜５３がこの順に形成される。次にこの積層膜の合金化工程が実施される。具体的には、Ａｒなどの不活性ガス雰囲気中において、５５０℃以上１２００℃以下の温度、好ましくは９００℃以上１１００℃以下の温度、たとえば１０００℃に加熱され、１０分間以下の時間、たとえば２分間保持される熱処理が実施される。これにより、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３に含まれるＴｉ、Ａｌ、Ｓｉ、およびｎ＋ＳｉＣウェハ１１に含まれるＳｉ、Ｃが合金化される。その結果、図７に示すように、ドレイン電極２０が形成される。
次に、図２を参照して、工程（Ｓ９０）としてオーミック電極形成工程が実施される。工程（Ｓ９０）においては、図３を参照して、まず、工程（Ｓ９１）〜（Ｓ９３）としてＴｉ膜形成工程、Ａｌ膜形成工程およびＳｉ膜形成工程がこの順序で実施される。
具体的には、図７を参照して、まず、熱酸化膜１５Ａ上にレジストが塗布された後、露光および現像が行なわれ、コンタクト電極１６（図１参照）を形成すべき領域に応じた開口９１Ａを有するレジスト膜９１が形成される。そして、当該レジスト膜９１をマスクとして用いて、たとえばＲＩＥにより熱酸化膜１５Ａが部分的に除去されることにより、基板面１２Ｂの一部を覆うゲート絶縁膜１５が形成される。その後、ＴｉからなるＴｉ膜５１、ＡｌからなるＡｌ膜５２およびＳｉからなるＳｉ膜５３が基板面１２Ｂ上に、たとえばスパッタリングによりこの順で形成される。さらに、レジスト膜９１が除去されることにより、レジスト膜９１上のＴｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が除去（リフトオフ）されて、図８に示すように、ゲート絶縁膜１５から露出する基板面１２Ｂ上に、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３が残存する。これにより、後にコンタクト電極１６（図１）となるコンタクト電極１６ｍが、ゲート絶縁膜１５に接触して隣り合うように基板面１２Ｂ上に形成される。
ここで、工程（Ｓ９１）においては、厚み１００Å以上４００Å以下のＴｉ膜５１が形成されることが好ましい。これにより、安定的に低抵抗のオーミックコンタクト電極を形成できる。また、工程（Ｓ９２）においては、工程（Ｓ９１）において形成されたＴｉ膜５１の厚みの１．５倍以上６倍以下の厚みを有するＡｌ膜５２が形成されることが好ましい。これにより、ｎ＋ソース領域１４およびｐボディ１３との接触抵抗を一層確実に低減したコンタクト電極１６を作製することが可能となる。さらに、工程（Ｓ９３）においては、厚み１００Å以上５００Å以下のＳｉ膜５３が形成されることが好ましい。これにより、安定的に低抵抗のオーミックコンタクト電極を形成できる。
次に、図３を参照して、工程（Ｓ９４）として合金化工程が実施される。具体的には、図８および図９を参照して、Ａｒなどの不活性ガス雰囲気中においてコンタクト電極１６ｍがレーザ光でアニールされる。これにより、Ｔｉ膜５１、Ａｌ膜５２およびＳｉ膜５３に含まれるＴｉ、Ａｌ、Ｓｉ、およびｎ−ＳｉＣ層１２に含まれるＳｉ、Ｃが合金化される。その結果、図９に示すように、一対のｎ＋ソース領域１４上のそれぞれから、ゲート絶縁膜１５から離れる向きにｐ＋領域１８上にまで延在するとともに、基板面１２Ｂに接触して配置されるコンタクト電極１６が形成される。
ここで、レーザ光によるアニールはごく短時間での局所加熱により行なわれるために、アニール中の原子の拡散距離は小さくなる。このため、ゲート絶縁膜１５のうち、後に基板面１２Ｂとゲート電極１７（図１）とによって挟まれることになる部分までは、コンタクト電極１６ｍからＡｌ原子が拡散しない。
なお工程（Ｓ９４）においては、不活性ガス、特にＡｒまたは／およびＮ２と、水素との混合ガス中においてｎ＋ＳｉＣウェハ１１が加熱されることが好ましい。これにより、製造コストを抑制しつつ、ｎ＋ソース領域１４およびｐボディ１３（ｐ＋領域１８）との接触抵抗を一層確実に低減したコンタクト電極１６を作製することができる。以上の手順により、工程（Ｓ９０）が完了する。
次に、図２を参照して、工程（Ｓ１００）としてゲート電極形成工程が実施される。この工程（Ｓ１００）においては、再び図１を参照して、ゲート絶縁膜１５の一部を覆うゲート電極１７が形成される。ゲート電極１７の端部は、ゲート絶縁膜１５の端部から離れて配置される。具体的には、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７が、一方のｎ＋ソース領域１４上から他方のｎ＋ソース領域１４上にまで延在するように、ゲート絶縁膜１５上に直接形成される。ゲート電極の素材としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐが１×１０２０ｃｍ−３を超える高い濃度で含まれるものとすることができる。
次に、図２を参照して、工程（Ｓ１１０）としてソース配線形成工程が実施される。この工程（Ｓ１１０）では、たとえば蒸着法により、導電体であるＡｌからなるソース配線１９（図１参照）が、コンタクト電極１６の上部表面上に形成される。上述の工程（Ｓ９０）およびこの工程（Ｓ１１０）により、ソース電極２２（図１参照）が完成する。
次に、図２を参照して、工程（Ｓ１２０）としてパシベーション膜形成工程が実施される。この工程（Ｓ１２０）では、図１を参照して、一方のソース配線１９上からゲート電極１７上を通り、他方のソース配線１９上にまで延在するように、たとえばＳｉＯ２からなるこのパシベーション膜２１が形成される。このパシベーション膜２１は、たとえばＣＶＤ法により形成することができる。以上の工程（Ｓ１０）〜（Ｓ１２０）により、ＭＯＳＦＥＴ１（図１参照）が完成する。
本実施の形態のＭＯＳＦＥＴ１によれば、ゲート絶縁膜１５のうち基板面１２Ｂとゲート電極１７とによって挟まれる部分に、コンタクト電極１６からＡｌ原子が拡散していない。よってゲート電極１７と炭化珪素基板ＳＢとの間の電気的絶縁の信頼性が高くなる。
また本実施の形態のＭＯＳＦＥＴ１の製造方法によれば、コンタクト電極１６ｍのアニールがレーザ光によって行われるので、他のアニール方法が用いられる場合に比して短時間での局所加熱によりアニールが行なわれる。このためコンタクト電極１６ｍのＡｌ原子のゲート絶縁膜１５中への拡散距離が抑制されるので、ゲート絶縁膜１５のうち基板面とゲート電極１７とによって挟まれる部分までＡｌ原子が達することを避けることができる。これによりゲート電極１７と炭化珪素基板ＳＢとの間の電気的絶縁の信頼性が高くなる。
好ましくは、レーザ光の波長は３８６ｎｍ以下である。たとえばＹＡＧレーザの第３高調波によるレーザ光が用いられる。これによりレーザ光は、ポリタイプ４Ｈの炭化珪素のバンドギャップに対応するエネルギー以上の光子エネルギーを有する。よって炭化珪素基板ＳＢの表面においてレーザ光の吸収がより確実に生じるので、より効率的にアニールを行うことができる。
またレーザ光のパルス幅は、１０μｓ以下とされ、より好ましくは１００ｎｓ以下とされる。これにより、より短時間でアニールが行なわれる。よってＡｌ原子の拡散をより確実に抑制することができる。
また１パルス当たりのレーザ光のエネルギー密度は、好ましくは０．３Ｊ／ｃｍ2以上１．５Ｊ／ｃｍ2以下、より好ましくは０．５Ｊ／ｃｍ2以上１．３Ｊ／ｃｍ2以下とされる。これにより、アニールによる合金化を十分に進行させるとともに、Ａｌ原子の拡散を抑制することができる。
なお上記の説明において、ゲート絶縁膜１５のうちＡｌ原子が拡散していない領域とは、Ａｌ原子が実質的に拡散していない領域のことであり、言い換えれば、ゲート絶縁膜１５がコンタクト電極１６からのＡｌ原子の拡散を実質的に受けていない領域のことである。Ａｌ原子が実質的に拡散していない領域と実質的に拡散した領域との境界の画定は、たとえば光学顕微鏡による観察によって行うことができる。テストパターンを用いたこの観察例について、以下に説明する。
第１の例（図１０）においては、二酸化珪素膜に埋め込まれたＴｉ／Ａｌパターン１０１をアニールした際におけるＡｌ原子の熱拡散の様子が光学顕微鏡によって観察された。二酸化珪素膜およびＴｉ／Ａｌパターン１０１のそれぞれは、上述したゲート絶縁膜１５およびコンタクト電極１６に対応している。この観察によれば二酸化珪素膜を明度の顕著な差異によって第１領域ＤＦおよび第２領域ＮＤに区分することができた。第１領域ＤＦおよび第２領域の各々のＡｌ濃度を組成分析法によって測定したところ、第１領域ＤＦは高いＡｌ濃度値を有し、第２領域ＮＤは第１領域ＤＦに比して顕著に小さいＡｌ濃度値を有し、第２領域ＮＤへは実質的にＡｌ原子が拡散していないことがわかった。なお組成分析法としては、エネルギー分散性Ｘ線回折、オージェ電子分光法、および２次イオン質量分析法を用いた。
第２の例（図１１）においては、二酸化珪素膜に埋め込まれたＡｌパターン１０２をアニールした際におけるＡｌ原子の熱拡散の様子が光学顕微鏡によって観察された。二酸化珪素膜およびＡｌパターン１０２のそれぞれは、上述したゲート絶縁膜１５およびコンタクト電極１６に対応している。この観察においても、二酸化珪素膜を明度の顕著な差異によって第１領域ＤＦおよび第２領域ＮＤに区分することができた。
また第１および第２の例を互いに比較すると、第１の例の方が第１の領域ＤＦの広がりが小さかった。このことから二酸化珪素膜中へのＡｌ原子の拡散距離はＡｌパターン１０２からに比してＴｉ／Ａｌパターン１０１からの方が短くなることが分かった。よってコンタクト電極１６の材料としてＴｉ／Ａｌを使用すれば、Ａｌを使用する場合に比して、コンタクト電極１６からゲート絶縁膜１５中へのＡｌ原子の拡散距離を抑制することができるであろうことが分かった。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１１ ｎ＋ＳｉＣウェハ、１２ ｎ−ＳｉＣ層、１２Ｂ 基板面、１３ ｐボディ、１３Ａ チャネル領域、１４ ｎ＋ソース領域、１５ ゲート絶縁膜、１５Ａ 熱酸化膜、１６，１６ｍ コンタクト電極、１７ ゲート電極、１８ ｐ＋領域、１９ ソース配線、２０ ドレイン電極、２１ パシベーション膜、２２ ソース電極、５１ Ｔｉ膜、５２ Ａｌ膜、５３ Ｓｉ膜。
Claims (6)
- 半導体装置の製造方法であって、
基板面を有する炭化珪素基板を準備する工程と、
前記基板面の一部を覆うようにゲート絶縁膜を形成する工程とを備え、
前記ゲート絶縁膜を形成する工程は、
前記ゲート絶縁膜となる部分を有する絶縁膜を形成する工程と、
前記絶縁膜上に、開口を有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとして用いて、前記ゲート絶縁膜が形成されるように前記絶縁膜を部分的に除去する工程とを含み、前記半導体装置の製造方法はさらに
前記ゲート絶縁膜に接触して隣り合うように前記基板面上に、Ａｌ原子を有するコンタクト電極を形成する工程を備え、
前記コンタクト電極を形成する工程は、
前記ゲート絶縁膜が設けられた前記炭化珪素基板上にＴｉ膜を形成する工程と、
前記Ｔｉ膜上にＡｌ膜を形成する工程と、
前記Ａｌ膜上にＳｉ膜を形成する工程とを含み、前記半導体装置の製造方法はさらに
前記コンタクト電極をレーザ光でアニールすることによって、Ａｌ原子を有する合金を形成する工程と、
前記ゲート絶縁膜の一部を覆うゲート電極を形成する工程とを備え、
前記レーザ光で前記コンタクト電極をアニールすることで、前記Ａｌ原子が、前記コンタクト電極から、前記ゲート絶縁膜において前記基板面と前記ゲート電極とによって挟まれる部分にまで拡散するのを抑制しながら前記Ａｌ原子を含有する前記コンタクト電極を合金化するようにした、半導体装置の製造方法。 - 前記ゲート絶縁膜は珪素酸化物を含有する、請求項１に記載の半導体装置の製造方法。
- 前記珪素酸化物は二酸化珪素を含む、請求項２に記載の半導体装置の製造方法。
- 前記レーザ光の波長は３８６ｎｍ以下である、請求項１〜請求項３のいずれか１項に記載の半導体装置の製造方法。
- 前記レーザ光のパルス幅は１０μｓ以下である、請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
- 前記レーザ光の１パルスあたりのエネルギー密度は０．３Ｊ／ｃｍ ２ 以上１．５Ｊ／ｃｍ ２ 以下である、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010245150A JP5668414B2 (ja) | 2010-11-01 | 2010-11-01 | 半導体装置の製造方法 |
| PCT/JP2011/073996 WO2012060223A1 (ja) | 2010-11-01 | 2011-10-19 | 半導体装置およびその製造方法 |
| EP11837874.4A EP2637213A4 (en) | 2010-11-01 | 2011-10-19 | SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR |
| US13/581,980 US8691679B2 (en) | 2010-11-01 | 2011-10-19 | Semiconductor device and method of manufacturing the same |
| CN201180018726.2A CN102844871B (zh) | 2010-11-01 | 2011-10-19 | 半导体装置及其制造方法 |
| CA2791183A CA2791183A1 (en) | 2010-11-01 | 2011-10-19 | Semiconductor device and method of manufacturing the same |
| KR1020127026283A KR20130122514A (ko) | 2010-11-01 | 2011-10-19 | 반도체 장치 및 그 제조 방법 |
| TW100138735A TW201222820A (en) | 2010-11-01 | 2011-10-25 | Semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010245150A JP5668414B2 (ja) | 2010-11-01 | 2010-11-01 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012099599A JP2012099599A (ja) | 2012-05-24 |
| JP2012099599A5 JP2012099599A5 (ja) | 2013-07-25 |
| JP5668414B2 true JP5668414B2 (ja) | 2015-02-12 |
Family
ID=46024340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010245150A Active JP5668414B2 (ja) | 2010-11-01 | 2010-11-01 | 半導体装置の製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8691679B2 (ja) |
| EP (1) | EP2637213A4 (ja) |
| JP (1) | JP5668414B2 (ja) |
| KR (1) | KR20130122514A (ja) |
| CN (1) | CN102844871B (ja) |
| CA (1) | CA2791183A1 (ja) |
| TW (1) | TW201222820A (ja) |
| WO (1) | WO2012060223A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014003253A (ja) * | 2012-06-21 | 2014-01-09 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| DE112012006675T5 (de) * | 2012-07-09 | 2015-04-30 | Hitachi, Ltd. | MOS-Feldeffekttransistor |
| JP2014063948A (ja) * | 2012-09-24 | 2014-04-10 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP2014078659A (ja) * | 2012-10-12 | 2014-05-01 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| CN104718604B (zh) * | 2012-10-23 | 2017-06-30 | 富士电机株式会社 | 半导体装置的制造方法 |
| EP2763159A1 (en) * | 2013-01-30 | 2014-08-06 | University College Cork | Improved low resistance contacts for semiconductor devices |
| CN105518830B (zh) | 2014-04-18 | 2018-01-26 | 富士电机株式会社 | 半导体装置的制造方法 |
| DE112014003658T5 (de) | 2014-04-18 | 2016-05-12 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN105518829B (zh) * | 2014-04-18 | 2018-01-26 | 富士电机株式会社 | 半导体装置的制造方法 |
| JP2016046311A (ja) * | 2014-08-20 | 2016-04-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP6387791B2 (ja) | 2014-10-29 | 2018-09-12 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3184115B2 (ja) * | 1997-04-11 | 2001-07-09 | 松下電器産業株式会社 | オーミック電極形成方法 |
| CN1131548C (zh) | 1997-04-04 | 2003-12-17 | 松下电器产业株式会社 | 半导体装置 |
| US6599644B1 (en) * | 2000-10-06 | 2003-07-29 | Foundation For Research & Technology-Hellas | Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide |
| JP2004158702A (ja) * | 2002-11-07 | 2004-06-03 | C Tekku:Kk | 半導体装置製造方法 |
| CN100483631C (zh) * | 2003-08-14 | 2009-04-29 | 克里公司 | 金属-碳化硅欧姆接触的局部退火及其形成的装置 |
| US20050104072A1 (en) * | 2003-08-14 | 2005-05-19 | Slater David B.Jr. | Localized annealing of metal-silicon carbide ohmic contacts and devices so formed |
| US8866150B2 (en) * | 2007-05-31 | 2014-10-21 | Cree, Inc. | Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts |
| CA2721668A1 (en) | 2008-04-15 | 2009-10-22 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method of manufacturing the same |
| JP2010087397A (ja) | 2008-10-02 | 2010-04-15 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5588671B2 (ja) * | 2008-12-25 | 2014-09-10 | ローム株式会社 | 半導体装置の製造方法 |
-
2010
- 2010-11-01 JP JP2010245150A patent/JP5668414B2/ja active Active
-
2011
- 2011-10-19 US US13/581,980 patent/US8691679B2/en active Active
- 2011-10-19 CA CA2791183A patent/CA2791183A1/en not_active Abandoned
- 2011-10-19 EP EP11837874.4A patent/EP2637213A4/en not_active Ceased
- 2011-10-19 CN CN201180018726.2A patent/CN102844871B/zh active Active
- 2011-10-19 KR KR1020127026283A patent/KR20130122514A/ko not_active Application Discontinuation
- 2011-10-19 WO PCT/JP2011/073996 patent/WO2012060223A1/ja active Application Filing
- 2011-10-25 TW TW100138735A patent/TW201222820A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN102844871A (zh) | 2012-12-26 |
| TW201222820A (en) | 2012-06-01 |
| KR20130122514A (ko) | 2013-11-07 |
| US20120326167A1 (en) | 2012-12-27 |
| US8691679B2 (en) | 2014-04-08 |
| WO2012060223A1 (ja) | 2012-05-10 |
| CN102844871B (zh) | 2015-05-13 |
| JP2012099599A (ja) | 2012-05-24 |
| CA2791183A1 (en) | 2012-05-10 |
| EP2637213A4 (en) | 2014-06-25 |
| EP2637213A1 (en) | 2013-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5668414B2 (ja) | 半導体装置の製造方法 | |
| JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4539684B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US8373176B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP6164220B2 (ja) | 半導体装置の製造方法 | |
| JP5745974B2 (ja) | 半導体装置およびその製造方法 | |
| US8354328B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US8847237B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| US8729567B2 (en) | Silicon carbide semiconductor device | |
| JP5949305B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US8866156B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| US20220013641A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP5991629B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2022187367A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP5439856B2 (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP2023136280A (ja) | 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 | |
| JP2021145112A (ja) | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140610 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5668414 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |