CN105518830B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105518830B
CN105518830B CN201580001825.8A CN201580001825A CN105518830B CN 105518830 B CN105518830 B CN 105518830B CN 201580001825 A CN201580001825 A CN 201580001825A CN 105518830 B CN105518830 B CN 105518830B
Authority
CN
China
Prior art keywords
metal layer
transition metal
layer
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580001825.8A
Other languages
English (en)
Other versions
CN105518830A (zh
Inventor
中泽治雄
荻野正明
中嵨经宏
井口研
井口研一
立岡正明
中川清和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105518830A publication Critical patent/CN105518830A/zh
Application granted granted Critical
Publication of CN105518830B publication Critical patent/CN105518830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

首先，在碳化硅基板(1)的表面形成包括过渡金属的接触电极(2)。接触电极(2)包括例如镍、钛或钨。通过将形成了接触电极(2)的整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中，从而使接触电极(2)发热而进行快速加热。然后，通过从接触电极(2)向碳化硅基板(1)的在接触电极(2)侧的部分进行热传导，将碳化硅基板(1)的与接触电极(2)接触的部分加热。由此，在碳化硅基板(1)与接触电极(2)的界面形成成为与碳化硅基板(1)的欧姆接触的硅化物层(4)。由此，能够形成接触电阻低的欧姆接触，并且能够防止元件特性劣化。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
以往，众所周知在使用了硅(Si)半导体和/或碳化硅(SiC)半导体的半导体器件(半导体装置)中，通过热处理(退火)来形成半导体部与过渡金属层(电极)的欧姆接触(电接触部)。接下来，以在包括碳化硅的半导体基板(以下，称为碳化硅基板)上形成包括镍(Ni)的接触电极的情况为例对现有的在半导体装置中形成欧姆接触的方法进行说明。
图23是示出现有的半导体装置的制造方法的概要的流程图。图24～28是示出现有的半导体装置在制造过程中的状态的截面图。首先，如图24所示，在碳化硅基板101的正面形成层间绝缘膜102。接着，在深度方向上形成贯通层间绝缘膜102而到达碳化硅基板101的接触孔103(步骤S101)。接着，如图25所示，通过溅射法、蒸镀法等，以埋入到接触孔103的方式在碳化硅基板101的正面形成纯度几乎为100％的镍层(以下，称为纯镍层)104(步骤S102)。
接着，如图26所示，通过光刻和蚀刻使纯镍层104图案化，并使纯镍层104残留在接触孔103的内部(步骤S103)。接下来，如图27所示，通过溅射法和/或蒸镀法等在碳化硅基板101的背面形成纯镍层105(步骤S104)。接着，如图28所示，通过900℃以上的温度的热处理使碳化硅基板101与纯镍层104、纯镍层105反应而形成硅化物层106(步骤S105)。作为步骤S105的热处理方法，已知有炉退火、激光退火、灯退火、感应加热等。
作为形成这样的欧姆接触的方法，提出了如下方法：具备在包括硅半导体的半导体基板(以下，称为硅基板)的表面上堆积过渡金属层的工序以及对过渡金属层进行热处理的工序，在热处理工序中，通过在400℃～750℃的温度下进行30秒～90秒钟的热处理来对整个硅基板进行加热的方法(例如，参照下述专利文献1)。
另外，作为另一方法，提出了如下方法：将过渡金属层蒸镀在碳化硅基板上的触点，通过在1000℃的温度下进行2分钟的快速加热处理来对整个碳化硅基板进行加热，从而形成含碳高的硅化物电极(例如，参照下述专利文献2(第0017段))。
另外，作为另一方法，提出了如下方法：在硅晶片形成镍层之后，向腔室内导入氢(H2)气而使腔室内处于氢气氛，通过加热器将基座加热到450℃～550℃，从而对硅晶片进行热处理(例如，参照下述专利文献3(第0037～0040段))。
另外，作为另一方法，提出了如下方法：通过溅射在碳化硅基板上依次形成钛(Ti)层、铝(Al)层和硅层，从而形成接触电极，之后通过利用激光的光进行退火，使接触电极中所含有的钛、铝和硅与碳化硅基板中所含有的硅和碳进行合金化(例如，参照下述专利文献4(第0042～0044段))。
另外，作为另一方法，提出了如下方法：在硅基板上依次层叠氧化膜(SiO2)、包括硅的量子点以及镍(Ni)薄膜，通过以60MHz的频率、200W～500W的高频(VHF：Very HighFrequency)电力进行5分钟的远程氢等离子体处理使包括量子点和镍薄膜的层叠膜成为硅化镍(NiSi)点(例如，参照下述专利文献5(第0056～0061段)和下述非专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2012-246216号公报
专利文献2：日本特开2009-177102号公报
专利文献3：日本特开2011-066060号公报
专利文献4：日本特开2012-099599号公报
专利文献5：日本再公表2009-118783号公报
非专利文献
非专利文献1：牧原克典(K.Makihara)，共5位，由远程H2等离子体处理引起的在SiO2上的Ni纳米点的自组装形成及其电学充电特性(Self-Assembling Formation of NiNanodots on SiO2 Induced by Remote H2Plasma Treatment and Their ElectricalCharging Characteristics)，应用物理的日文期刊(Japanese Journal of AppliedPhysics)，应用物理学会，2008年4月，第47卷，第4号，第3099-3102页
发明内容
技术问题
但是，在上述专利文献1～3中，无法仅对形成欧姆接触的部分(即过渡金属层和/或基板与过渡金属层的界面)进行加热，而是使整个基板(整个元件)同样被加热。例如，在形成碳化硅半导体部与过渡金属层的欧姆接触的情况下，如上述那样在1000℃以上的高温下进行热处理。因此，半导体部与栅绝缘膜的界面特性和/或构成元件的材料可能会劣化。在上述专利文献4中，由于在缩小了光斑直径的状态下照射激光而对预定区域进行选择性地加热，因此能够解决在上述专利文献1～3中产生的上述问题。
但是，在上述专利文献4中，要求从使激光汇聚的透镜到过渡金属层的表面为止的距离对于过渡金属层的整个表面均相等。即，要求是元件表面平坦且无凹凸的元件结构。因此，在因沟槽侧壁和/或芯片侧壁设置有过渡金属层等而导致从使激光汇聚的透镜到过渡金属层的表面为止的距离不恒定的情况下，需要在与各配置对应的条件下进行激光照射，因此无法同时对整个过渡金属层进行加热，产量可能降低。
进一步地，在上述专利文献4中，通过激光照射对预定区域进行选择性地加热，因此激光的照射位置和/或照射轨迹等程序控制变得复杂。另外，可能会因激光照射的位置偏离等发生照射不均匀而接触电阻不一致，或者配置在过渡金属层周围的除了过渡金属层以外的构成部分(例如栅绝缘膜等)被加热，而导致元件特性劣化。另外，在过渡金属层的表面积比与激光的光斑直径对应的面积更小的情况下，存在无法仅对过渡金属层进行选择性加热的问题。
在上述专利文献5中，无论元件表面有无凹凸或过渡金属层的图案如何，均通过远程氢等离子体处理而仅使过渡金属层发热，因此能够仅对过渡金属层均匀加热。因此，能够解决在通过激光照射而对过渡金属层进行选择性加热时产生的上述问题。但是，在上述专利文献5和上述非专利文献1中，为了增大氢原子的平均自由工序且延长寿命而降低压力，因此无法制作高密度等离子体。因此，存在氢原子密度变低，无法进行快速加热的问题。实际上，在上述专利文献5中，以200W～500W的低电力长时间进行等离子体处理，在等离子体处理中，通过来自过渡金属层的热传导使除了过渡金属层以外的构成部分(例如整个元件)被加热，元件特性可能会发生劣化。
本发明为了解决现有技术中的上述问题，目的在于提供一种能够形成接触电阻低的欧姆接触，并且能够防止元件特性劣化的半导体装置的制造方法。
技术方案
为了解决上述的问题，实现本发明的目的，本发明的半导体装置的制造方法具有以下特征。首先，进行在半导体基板的表面形成过渡金属层的第一形成工序。接着，进行等离子体处理工序：通过将形成有上述过渡金属层的状态的上述半导体基板暴露在利用微波形成的氢等离子体气氛中，从而使上述过渡金属层发热。这时，氢原子或氢自由基(以下，统称为氢原子)仅吸附到上述过渡金属层，在成为氢分子时释放出结合能。通过该能量仅将上述过渡金属层的表面加热。而且，在上述等离子体处理工序中，利用上述氢原子成为上述氢分子时释放出的上述结合能将上述半导体基板的与上述过渡金属层接触的部分加热，在上述过渡金属层与上述半导体基板的界面形成上述过渡金属层与上述半导体基板反应而成的欧姆接触。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，还进行在上述第一形成工序之前，在上述半导体基板上形成熔点比上述过渡金属层更低的金属层的第二形成工序。而且，在上述第一形成工序中，形成覆盖上述金属层的上述过渡金属层。在上述等离子体处理工序中，通过将形成有上述金属层和上述过渡金属层的状态的上述半导体基板暴露在上述氢等离子体气氛中，从而使上述过渡金属层发热，通过来自上述过渡金属层的热传导对上述金属层进行加热。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一形成工序中，进行在上述半导体基板的正面形成第一金属层作为上述过渡金属层的工序，然后进行在上述半导体基板的背面形成第二金属层作为上述过渡金属层的工序。而且，在上述等离子体处理工序中，将上述第一金属层和上述第二金属层同时暴露在上述氢等离子体气氛中。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一形成工序中，进行在上述半导体基板的正面形成第一金属层作为上述过渡金属层的工序，然后进行在上述半导体基板的背面形成第二金属层作为上述过渡金属层的工序。另外，在上述第一形成工序之后且在上述等离子体处理工序之前，以覆盖上述第二金属层的表面的方式进行配置包括除过渡金属以外的材料的屏蔽基板的屏蔽工序。而且，在上述等离子体处理工序中，在利用上述屏蔽基板覆盖了上述第二金属层的状态下，将上述半导体基板暴露在上述氢等离子体气氛中。例如，优选上述屏蔽基板的原材料是石英。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一形成工序中，以通过上述等离子体处理工序使整个上述过渡金属层反应的方式设定上述过渡金属层的厚度。在上述等离子体处理工序中，通过使整个上述过渡金属层反应来结束上述过渡金属层的发热。上述过渡金属层的厚度可以为例如10nm以上且200nm以下，更加优选为20nm以上且100nm以下。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述过渡金属层是包括过渡金属和硅的合金层。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述过渡金属层是包括镍、钛、钼、银或钨的金属，或者是包括这些金属中的一种以上作为主要成分的合金。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述金属层是铝层、铝合金层、镍层或镍合金层，上述过渡金属层是钛层、钼层或钨层。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，在上述第一形成工序之前，在上述半导体基板的表面形成导电体隔着绝缘膜与上述半导体基板接触的绝缘栅结构。
另外，本发明的半导体装置的制造方法的特征在于，在上述的发明中，上述半导体基板是碳化硅。
根据上述的发明，仅过渡金属层发热而被加热，通过来自过渡金属层的热传导将碳化硅基板的与过渡金属层接触部分加热。由此，能够形成成为与碳化硅基板的欧姆接触的金属硅化物层。另外，除了过渡金属层以外的构成部分不发热，因此例如MOS栅结构的栅绝缘膜附近不被加热。因此，能够防止栅绝缘膜与碳化硅半导体部的界面特性劣化。
发明效果
根据本发明的半导体装置的制造方法，发挥能够形成接触电阻低的欧姆接触，并且能够防止元件特性劣化的效果。
附图说明
图1是示出实施方式1的半导体装置在制造过程中的状态的截面图。
图2是示出实施方式1的半导体装置在制造过程中的状态的截面图。
图3A是示出实施方式1的半导体装置在制造过程中的状态的截面图。
图3B是示出实施方式1的半导体装置在制造过程中的状态的另一示例的截面图。
图4是具体地示出实施方式1的半导体装置在制造过程中的基板正面侧的状态的截面图。
图5是具体地示出实施方式1的半导体装置在制造过程中的基板背面侧的状态的截面图。
图6是具体地示出实施方式1的半导体装置在制造过程中的基板背面侧的状态的截面图。
图7是示出实施方式2的半导体装置在制造过程中的基板背面侧的状态的截面图。
图8是示出实施方式2的半导体装置在制造过程中的基板背面侧的状态的截面图。
图9是示出实施方式2的半导体装置在制造过程中的基板背面侧的状态的截面图。
图10是示出实施方式3的半导体装置在制造过程中的状态的截面图。
图11是示出实施方式4的半导体装置在制造过程中的状态的截面图。
图12是示出实施方式5的半导体装置在制造方法的概要的流程图。
图13是示出实施方式5的半导体装置在制造过程中的状态的截面图。
图14是示出实施方式5的半导体装置在制造过程中的状态的截面图。
图15是示出实施方式5的半导体装置在制造过程中的状态的截面图。
图16是示出实施方式5的半导体装置在制造过程中的状态的截面图。
图17是示出实施方式5的半导体装置在制造过程中的状态的截面图。
图18是示意性地示出通过实施方式5的半导体装置的制造方法所制造的半导体装置的欧姆接触附近的结晶结构的截面图。
图19是示意性地示出通过现有的半导体装置的制造方法所制造的半导体装置的欧姆接触附近的结晶结构的截面图。
图20是示出实施方式6的半导体装置在制造过程中的状态的截面图。
图21是示出实施方式6的半导体装置在制造过程中的状态的截面图。
图22是示出实施方式6的半导体装置在制造过程中的状态的截面图。
图23是示出现有的半导体装置在制造方法的概要的流程图。
图24是示出现有的半导体装置在制造过程中的状态的截面图。
图25是示出现有的半导体装置在制造过程中的状态的截面图。
图26是示出现有的半导体装置在制造过程中的状态的截面图。
图27是示出现有的半导体装置在制造过程中的状态的截面图。
图28是示出现有的半导体装置在制造过程中的状态的截面图。
符号说明
1、31：碳化硅基板
2：接触电极
3、21、22：氢原子
4、36：硅化物层
11：漂移区
12：源区
13：漏区
14：栅绝缘膜
15：栅电极
16、32：层间绝缘膜
17、18：镍层
17a、18a：镍硅化物层
19：金属层叠膜
23：钛层
24：石英基板
33：接触孔
34、35：镍-硅层
41：钨层
具体实施方式
以下，参考附图详细说明本发明的半导体装置的制造方法的优选的实施方式。需要说明的是，在以下的实施方式的说明和附图中，对同样的构成标注相同的符号，并省略重复的说明。另外，在本说明书中，关于密勒指数的标记，“-”表示附加于紧随其后的指数的横线(bar)，通过在指数前附加“-”来表示负的指数。
(实施方式1)
以使用包括碳化硅的半导体基板(碳化硅基板)来制作(制造)半导体装置的情况为例对实施方式1的半导体装置的制造方法进行说明。图1～图3A是示出实施方式1的半导体装置在制造过程中的状态的截面图。图3B是示出实施方式1的半导体装置在制造过程中的状态的另一示例的截面图。首先，如图1所示，在碳化硅基板(碳化硅晶片)1形成省略图示的预定的元件结构。接着，通过例如溅射法和/或蒸镀法等在碳化硅基板1的表面形成包括过渡金属的接触电极2。
构成接触电极2的过渡金属是指存在于元素周期表的从第3族元素至第11族元素之间的元素(金属)。优选构成接触电极2的过渡金属可以是包括镍(Ni)、钛(Ti)、钼(Mo)、钨(W)或银(Ag)的金属，或者是包括这些金属中的一种以上作为主要成分的合金。其理由是因为，镍、钛、钼、钨和银与其它过渡金属相比，材料成本低廉，并且易于形成与半导体部的欧姆接触，因此实用性高。
另外，构成接触电极2的过渡金属层的厚度优选是在能够对过渡金属层与碳化硅基板1的界面进行充分加热的程度下确保发热量的厚度，并且在能够不发生热传导损耗和/或欧姆接触的形成所必须的能量不足、防止因热扩散所导致的向周围的热传导的程度下接近过渡金属层表面与碳化硅基板的界面(薄)。具体来说，过渡金属层的厚度例如可以为10nm以上且200nm以下，更加优选为20nm以上且100nm以下。另外，通过将过渡金属层的厚度设为例如10nm以上且200nm以下，能够在通过后述的等离子体处理而使接触电极2短时间发热，并且不发生向周围的热传导的情况下，使整个接触电极2硅化从而形成欧姆接触。
接着，如图2所示，将整个碳化硅基板1(包括在基板上所形成的部分的整个元件)暴露于氢等离子体气氛中(等离子体处理)。由此，接触电极2的被暴露于氢等离子体气氛中的一侧的表面层，或者在接触电极2的厚度薄的情况下整个接触电极2吸附氢等离子体气氛中的氢原子或者氢自由基(H·)3(以下，统称为氢原子3)，在成为氢分子时释放出能量而被加热。这时，虽然向整个元件表面照(照射)氢等离子体，但氢原子3所吸附的仅为过渡金属，因此从氢原子3接受能量而发热的仅为过渡金属层。因此，构成元件的除了接触电极2以外的构成部分不发热。
通过氢原子3成为氢分子时释放出的结合能而产生的接触电极2的发热向碳化硅基板1侧传导。由此，碳化硅基板1的与接触电极2接触的部分被加热，如图3A所示，在碳化硅基板1与接触电极2的界面形成成为与碳化硅基板1的欧姆接触(电接触部)的硅化物层4。或者，如图3B所示，根据接触电极2的厚度，整个接触电极2被硅化而成为硅化物层4。通过等离子体处理而发热时的接触电极2的上升温度为可形成碳化硅基板1与接触电极2的欧姆接触的温度，例如为1000℃以上。
在通过等离子体处理而使整个接触电极2被硅化的情况下，整个接触电极2反应完全，由此接触电极2的发热结束。即，碳化硅基板1的与接触电极2接触的部分的加热紧接着在整个接触电极2硅化反应结束之后结束。因此，通过将构成接触电极2的过渡金属层的厚度设为上述范围内，能够使整个接触电极2在短时间内硅化，并且在整个接触电极2被硅化之后，紧接着使来自接触电极2的热传导自动停止。整个接触电极2被硅化的时间，即基于来自接触电极2的热传导的加热时间例如为数十秒钟。
在上述等离子体处理中使用的氢等离子体是例如将导入到腔室内的几乎100％纯度的氢(H2)气减压至预定压力，利用被由微波所产生的电场加速的电子与气体分子的碰撞电离而生成的微波等离子体。作为微波，优选使用例如作为产业上可使用的频带并且可生成等离子体密度高的氢等离子体的1GHz以上的微波，更优选使用频率2.45GHz的微波。另外，为了生成等离子体密度高的氢等离子体，可以将氢气减压至例如10Pa以上且100Pa以下的程度。以下，将通过微波而形成的氢等离子体气氛简称为氢等离子体气氛。
上述等离子体条件优选为，例如将生成氢等离子体气氛时的微波电力设为500W以上，将整个碳化硅基板暴露于氢等离子体气氛中的时间(等离子体处理时间)设为例如400秒钟以下的程度的短的时间。其理由是因为，在等离子体处理时间长的情况下，在等离子体处理中，在接触电极2产生的热被热传导到整个碳化硅基板1，整个碳化硅基板1会被加热。伴随着过渡金属层的发热而引起的温度上升依赖于氢等离子体的等离子体密度的高低和微波电力的大小而变高。因此，可以以在暴露于氢等离子体气氛中的短时间内接受从吸附于接触电极2的氢原子3释放出的结合能的电极的温度达到预定温度的方式设定氢等离子体的等离子体密度和电力。
在本发明的方法中，使氢原子成为氢分子时的结合能直接释放到过渡金属层，并且通过微波来实现高密度等离子体，因此与以往相比可以进行更加快速的加热。因此，具有作为反应生成物的碳不易生长为大块的优点。进一步地，通过反应而生成的碳的一部分，特别是表面附近的碳与氢反应而以甲烷(CH4)等气体的形式被除去。因此，在通过本发明的方法形成的硅化物层碳的析出减少，因此具有使接触电阻降低并且在后续工序中对金属电极层的密合性造成的不良影响减少这样的优点。
接着，作为应用了上述的实施方式1的半导体装置的制造方法的一个示例，对MOSFET(Metal Oxide Semiconductor Field Effect Transistor：绝缘栅型场效应晶体管)的制造方法进行说明。图4是具体地示出实施方式1的半导体装置在制造过程中的基板正面侧的状态的截面图。首先，如图4所示，通过一般的方法在成为漂移区11的碳化硅基板的正面侧形成包括源区12、漏区13、栅绝缘膜14和栅电极15的MOS栅(导电体通过绝缘膜而与半导体基板接触的绝缘栅)结构。在此，例如，导电体相当于栅电极15，绝缘膜相当于栅绝缘膜14，半导体基板相当于具备源区12、漏区13和漂移区11的碳化硅基板。
接着，在碳化硅基板的正面形成层间绝缘膜16。接着，通过例如光刻和蚀刻使层间绝缘膜16图案化，分别形成露出源区12的接触孔以及露出漏区13的接触孔。接着，通过溅射法和/或蒸镀法等分别在各接触孔的内部分别形成与源区12接触的例如镍层17以及与漏区13接触的例如镍层17。接着，将形成了MOS栅结构和镍层17的整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。
通过被暴露在氢等离子体气氛中，在氢等离子体气氛中的氢原子21吸附并成为氢分子时释放出的结合能，使镍层17被加热。然后，通过来自镍层17的热传导，使直接在镍层17的下方的源区12和漏区13被加热。由此，镍层17被硅化，形成成为与碳化硅半导体部(被虚线椭圆包围的部分)的欧姆接触的镍硅化物层17a。在图4中，以整个镍层17成为镍硅化物层17a的情况为例进行说明(在图5～图11中也一样)。等离子体处理条件例如如下。以10sccm的流量将几乎100％的纯度的氢气体导入腔室内，使其减压到25Pa左右之后，供给1000W的微波电力而生成微波等离子体。等离子体处理时间为60～90秒钟。
然后，以埋入到接触孔的方式在基板正面形成与镍硅化物层17a接触的例如包括铝(Al)的电极衬垫(未图示)，由此完成正面电极。然后，进一步地，形成基板正面侧的钝化膜等剩余的元件结构(未图示)和/或基板背面侧的背面电极等，并切断(切割)为芯片状，由此完成MOSFET。如此，利用吸附到作为过渡金属层的镍层17的氢原子21成为氢分子时释放出的结合能，对直接在镍层17下方的源区12和漏区13进行加热。由于除过渡金属以外的材料不发热，因此即使被暴露在氢等离子体气氛中，包括氧化膜(SiO2)的栅绝缘膜14和层间绝缘膜16、包括聚硅(poly-Si)的栅电极15也不会被施加多余的热。
另外，在碳化硅基板的背面形成欧姆接触的情况下，与上述的在正面形成欧姆接触的情况相同，也能够仅使过渡金属层发热而形成欧姆接触。具体来说，如下那样在碳化硅基板的背面形成欧姆接触。图5、图6是具体地示出实施方式1的半导体装置在制造过程中的基板背面侧的状态的截面图。在图5、图6中将基板背面图示为上侧，并在图示中省略了基板正面侧的元件结构(在图7～图9中也一样)。首先，如图5所示，通过溅射法和/或蒸镀法等在成为漂移区11的碳化硅基板的背面形成镍层18。
接着，将形成了镍层18的整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。由此，通过吸附氢等离子体气氛中的氢原子22，氢原子22成为氢分子时的释放能量，仅将包括过渡金属的镍层18加热。然后，通过来自镍层18的热传导，使得直接在镍层18下方的半导体部(碳化硅基板)加热。由此，如图6所示，镍层18被硅化而形成成为与碳化硅半导体部(漂移区11)的欧姆接触的镍硅化物层18a。
这时，即使在碳化硅基板的正面侧形成了MOS栅结构和层间绝缘膜的情况下，由于MOS栅结构和层间绝缘膜由过渡金属以外的材料构成，因此氢原子22不成为氢分子而不发热。另外，镍层18的发热在短时间内上升到可形成欧姆接触的温度，因此可进行快速加热，基板背面侧的镍层18的发热不会传递到基板正面侧。因此，能够避免基板正面侧的结构部被加热。用于形成镍硅化物层18a的等离子体处理条件可以与用于在基板正面形成欧姆接触的等离子体处理相同。
接着，通过例如蒸镀法在镍硅化物层18a的表面形成依次层叠有钛层、镍层和金(Au)层而成的金属层叠膜19，由此完成背面电极。由于在形成金属层叠膜19之前已经形成了欧姆接触(镍硅化物层18a)，因此对金属层叠膜19的热处理(退火)可以在不对其它构成部分带来因热处理而导致的不良影响的程度的低温下进行。另外，以使用了镍作为被硅化电极的材料的情况为例进行了说明，但即使是除了镍以外的过渡金属，一样能够仅使过渡金属层发热而形成欧姆接触。在此，也可以在镍层与碳化硅基板的界面置入其它金属膜，通过氢等离子体处理来进行多元合金化。
以上，如所说明的那样，根据实施方式1，通过将在表面形成了过渡金属层的整个碳化硅基板(整个元件)暴露在氢等离子体气氛中，从而氢等离子体气氛中的氢原子吸附到过渡金属层，通过成为氢分子时的能量释放而仅将过渡金属加热，通过来自该过渡金属层的热传导而将碳化硅基板的与过渡金属层接触的部分加热。由此，能够使过渡金属层硅化，并且形成成为欧姆接触的接触电阻低的硅化物层。另外，根据实施方式1，当整个元件被暴露在氢等离子体气氛中时，除了过渡金属层以外的各构成部分不发热，因此例如MOS栅结构的栅绝缘膜附近不会被施加多余的热。因此，能够防止栅绝缘膜与碳化硅半导体部的界面特性劣化，并能够防止元件特性劣化。
另外，根据实施方式1，由于能够利用吸附于过渡金属层的氢原子来形成欧姆接触，因此无论元件表面有无凹凸或图案，均能够仅对在晶片表面露出的过渡金属层进行选择性地统一加热。因此，能够提高产量。另外，根据实施方式1，能够以优良的控制性仅使过渡金属层发热来进行加热，因此无需如激光退火那样复杂的规划控制，因此能够抑制接触电阻不一致，或不期望的构成部分(例如，栅绝缘膜等)被加热而导致元件特性劣化。另外，根据实施方式1，可加热的最小面积受到利用光刻的过渡金属层的图案化技术限制。因此，即使在过渡金属层的表面积比与激光的光斑直径对应的面积更小的情况下，也能够仅加热过渡金属层。
(实施方式2)
接着，以在碳化硅基板的背面形成欧姆接触的情况为例对实施方式2的半导体装置的制造方法进行说明。图7～图9是示出实施方式2的半导体装置在制造过程中的基板背面侧的状态的截面图。实施方式2的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，在被硅化的过渡金属层(例如镍层18)形成钛层23之后，将整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。钛层23具有以下功能：抑制因碳化硅半导体部中的碳(C)导致的不良影响波及到通过使镍层18与碳化硅半导体部(漂移区11)反应而形成的镍硅化物层18a。
具体来说，首先，如图7所示，与实施方式1同样地在碳化硅基板的背面形成镍层18。接着，在镍层18上形成覆盖镍层18的整个表面的钛层23。接着，将依次层叠有镍层18和钛层23的整个碳化硅基板暴露在氢等离子体气氛中。通过被暴露在氢等离子体气氛中，从而在作为最外表面层的钛层23吸附氢等离子体气氛中的氢原子22而成为氢分子，从而仅将钛层23加热。然后，通过来自钛层23的热传导将直接在钛层23下方的镍层18以及碳化硅基板的与镍层18接触的部分加热。由于镍层18的整个表面被钛层23覆盖，因此钛层23的发热被均匀地热传导而被均匀地加热。由此，如图8所示，镍层18被硅化而形成镍硅化物层18a。
钛层23的厚度可以比镍层18的厚度更薄，例如可以为10nm以上且100nm以下。优选钛层23的厚度为30nm以上。其理由是因为，当被暴露在氢等离子体气氛中时，能够提高屏蔽氢原子的效果。通过利用钛层23来屏蔽氢原子，从而使氢原子不会吸附到镍层18，因此能够通过覆盖镍层18的整个表面的钛层23的发热进行热传导来均匀地加热镍层18。
另外，由于镍层18会因熔融而导致凝集、蒸发，因此在被硅化而成为镍硅化物层18a时可能发生破裂和/或部分的空间不均。另一方面，熔点比镍层18更高的钛层23不熔解而残留，作为覆盖镍层18的整个表面的覆盖层发挥功能。因此，通过利用钛层23来覆盖镍层18的表面，能够防止在镍硅化物层18a发生破裂和/或部分的空间不均。即，通过利用钛层23来覆盖镍层18的表面，能够对镍层18进行均匀地加热，并且能够抑制镍层18的凝集、蒸发。在形成了钨层和/或钼层而代替钛层23的情况下，也同样地获得作为覆盖层的效果。利用后述的实施方式6对使用钨层作为覆盖层的构成进行说明。
另外，在形成镍硅化物层18a时，因碳化硅半导体部中的硅原子与镍层18结合而产生的剩余的碳原子与钛层23中的钛原子结合。因此，能够抑制碳的析出和/或凝集在镍硅化物层18a中。等离子体处理后的钛层23作为电极层可能不呈现良好的状态，成为背面电极的剥离和/或电特性的劣化(接触电阻的降低)等的原因。因此，在等离子体处理后除去钛层23。接着，如图9所示，与实施方式1同样地在镍硅化物层18a的表面形成依次层叠有钛层、镍层和金(Au)层而成的金属层叠膜19，由此完成背面电极。
在上述的实施方式2的半导体装置的制造方法中，形成欧姆接触的碳化硅基板的主面可以是例如碳化硅的四层周期性六方晶系(4H-SiC)的(000-1)C面，也可以是(0001)Si面。在(000-1)C面，与具有其它面方位的结晶面相比碳易于析出，因此在(000-1)C面形成的欧姆接触(镍硅化物层18a)更加不易受到碳的不良影响。因此，抑制因碳化硅基板中的碳原子导致的不良影响波及这样的效果在(000-1)C面形成镍硅化物层18a的情况下最显著地呈现。
另外，也可以不形成镍层18，而在碳化硅基板的背面仅形成钛层23。在这种情况下，氢等离子体气氛中的氢原子22吸附到钛层23，仅钛层被加热，形成成为与碳化硅基板的欧姆接触的钛硅化物层。钛也与碳进行反应，因此在使用钛层23的情况下，不易发生剩余的碳原子的凝集。因此，与形成包括镍层18的镍硅化物层18a的情况相比，能够更加抑制因剩余的碳原子导致的不良影响的产生。另一方面，包括镍层18的镍硅化物层18a与包括钛层23的钛硅化物层相比能够进一步降低接触电阻。因此，优选按照设计条件选择用于形成硅化物层的过渡金属层。
以上，如所说明的那样，根据实施方式2，能够获得与实施方式1相同的效果。
(实施方式3)
接着，以形成MOSFET的情况为例对实施方式3的半导体装置的制造方法进行说明。图10是示出实施方式3的半导体装置在制造过程中的状态的截面图。实施方式3的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，在碳化硅基板的两面分别形成了镍层17、镍层18的状态下，并在以与基板背面侧的镍层18的整个表面接触的方式配置了石英基板24的状态下将整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。
具体来说，首先，如图10所示，与实施方式1同样地进行直到在碳化硅基板的两面分别形成镍层17、镍层18为止的工序。接着，以与基板背面侧的镍层18的整个表面接触的方式配置石英基板24。接着，将石英基板24与镍层18的整个表面接触的状态下的整个碳化硅基板暴露在氢等离子体气氛中。氢原子21被石英基板24遮蔽，不会到达基板背面侧的镍层18，因此基板背面侧的镍层18不发热。
另一方面，基板正面侧的镍层17被暴露在氢等离子体气氛中，因此通过在氢等离子体气氛中的氢原子21吸附而成为氢分子时释放出的结合能而对其加热。因此，例如在直到用于在基板正面侧形成欧姆接触的等离子体处理为止的工序中已经完成了背面电极的情况下，因氢原子21导致的影响不会施加到基板背面侧的镍层18，能够仅使基板正面侧的镍层17发热而进行加热。
即，通过该等离子体处理，仅在基板正面侧形成镍硅化物层17a。然后，与实施方式1同样地通过形成包括铝的电极衬垫(未图示)等，来完成正面电极。也可以使用不吸附氢原子21那样的除了过渡金属以外的金属板和/或硅基板来代替石英基板24。从防止污垢向镍层18附着等理由考虑，优选使用石英基板24。
以上，如所说明的那样，根据实施方式3，能够获得与实施方式1相同的效果。
(实施方式4)
接着，以形成MOSFET的情况为例对实施方式4的半导体装置的制造方法进行说明。图11是示出实施方式4的半导体装置在制造过程中的状态的截面图。实施方式4的半导体装置的制造方法与实施方式3的半导体装置的制造方法的不同之处在于，将分别形成在碳化硅基板的两面的镍层17、镍层18同时暴露在氢等离子体气氛中。即，基板背面侧的镍层18不被石英基板覆盖。
具体来说，例如，可以在形成了镍层17、镍层18的状态下将碳化硅晶片收纳于带缝隙的晶片盒(未图示)，并使其暴露在氢等离子体气氛中。将分别形成在基板两面的镍层17、镍层18同时暴露在氢等离子体气氛中，由此能够使镍层17、镍层18同时发热而进行加热，在基板两面分别形成镍硅化物层17a、镍硅化物层18a。由于能够通过一个工序进行用于在基板两面分别形成欧姆接触的等离子体处理，因此能够简化制造工序。
以上，如所说明的那样，根据实施方式4，能够获得与实施方式1相同的效果。
(实施方式5)
接着，对实施方式5的半导体装置的制造方法进行说明。图12是示出实施方式5的半导体装置的制造方法的概要的流程图。图13～图17是示出实施方式5的半导体装置在制造过程中的状态的截面图。实施方式5的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，形成包括硅的过渡金属层作为为了形成欧姆接触而在碳化硅基板上形成的过渡金属层。在此，作为包括硅的过渡金属层，例如以形成包括硅的镍层(以下，称为镍-硅(Ni-Si)层)34的情况为例进行说明。
具体来说，首先，如图13所示，在碳化硅基板31的正面形成层间绝缘膜32。接着，形成在深度方向上贯通层间绝缘膜32而到达碳化硅基板31的接触孔33(步骤S1)。接着，如图14所示，通过溅射法和/或蒸镀法等在碳化硅基板31的正面，以埋入到接触孔33的方式形成镍-硅层34(步骤S2)。镍-硅层34可以以例如10％以上且60％以下的比例含有硅。其理由是因为，能够如后述那样抑制因碳化硅基板中的碳原子而导致的不良影响波及。镍-硅层34中的硅的含有率根据例如等离子体处理条件、碳化硅基板31的状态(例如杂质浓度等)而进行各种改变。另外，镍-硅层34不是必须为合金，也可以是镍膜与硅膜的多层结构。
接着，如图15所示，通过光刻和蚀刻使镍-硅层34图案化，使镍-硅层34残留在接触孔33的内部(步骤S3)。接下来，如图16所示，通过溅射法和/或蒸镀法等在碳化硅基板31的背面形成镍-硅层35(步骤S4)。接着，如图17所示，例如，进行将在两面分别形成了镍-硅层34、镍-硅层35的状态的整个碳化硅基板31(整个元件)与实施方式1同样地暴露在氢等离子体气氛中的等离子体处理(热处理)。
通过被暴露在氢等离子体气氛中，从而利用氢等离子体气氛中的氢原子(未图示)吸附而成为氢分子时的结合能的释放仅加热镍-硅层34、镍-硅层35。然后，通过来自镍-硅层34、镍-硅层35的热传导，将碳化硅基板31的直接在镍-硅层34，35下方的部分加热。由此，镍-硅层34、镍-硅层35被硅化，形成成为与碳化硅半导体部的欧姆接触的硅化物层36(步骤S5)。
在上述步骤S2、步骤S4中，可以形成包括硅的其它过渡金属(可硅化的例如钛、钨、钼(Mo)、钴(Co)等)层来代替镍-硅层34、镍-硅层35。另外，上述步骤S3的镍-硅层34的图案化也可以在上述步骤S5的热处理之后进行。上述步骤S5的热处理优选在使碳化硅基板31中的硅原子不向镍-硅层34、镍-硅层35扩散的条件下进行。另外，上述步骤S5的热处理可以应用例如实施方式3而在单面进行，也可以应用实施方式4而在双面同时进行。
另外，在上述步骤S5的热处理中，只要能够促进镍-硅层34、镍-硅层35的硅化而形成具有预定接触电阻的硅化物层36即可，在如以往那样进行了炉退火、激光退火、灯退火、感应加热等其它热处理情况下也可获得相同的效果。在通过现有方法来进行热处理的情况下，例如作为来自外部的感应加热时的发热体，可以在镍-硅层34、镍-硅层35上配置纯金属(磁性体)。
接着，对通过上述的实施方式5的半导体装置的制造方法所制造的半导体装置的欧姆接触(硅化物层36)附近的结晶结构进行说明。图18是示意性地示出通过实施方式5的半导体装置的制造方法所制造的半导体装置的欧姆接触附近的结晶结构的截面图。图19是示意性地示出通过现有的半导体装置的制造方法所制造的半导体装置的欧姆接触附近的结晶结构的截面图。在图18中示出了实施方式5的半导体装置的基板背面侧的欧姆接触(包括镍-硅层35的硅化物层36)附近30的结晶结构，但基板正面侧的欧姆接触(包括镍-硅层34的硅化物层36)也具有同样的结晶结构。以下，以基板背面侧的欧姆接触附近30的结晶结构为例进行说明。在图19中，示出通过上述的在图23～图28所示的现有的半导体装置的制造方法所制造的半导体装置的基板背面侧的欧姆接触附近100的结晶结构。对于现有的半导体装置，也以图19所示的基板背面侧的欧姆接触附近100的结晶结构为例进行说明。
如图19所示，在现有的半导体装置中，形成纯度几乎为100％的过渡金属层(纯度几乎为100％的镍层(纯镍层)105)。因此，通过热处理使碳化硅基板101中的硅原子向纯镍层105内扩散108，从而该硅化物原子与纯镍层105中的镍原子反应而形成硅化物层106。由此，在碳化硅基板101的硅化物层106侧会形成碳的含有率比碳化硅基板101中的其他部分更多的层(以下，称为富碳层)101a。在如此形成了富碳层101a的情况下，以富碳层101a为起点，裂纹进入到硅化物层106，硅化物层106可能会剥离。另外，由于碳的电阻率比镍高3个数量级左右，因此存在接触电阻变高这样的问题。另外，在形成硅化物层106时，为了使碳化硅基板101中的硅原子扩散108，需要以在切断碳化硅基板101中的硅原子与碳原子的Si-C结合的程度，在高温下进行长时间的热处理。因此，在碳化硅半导体装置的制造工序中，与硅半导体装置的制造工序相比，伴随着更大的电力消耗。作为产品的碳化硅半导体装置的优点在于，耗电比硅半导体装置更少。因此，现有的碳化硅半导体装置的制造方法造成了与作为产品的碳化硅半导体装置的优点相反的结果。
对此，如图18所示，在实施方式5的半导体装置中，由于在镍-硅层35中不含有硅原子，因此硅原子从碳化硅基板31向镍-硅层35中的扩散被抑制，镍-硅层35中的镍原子基本上与镍-硅层35中的硅原子反应而形成硅化物层36。通过抑制来自碳化硅基板31的硅原子的扩散，使得在碳化硅基板31的硅化物层36侧的部分31a基本不形成富碳层。因此，能够抑制硅化物层36剥离。另外，能够抑制接触电阻变高。进一步地，镍-硅层35已经处于合金状态，因此与以往相比能够在更低的温度下通过短时间的等离子体处理来形成硅化物层36。因此，能够降低制造时的耗电。
以上，如所说明的那样，根据实施方式5，能够获得与实施方式1相同的效果。
(实施方式6)
接着，对实施方式6的半导体装置的制造方法进行说明。图20～图22是示出实施方式6的半导体装置在制造过程中的状态的截面图。实施方式6的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，在被硅化的过渡金属层(例如包括镍的接触电极2)上形成熔点比接触电极2更高的过渡金属层(钨层41)，之后将整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。钨层41作为接触电极2的加热源发挥功能，并且对成为硅化物层4的金属层均匀地加热，且作为用于防止硅化物层4凝集、蒸发的覆盖层发挥功能。
具体来说，首先，如图20所示，与实施方式1同样地进行直到在碳化硅基板1的表面形成包括过渡金属的接触电极2为止的工序。接着，在接触电极2上形成与接触电极2的整个表面接触的钨层41。接下来，如图21所示，将依次层叠了接触电极2和钨层41的整个碳化硅基板暴露在氢等离子体气氛中。由于接触电极2和钨层41均包括过渡金属，因此在氢等离子体气氛中的氢原子吸附而成为氢分子时释放出结合能而被加热。
接触电极2的蒸气压比钨层41更高，因此易于通过氢等离子体气氛中的加热而蒸发。这时，接触电极2的整个表面被不熔融的钨层41覆盖，因此如上所述，通过钨层41能够抑制接触电极2的凝集、蒸发。由此，如图22所示，接触电极2的成为硅化物层4的部分被均匀地加热，并且在不产生硅化物层4的凝集、蒸发的情况下在碳化硅基板1与接触电极2的界面均匀地形成硅化物层4。
然后，优选除去钨层41。其理由是因为，钨与镍相比电阻率更高，接触电阻变得更高。另外，在形成钨层41作为覆盖层的情况下，钨层41发热，因此用于接触电极2的金属材料不限于过渡金属，也可以是例如铝、铝合金。
以上，如所说明的那样，根据实施方式6，能够获得与实施方式1、实施方式2相同的效果。
以上，本发明不限于上述的各实施方式，在不脱离本发明的主旨的范围内可以进行各种改变。另外，在上述的各实施方式中，以使用了碳化硅基板的情况为例进行了说明，但对于使用了硅的半导体基板(硅基板)也具有同样的效果。需要说明的是，在使用硅基板的情况下，因氢原子成为氢分子时的发热而引起的过渡金属层的发热温度基于硅基板的状态和/或过渡金属层的熔点等来进行设定。另外，在上述的各实施方式中，以具备了MOS栅结构的半导体装置为例进行了说明，但不限于此，例如能够应用于通过绝缘膜和/或半导体部等被加热而引起元件特性可能变化的元件结构的半导体装置。
产业上的可利用性
如上，本发明的半导体装置的制造方法对特别是使用了碳化硅半导体的半导体器件等中使用的功率半导体装置有用。

Claims (12)

1.一种半导体装置的制造方法，其特征在于，包括：
第一形成工序，在半导体基板的表面形成过渡金属层；以及
等离子体处理工序，通过将形成有所述过渡金属层的状态的所述半导体基板暴露在利用微波形成的氢等离子体气氛中，从而使所述过渡金属层发热，
在所述等离子体处理工序中，通过来自所述过渡金属层的热传导对所述半导体基板的与所述过渡金属层接触的部分进行加热，在所述过渡金属层与所述半导体基板的界面形成所述过渡金属层与所述半导体基板反应而成的欧姆接触，
所述半导体装置的制造方法还包括：
第二形成工序，在所述第一形成工序之前，在所述半导体基板上形成熔点比所述过渡金属层更低的金属层，
在所述第一形成工序中，形成覆盖所述金属层的所述过渡金属层，
在所述等离子体处理工序中，通过将形成有所述金属层和所述过渡金属层的状态的所述半导体基板暴露在所述氢等离子体气氛中，从而使所述过渡金属层发热，通过来自所述过渡金属层的热传导对所述金属层进行加热。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述第一形成工序包括：
在所述半导体基板的正面形成第一金属层作为所述过渡金属层的工序；以及
在所述半导体基板的背面形成第二金属层作为所述过渡金属层的工序，
在所述等离子体处理工序中，将所述第一金属层和所述第二金属层同时暴露在所述氢等离子体气氛中。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述第一形成工序包括：
在所述半导体基板的正面形成第一金属层作为所述过渡金属层的工序；以及
在所述半导体基板的背面形成第二金属层作为所述过渡金属层的工序，
所述半导体装置的制造方法还包括：屏蔽工序，在所述第一形成工序之后且在所述等离子体处理工序之前，以覆盖所述第二金属层的表面的方式配置包括除了过渡金属以外的材料的屏蔽基板，
在所述等离子体处理工序中，在利用所述屏蔽基板覆盖了所述第二金属层的状态下，将所述半导体基板暴露在所述氢等离子体气氛中。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，所述屏蔽基板的原材料是石英。
5.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第一形成工序中，以通过所述等离子体处理工序使整个所述过渡金属层反应的方式设定所述过渡金属层的厚度，
在所述等离子体处理工序中，通过使整个所述过渡金属层反应来结束所述过渡金属层的发热。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，所述过渡金属层的厚度为10nm以上且200nm以下。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，所述过渡金属层的厚度为20nm以上且100nm以下。
8.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述过渡金属层是包括过渡金属和硅的合金层。
9.根据权利要求1所述的半导体装置的制造方法，其特征在于，所述过渡金属层是包括镍、钛、钼、银或钨的金属，或者是包括这些金属中的一种以上作为主要成分的合金。
10.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述金属层是铝层、铝合金层、镍层或镍合金层，
所述过渡金属层是钛层、钼层或钨层。
11.根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述第一形成工序之前，在所述半导体基板的表面形成导电体隔着绝缘膜与所述半导体基板接触的绝缘栅结构。
12.根据权利要求1～11中任一项所述的半导体装置的制造方法，其特征在于，所述半导体基板是碳化硅。
CN201580001825.8A 2014-04-18 2015-04-17 半导体装置的制造方法 Active CN105518830B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-086709 2014-04-18
JP2014086709 2014-04-18
PCT/JP2015/061899 WO2015159984A1 (ja) 2014-04-18 2015-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105518830A CN105518830A (zh) 2016-04-20
CN105518830B true CN105518830B (zh) 2018-01-26

Family

ID=54324185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580001825.8A Active CN105518830B (zh) 2014-04-18 2015-04-17 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9972499B2 (zh)
JP (1) JP6037083B2 (zh)
CN (1) CN105518830B (zh)
DE (1) DE112015000137T5 (zh)
WO (1) WO2015159984A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015159437A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
WO2017201703A1 (zh) * 2016-05-26 2017-11-30 中山港科半导体科技有限公司 一种功率半导体芯片背面金属结构及其制备方法
US10269564B2 (en) 2017-03-17 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device using layered etching and repairing of damaged portions
JP2019140234A (ja) * 2018-02-09 2019-08-22 トヨタ自動車株式会社 半導体装置
US11043383B2 (en) * 2018-05-28 2021-06-22 Infineon Technologies Ag Electrical contact connection on silicon carbide substrate
DE102019207866A1 (de) * 2019-05-29 2020-12-03 Robert Bosch Gmbh Verfahren zur Erzeugung eines ohmschen Kontakts auf einer Rückseite eines Siliziumkarbidsubstrats und ohmscher Kontakt
CN111276395A (zh) * 2020-02-19 2020-06-12 华芯威半导体科技(北京)有限责任公司 一种碳化硅器件原料的制造方法及使用该原料制备的碳化硅器件
JP7354028B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) * 2020-03-13 2023-10-02 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631776A (zh) * 2004-11-11 2005-06-29 上海交通大学 微波氢等离子体制备金属硅化物薄膜的方法
CN101685776A (zh) * 2008-09-27 2010-03-31 中国科学院半导体研究所 一种改善ZnO薄膜欧姆接触的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3393465B2 (ja) * 1996-11-13 2003-04-07 東京エレクトロン株式会社 半導体装置の製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP5286664B2 (ja) 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100821082B1 (ko) * 2006-12-15 2008-04-08 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US7704858B2 (en) * 2007-03-29 2010-04-27 Intel Corporation Methods of forming nickel silicide layers with low carbon content
JP2009049207A (ja) * 2007-08-20 2009-03-05 Spansion Llc 半導体装置の製造方法
JP2009177102A (ja) 2008-01-28 2009-08-06 Nissan Motor Co Ltd 半導体装置の電極の製造方法
JP4265817B1 (ja) 2008-03-26 2009-05-20 国立大学法人広島大学 半導体メモリ、それを用いた半導体メモリシステム、および半導体メモリに用いられる量子ドットの製造方法
JP2011066060A (ja) 2009-09-15 2011-03-31 Tokyo Electron Ltd 金属シリサイド膜の形成方法
JP5668414B2 (ja) 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
JP2012246216A (ja) 2011-05-25 2012-12-13 Agency For Science Technology & Research 基板上にナノ構造を形成させる方法及びその使用
CN103094038B (zh) 2011-10-27 2017-01-11 松下知识产权经营株式会社 等离子体处理装置以及等离子体处理方法
JP5510436B2 (ja) * 2011-12-06 2014-06-04 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
JP2013178917A (ja) * 2012-02-28 2013-09-09 Nagoya Univ 導電性膜の形成方法
ITTO20120646A1 (it) * 2012-07-23 2014-01-24 St Microelectronics Srl Metodo di formazione di regioni di interfaccia di contatto elettrico di un dispositivo elettronico
JP2013070100A (ja) * 2013-01-09 2013-04-18 Nlt Technologies Ltd 積層配線、該積層配線を用いた半導体装置及びその製造方法
WO2015159436A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
WO2015159437A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631776A (zh) * 2004-11-11 2005-06-29 上海交通大学 微波氢等离子体制备金属硅化物薄膜的方法
CN101685776A (zh) * 2008-09-27 2010-03-31 中国科学院半导体研究所 一种改善ZnO薄膜欧姆接触的方法

Also Published As

Publication number Publication date
CN105518830A (zh) 2016-04-20
JPWO2015159984A1 (ja) 2017-04-13
US20160189967A1 (en) 2016-06-30
WO2015159984A1 (ja) 2015-10-22
US9972499B2 (en) 2018-05-15
DE112015000137T5 (de) 2016-04-28
JP6037083B2 (ja) 2016-11-30

Similar Documents

Publication Publication Date Title
CN105518830B (zh) 半导体装置的制造方法
CN105518829B (zh) 半导体装置的制造方法
JP5646527B2 (ja) 半導体装置および半導体装置の製造方法
CN103782349A (zh) 在电子器件中使用的富碳的碳氮化硼介电膜
JP5581642B2 (ja) 半導体装置の製造方法
TWI325604B (en) Methods of heat-treating a semiconductor wafer
CN105593975B (zh) 半导体装置的制造方法
JP2005086157A5 (zh)
TW200541071A (en) Method of forming silicided gate structure
JP2011040729A (ja) 半導体基板の作製方法および半導体装置
WO2008018342A1 (fr) Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
CN105493245B (zh) 碳化硅半导体元件以及碳化硅半导体元件的制造方法
JP2007194514A (ja) 半導体装置の製造方法
CN109545669A (zh) 用于制造半导体器件的方法
TW200428511A (en) Self-aligned silicided process and structure
TWI308779B (zh)
CN107204363A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP2018050008A (ja) 半導体装置の製造方法
TW201244044A (en) Integrated circuit structure including a copper-aluminum interconnect and method for fabricating the same
JP7297482B2 (ja) 炭化ケイ素デバイスおよび炭化ケイ素デバイスを製造するための方法
CN107204369A (zh) 半导体装置和半导体装置的制造方法
TW201232626A (en) A method for forming a dual silicide, germanide structure
CN105874566A (zh) 碳化硅半导体装置的制造方法
JP2015043458A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant