CN105593975B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN105593975B
CN105593975B CN201480048809.XA CN201480048809A CN105593975B CN 105593975 B CN105593975 B CN 105593975B CN 201480048809 A CN201480048809 A CN 201480048809A CN 105593975 B CN105593975 B CN 105593975B
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
nickel
semiconductor device
transition metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480048809.XA
Other languages
English (en)
Other versions
CN105593975A (zh
Inventor
中泽治雄
荻野正明
中嵨经宏
井口研
井口研一
立岡正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN105593975A publication Critical patent/CN105593975A/zh
Application granted granted Critical
Publication of CN105593975B publication Critical patent/CN105593975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

首先，在碳化硅基板(1)的表面层形成离子注入层(2)。不进行离子注入层(2)的活化。接着，在离子注入层(2)的表面形成接触电极(3)，形成接触电极(3)上的钨层(4)。接着，通过将整个碳化硅基板(1)暴露在利用微波形成的氢等离子体气氛中，使钨层(4)发热而进行加热。而且，通过来自钨层(4)的热传导，对接触电极(3)和离子注入层(2)进行加热。由此，在离子注入层(2)与接触电极(3)的界面形成成为与离子注入层(2)的欧姆接触的硅化物层的同时，使离子注入层(2)活化。形成接触电阻低的欧姆接触，并且能够防止元件特性劣化，并且能够提高产量。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法。
背景技术
以往，众所周知的是，在使用了硅(Si)半导体和/或碳化硅(SiC)半导体的半导体器件(半导体装置)中，通过热处理(退火)来形成半导体部与过渡金属层(电极)的欧姆接触(电接触部)。
作为形成这样的欧姆接触的方法，提出了这样的方法，即，具备在包括硅半导体的半导体基板(以下，称为硅基板)的表面上堆积过渡金属层的工序以及对过渡金属层进行热处理的工序，并且在热处理工序中，在400℃～750℃的温度下通过30秒～90秒钟的热处理来对整个硅基板进行加热(例如，参照下述专利文献1)。
另外，作为另一方法，提出了这样的方法，即，将过渡金属层蒸镀在碳化硅基板上的接触部，在1000℃的温度下通过2分钟的急速加热处理来对整个碳化硅基板进行加热，从而形成含碳高的硅化物电极(例如，参照下述专利文献2(第0017段))。
另外，作为另一方法，提出了这样的方法，即，通过溅射在碳化硅基板上依次形成钛(Ti)层、铝(Al)层和硅层，从而形成接触电极之后，通过利用激光的光进行退火，使接触电极中所含有的钛、铝和硅与碳化硅基板中所含有的硅和碳进行合金化(例如，参照下述专利文献3(第0042～0044段))。
另外，作为另一方法，提出了这样的方法，即，进行在硅半导体基板表面形成源扩展区和漏扩展区的离子注入，包括栅电极在内形成覆盖整体的包括绝缘膜和金属膜的吸收膜，将激光照射于吸收膜上而使源扩展区和漏扩展区进行激光退火(例如，参照下述专利文献4)。
另外，作为另一方法，提出了具有如下特征的方法，即具备：将栅电极作为掩模而将杂质注入到半导体层的工序；以覆盖栅电极的方式形成层间绝缘膜的工序；在层间绝缘膜上形成包括熔点比半导体层高的金属的光吸收膜的工序；向光吸收膜照射光，通过光吸收膜吸收光所产生的热来使半导体层中的杂质活化的工序(例如，参照下述专利文献5)。
另外，作为另一方法，提出了这样的方法，即，准备退火对象物，该退火对象物具备碳化硅层和形成于碳化硅层上的吸收层，向退火对象物的吸收层照射激光束，通过被吸收层吸收的激光束的能量使吸收层发热，通过在吸收层产生的热，对碳化硅层进行加热(例如，参照下述专利文献6)。
现有技术文献
专利文献
专利文献1：日本特开2012-246216号公报
专利文献2：日本特开2009-177102号公报
专利文献3：日本特开2012-099599号公报
专利文献4：日本特开2002-280548号公报
专利文献5：日本特开2010-040545号公报
专利文献6：日本特开2012-069748号公报
发明内容
技术问题
但是，在上述专利文献1、专利文献2中，无法仅对形成欧姆接触的部分(即过渡金属层和/或基板与过渡金属层的界面)进行加热，使得整个基板(全部元件)同样被加热。例如，在形成碳化硅半导体部与过渡金属层的欧姆接触的情况下，如上述那样在1000℃以上的高温下进行热处理。因此，半导体部与栅绝缘膜的界面特性和/或构成元件的材料可能会劣化。在上述专利文献3中，由于在缩小了光斑直径的状态下照射激光而对预定区域进行选择性地加热，因此能够解决在上述专利文献1、专利文献2中产生的上述问题。
但是，在上述专利文献3中，要求从使激光汇聚的透镜至过渡金属层的表面为止的距离对于过渡金属层的整个表面均相等。即，要求是元件表面平坦且无凹凸的元件结构。因此，由于在因沟槽侧壁和/或芯片侧壁设置有过渡金属层等，使得从使激光汇聚的透镜至过渡金属层的表面为止的距离不恒定的情况下，需要在与各配置对应的条件下进行激光照射，因此无法同时对全部过渡金属层进行加热，可能会发生产量降低。
进一步地，在上述专利文献3中，通过激光照射对预定区域进行选择性地加热，因此激光的照射位置和/或照射轨迹等的程序控制变得复杂。另外，可能会因激光照射的位置偏离等，发生照射不均匀而接触电阻不一致，或者配置在过渡金属层周围的除过渡金属层以外的构成部分(例如栅绝缘膜等)被加热，而导致元件特性劣化。另外，在过渡金属层的表面积比与激光的光斑直径对应的面积更小的情况下，存在无法仅对过渡金属层进行选择性地加热的问题。
本发明为了解决现有技术中的上述问题，目的在于提供一种能够形成接触电阻低的欧姆接触并且能够防止元件特性劣化的半导体装置的制造方法。另外，本发明为了解决现有技术中的上述问题，目的在于提供一种能够提高产量的半导体装置的制造方法。
技术方案
为了解决上述的问题，达到本发明的目的，本发明的半导体装置的制造方法具有以下特征。首先，进行通过离子注入，在半导体基板的表面层形成杂质区的第一形成工序。接着，进行在上述杂质区的表面形成过渡金属层的第二形成工序。接着，进行如下的等离子体处理工序，即，通过将形成了上述过渡金属层的状态下的上述半导体基板暴露在利用微波形成的氢等离子体气氛中，使上述过渡金属层发热。而且，在上述等离子体处理工序中，通过来自所述上述过渡金属层的热传导，对上述杂质区进行加热，在上述过渡金属层与上述杂质区的界面形成上述过渡金属层与上述杂质区反应而成的欧姆接触，并且使上述杂质区活化。
另外，本发明的半导体装置的制造方法在上述的发明中具有以下特征：在上述等离子体处理工序之前，还进行在上述半导体基板的背面形成第二过渡金属层的第三形成工序。而且，在上述等离子体处理工序中，将上述过渡金属层和上述第二过渡金属层同时暴露在上述氢等离子体气氛中。
另外，本发明的半导体装置的制造方法在上述的发明中具有以下特征：在上述等离子体处理工序之前，还进行在上述半导体基板的背面形成第二过渡金属层的第三形成工序。在上述第二形成工序和上述第三形成工序之后且在上述等离子体处理工序之前，进行以覆盖所述第二过渡金属层的表面的方式配置包括除过渡金属以外的材料的屏蔽基板的屏蔽工序。而且，在利用上述屏蔽基板覆盖了上述第二过渡金属层的状态下，将上述半导体基板暴露在上述氢等离子体气氛中。
另外，本发明的半导体装置的制造方法在上述的发明中还具有以下特征。上述杂质区从上述半导体基板的主面遍及到上述半导体基板的侧面而形成。上述过渡金属层以从上述半导体基板的主面遍及到上述半导体基板的侧面的方式形成在上述杂质区的表面。而且，在上述等离子体处理工序中，通过来自从上述半导体基板的主面遍及到上述半导体基板的侧面而形成的上述过渡金属层的热传导，对从上述半导体基板的主面遍及到上述半导体基板的侧面而形成的上述杂质区进行加热。
另外，本发明的半导体装置的制造方法在上述的发明中具有以下特征：上述半导体基板的侧面相对于上述半导体基板的主面以预定的斜度倾斜。
另外，本发明的半导体装置的制造方法在上述的发明中具有以下特征：在上述第二形成工序之前，在上述半导体基板的表面形成包括金属-氧化膜-上述杂质区的绝缘栅结构。
根据上述的发明，通过吸附到过渡金属层的氢自由基成为氢分子时释放出的结合能，使过渡金属被加热，通过来自过渡金属层的热传导使碳化硅基板的与过渡金属层接触的部分被加热。由此，能够形成成为与碳化硅基板的欧姆接触的金属硅化物层。另外，由于除过渡金属层以外的构成部不发热，因此例如MOS栅结构的栅绝缘膜附近不被加热。因此，能够防止栅绝缘膜与碳化硅半导体部的界面特性劣化。另外，在形成金属硅化物层的同时，通过来自过渡金属层的热传导，能够使直接在金属硅化物层下方的离子注入层活化。因此，无需进行仅用于使离子注入区活化的热处理工序，能够简化制造工序。
有益效果
根据本发明的半导体装置的制造方法，具有以下效果：能够形成接触电阻低的欧姆接触，并且防止元件特性劣化。另外，根据本发明的半导体装置的制造方法，具有能够使产量提高的效果。
附图说明
图1是示出实施方式1的半导体装置的制造过程中的状态的截面图。
图2是示出实施方式1的半导体装置的制造过程中的状态的截面图。
图3是示出实施方式1的半导体装置的制造过程中的状态的截面图。
图4是示出实施方式1的半导体装置的制造过程中的状态的截面图。
图5是示出实施方式1的半导体装置的制造过程中的状态的截面图。
图6是具体地示出实施方式1的半导体装置的制造过程中的基板正面侧的状态的截面图。
图7是具体地示出实施方式1的半导体装置的制造过程中的基板背面侧的状态的截面图。
图8是具体地示出实施方式1的半导体装置的制造过程中的基板背面侧的状态的截面图。
图9是示出实施方式2的半导体装置的制造过程中的基板背面侧的状态的截面图。
图10是示出实施方式2的半导体装置的制造过程中的基板背面侧的状态的截面图。
图11是示出实施方式2的半导体装置的制造过程中的基板背面侧的状态的截面图。
图12是示出实施方式3的半导体装置的制造过程中的状态的截面图。
图13是示出实施方式4的半导体装置的制造过程中的状态的截面图。
图14是示出能够通过实施方式5的半导体装置的制造方法而制造的半导体装置的一个示例的截面图。
图15是示出能够通过实施方式5的半导体装置的制造方法而制造的半导体装置的另一示例的截面图。
符号说明
1 碳化硅基板
2、18 离子注入区
3 接触电极
4 钨层
5、21、22 氢自由基
6 硅化物层
11 漂移区
12 源区
13 漏区
14、35 栅绝缘膜
15、36 栅电极
16、37、54 层间绝缘膜
17、19 镍层
17a、19a 镍硅化物层
20 金属层叠膜
23 钛层
24 石英基板
30a 活性区
30b 耐压终端结构部
31、51 n-型漂移区
32 p型基区
33 n+型源区
34 n-型接触区
38、53 p+型阻挡区
39、40 p-型区
41 背面电极
50a 芯片切断面(芯片侧面)
50b 沟槽
52、55 p+型区
56 p+型集电区
57 集电极
具体实施方式
以下参考附图，对本发明的半导体装置的制造方法的优选的实施方式进行详细说明。在本说明书以及附图中，前缀有n或p的层和区域中，分别表示电子或空穴为多数载流子。另外，对n或p标记的+和-分别表示杂质浓度比未标记该符号的层或区域的杂质浓度更高和更低。需要说明的是，在以下的实施方式的说明和附图中，对同样的构成标注相同的符号，并省略重复的说明。另外，在本说明书中，关于密勒指数的标记，“-”表示附加于紧随其后的指数的横线(bar)，通过在指数前附加“-”来表示负的指数。
(实施方式1)
对于实施方式1的半导体装置的制造方法，以使用包括碳化硅的半导体基板(碳化硅基板)来制作(制造)半导体装置的情况为例进行说明。图1～图5是示出实施方式1的半导体装置的制造过程中的状态的截面图。首先，如图1所示，通过例如离子注入而在碳化硅基板(碳化硅晶片)1形成构成预定元件结构的半导体区(以下，称为离子注入区)2。这时，不进行用于使离子注入区2活化的热处理。接着，如图2所示，通过例如溅射法和/或蒸镀法等，在离子注入区2的表面形成接触电极3。
对接触电极3而言，例如，在由过渡金属构成的情况下，可以由熔点比钨层4更低的镍(Ni)或者钛(Ti)构成，在由过渡金属以外的金属构成的情况下，可以由铝(Al)或者由包括这些金属中的一种以上作为主要成分的合金构成。过渡金属是指存在于元素周期表的从第三族元素至第十一族元素之间的元素(金属)。在利用过渡金属构成接触电极3的情况下，作为过渡金属可以使用镍或者钛。其理由是，镍和钛与其他过渡金属相比，材料成本低廉，并且易于形成与半导体部的欧姆接触(电接触部)，因此实用性高。另外，过渡金属层的厚度是在能够对过渡金属层和碳化硅基板1的界面进行充分加热的程度下能够确保发热量的厚度，并且优选在能够不发生热传导损耗和/或欧姆接触的形成所必须的能量不足、防止因热扩散所导致的向周围的热传导的程度下，过渡金属层表面接近与碳化硅基板的界面(薄)。具体来说，过渡金属层的厚度可以为例如10nm以上且200nm以下，更加优选为20nm以上且100nm以下。
接着，如图3所示，在接触电极3之上形成与接触电极3的整个表面接触的钨层4。接着，如图4所示，将依次层叠了接触电极3和钨层4的整个碳化硅基板1(包括在基板上所形成的部分的整个元件)暴露于氢等离子体气氛中(等离子体处理)。由此，氢等离子体气氛中的氢原子或者氢自由基(H·)5(以下，统称为氢自由基5)吸附而成为氢分子时释放出结合能，使钨层4(在利用过渡金属构成接触电极3的情况下，是接触电极3和钨层4)被加热。这时，虽然向整个元件表面照(照射)氢等离子体，但从氢自由基5接受能量而产生发热的仅为过渡金属层。因此，构成元件的除过渡金属层以外的构成部分不发热。
从氢自由基5接受能量而产生的钨层4的发热向碳化硅基板1侧传导，接触电极3和离子注入区2被加热。在利用过渡金属构成接触电极3的情况下，因从吸附于接触电极3和钨层4的氢自由基接受的能量所产生的发热向碳化硅基板1侧传导，离子注入区2被加热。由此，如图5所示，在接触电极3与离子注入区2的界面，形成成为与碳化硅半导体部(离子注入区2)的欧姆接触的硅化物层6的同时，直接在接触电极3下方(直接在硅化物层6下方)的离子注入区2被活化。
钨层4(或者接触电极3和钨层4)的上升温度是作为可形成离子注入区2与接触电极3的欧姆接触的温度的例如1000℃以上。例如，在利用过渡金属构成了接触电极3的情况下，由于接触电极3本身也发热，因此能够进一步提高加热温度。具体来说，在将生成氢等离子体气氛时的微波电力设为1000W以上，形成了包括镍的接触电极3的情况下，钨层4和接触电极3发热，加热温度变为1700℃左右。
另外，在利用过渡金属构成接触电极3的情况下，如上所述接触电极3本身发热，因此也可以不形成钨层4。具体来说，在将生成氢等离子体气氛时的微波电力设为1000W以上，形成了包括镍的接触电极3的情况下，加热温度成为1100℃左右。在本发明中，如上所述，在成为欧姆接触的硅化物层6形成的同时也进行离子注入区2的活化。因此，优选在形成包括过渡金属的接触电极3之后，在接触电极3上形成钨层4，使接触电极3和钨层4发热从而使加热温度上升，由此提高伴随着过渡金属层的发热的加热的效果。
在上述等离子体处理中使用的氢等离子体是例如，将引入到腔室内的大致100％纯度的氢(H2)气减压至预定压力，利用被由微波所产生电场加速的电子与气体分子的碰撞电离而生成的微波等离子体。作为微波，优选使用例如作为产业上可使用的频带并且可生成等离子体密度高的氢等离子体的1GHz以上的微波，更优选使用频率2.45GHz的微波。另外，为了生成等离子体密度高的氢等离子体，可以将氢气减压至例如10Pa以上且100Pa以下的程度。以下，将通过微波而形成的氢等离子体气氛仅表示为氢等离子体气氛。
上述等离子体处理的条件优选为，例如将生成氢等离子体气氛时的微波电力设为1000W以上，将整个碳化硅基板暴露于氢等离子体气氛中的时间(等离子体处理时间)设为例如400秒钟以下的程度的短时间。其理由是，在等离子体处理时间长的情况下，在等离子体处理中，来自过渡金属层的发热被热传导到整个碳化硅基板1，整个碳化硅基板1被加热。伴随着过渡金属层的发热而产生的温度上升依赖于氢等离子体的等离子体密度的高低和电力的大小而变高。因此，可以设定氢等离子体的等离子体密度和电力以使过渡金属层在暴露于氢等离子体气氛中的短时间内从氢自由基5接受能量而发热达到预定温度。
在本申请的方法中，使氢原子或者氢自由基变为氢分子时的结合能直接释放到过渡金属层，并且通过微波实现高密度等离子体，因此加热可以比以往更急速。因此，具有作为反应生成物的碳变得难以生长为大块的优点。进一步地，通过反应而生成的碳的一部分，特别是表面附近的碳与氢反应而作为甲烷等气体被除去。因此，在通过本发明的方法形成的硅化物层，碳的析出减少，因此具有使接触电阻降低并且在之后的工序中对密合性造成的恶劣影响减小这样的优点。
接着，作为应用了上述的实施方式1的半导体装置的制造方法的一个示例，对MOSFET(Metal Oxide Semiconductor Field Effect Transistor：绝缘栅型场效应晶体管)的制造方法进行说明。图6是具体地示出实施方式1的半导体装置的制造过程中的基板正面侧的状态的截面图。首先，如图6所示，在成为漂移区11的碳化硅基板的正面侧，通过一般的方法，形成包括源区12、漏区13、栅绝缘膜14和栅电极15的MOS栅(包括金属-氧化膜-半导体的绝缘栅)结构。
接着，在碳化硅基板的正面形成层间绝缘膜16。接着，通过例如光刻和蚀刻使层间绝缘膜16图案化，分别形成露出源区12的接触孔和露出漏区13的接触孔。接着，通过溅射法和/或蒸镀法等，分别在各接触孔的内部，分别形成与源区12接触的例如镍层17以及与漏区13接触的例如镍层17。也可以进一步在镍层17之上，以覆盖镍层17的整个表面的方式形成钨层(未图示)。接着，将形成了MOS栅结构和镍层17(或者镍层17和钨层)的整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。
通过被暴露在氢等离子体气氛中，在氢等离子体气氛中的氢自由基21吸附并成为氢分子时放出结合能，使得镍层17(或者镍层17和钨层)被加热。然后，通过该发热被热传导而使直接在镍层17下方的源区12和漏区13被加热。由此，成为与碳化硅半导体部(被虚线椭圆包围的部分)的欧姆接触的镍硅化物层17a被形成，并且源区12和漏区13被活化。在图6中，以整个镍层17成为镍硅化物层17a的情况为例进行说明(在图7～图13中也一样)。等离子体处理条件例如如下。以10sccm的流量将大致100％纯度的氢气引入到腔室内，使其减压到25Pa左右之后，供给1000W的微波电力而生成微波等离子体。等离子体处理时间为60～90秒钟。
然后，在基板正面以被埋入接触孔的方式，形成与镍硅化物层17a接触的例如包括铝(Al)的电极衬垫(未图示)，由此完成正面电极。然后，进一步地，形成基板正面侧的钝化膜等剩余的元件结构(未图示)和/或基板背面侧的背面电极等，并切断(切割)为芯片状，由此完成MOSFET。如此，利用来自作为过渡金属层的镍层17的发热，对直接在镍层17下方的源区12和漏区13进行加热。由于除过渡金属以外的材料不发热，因此即使被暴露在氢等离子体气氛中，包括氧化膜(SiO2)的栅绝缘膜14和层间绝缘膜16、包括聚硅(poly-Si)的栅电极15也不会被施加多余的热。
另外，在碳化硅基板的背面形成欧姆接触的情况下，与上述的在正面形成欧姆接触的情况相同，也能够仅使过渡金属层发热而形成欧姆接触。具体来说，如下那样在碳化硅基板的背面形成欧姆接触。图7、图8是具体地示出实施方式1的半导体装置的制造过程中的基板背面侧的状态的截面图。在图7、图8中将基板背面图示为上侧，并在图示中省略了基板正面侧的元件结构(在图9～图11中也一样)。
首先，如图7所示，通过例如离子注入，在成为漂移区11的碳化硅基板的背面的表面层形成离子注入区18。接着，通过溅射法和/或蒸镀法等，在离子注入区18之上形成镍层19。进一步地，也可以在镍层19之上形成钨层(未图示)。接着，将形成了镍层19(或者镍层19和钨层)的整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。
通过被暴露在氢等离子体气氛中，使得镍层19(或者镍层19和钨层)通过在氢等离子体气氛中的氢自由基22吸附并成为氢分子时释放出的结合能而被加热。然后，通过来自镍层19的发热进行热传导，使得直接在镍层19下方的离子注入区18被加热。由此，如图8所示，镍层19被硅化而形成成为与碳化硅半导体部(离子注入区18)的欧姆接触的镍硅化物层19a，并且离子注入区18被活化。
这时，即使在碳化硅基板的正面侧形成了MOS栅结构和层间绝缘膜的情况下，MOS栅结构和层间绝缘膜由除过渡金属以外的材料构成，因此也不发热。另外，来自镍层19的发热在短时间内上升到可形成欧姆接触的温度，因此来自基板背面侧的镍层19的发热所引起的热传导不会传递到基板正面侧。因此，能够避免基板正面侧的结构部被加热。用于形成镍硅化物层19a的等离子体处理条件也可以与用于在基板正面形成欧姆接触的等离子体处理相同。
接着，通过例如蒸镀法，在镍硅化物层19a的表面形成依次层叠钛层、镍层和金(Au)层而成的金属层叠膜20，由此完成背面电极。在形成金属层叠膜20之前已经形成了欧姆接触(镍硅化物层19a)，因此对金属层叠膜20的热处理(退火)可以在对其它构成部分不带来恶劣影响的程度的低温下进行。在此，以使用了过渡金属(镍)作为硅化的电极的材料的情况为例进行了说明，但在作为电极材料而使用除过渡金属以外的金属的情况下，在硅化的电极上形成钨层后进行等离子体处理。
以上，如所说明的那样，根据实施方式1，将在离子注入区上形成有过渡金属层(接触电极、或者接触电极和钨层)的整个元件暴露在氢等离子体气氛中，由此过渡金属层通过在氢等离子体气氛中的氢自由基吸附而变为氢分子时所释放出的结合能而被加热，来自该过渡金属层的发热进行热传导，由此直接在硅化物层下方的离子注入区被加热。由此，能够形成成为欧姆接触的接触电阻低的硅化物层，并且能够使离子注入区活化。因此，无需进行用于仅使离子注入区活化的热处理工序，能够简化制造工序，并能够提高产量。另外，根据实施方式1，当整个元件暴露在氢等离子体气氛中时，除过渡金属层以外的各构成部分不发热，因此例如MOS栅结构的栅绝缘膜附近不会被施加多余的热。因此，能够防止栅绝缘膜与碳化硅半导体部的界面特性劣化，并能够防止元件特性劣化。
另外，根据实施方式1，能够通过过渡金属层的发热而形成欧姆接触，并且能够使离子注入区活化，因此无论元件表面有无凹凸或图案，均能够仅对在晶片表面露出的过渡金属层和直接在其下方的离子注入区进行选择性地统一加热。因此，能够提高产量。另外，根据实施方式1，能够以优良的控制性仅使过渡金属层发热来进行加热，因此无需如激光退火那样复杂的规划控制，因此能够抑制接触电阻不一致，或不期望的构成部分(例如，栅绝缘膜等)被加热而导致元件特性劣化。另外，根据实施方式1，可加热的最小面积受到利用光刻的过渡金属层的图案化技术限制，能够对表面积比与激光的光斑直径对应的面积更小的区域进行加热。
(实施方式2)
接着，关于实施方式2的半导体装置的制造方法，以在碳化硅基板的背面形成欧姆接触的情况为例进行说明。图9～图11是示出实施方式2的半导体装置的制造过程中的基板背面侧的状态的截面图。实施方式2的半导体装置的制造方法与实施方式1的半导体装置的制造方法不同之处在于，在硅化的过渡金属层(例如镍层19)之上，取代钨层而形成钛层23之后，将整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。钛层23具有以下功能，即，抑制因碳化硅半导体部中的碳(C)导致的恶劣影响波及到通过镍层19与离子注入区18反应而形成的镍硅化物层19a。
具体来说，首先，如图9所示，与实施方式1同样，在碳化硅基板的背面侧形成离子注入区18和镍层19。接着，在镍层19之上，形成覆盖整个镍层19的表面的钛层23。接着，将镍层19和钛层23依次层叠后的整个碳化硅基板暴露在氢等离子体气氛中。通过被暴露在氢等离子体气氛中，在作为最表面层的钛层23通过氢等离子体气氛中的氢自由基22吸附而成为氢分子时释放出的结合能而发热并使其被加热。然后，来自钛层23的发热进行热传导，由此对直接在钛层23下方的镍层19和离子注入区18进行加热。镍层19的整个表面被钛层23覆盖，因此钛层23的发热进行均匀地热传导，从而进行均匀地加热。由此，如图10所示，在镍层19被硅化而形成镍硅化物层19a的同时，离子注入区18被活化。
钛层23的厚度比镍层19的厚度更薄，可以为例如，10nm以上且100nm以下。优选钛层23的厚度为30nm以上。其理由为，当被暴露在氢等离子体气氛中时，能够提高屏蔽氢自由基的效果。通过钛层23来屏蔽氢自由基，由此抑制氢自由基吸附到镍层19而成为氢分子的反应，因此能够通过覆盖镍层19的整个表面的钛层23的发热进行热传导来对镍层19进行均匀加热。
另外，镍层19因被加热而熔融导致凝集和蒸发，因此在被硅化而成为镍硅化物层19a时可能发生破裂和/或部分的空间不均。另一方面，熔点比镍层19更高的钛层23不溶解而残留，用作覆盖镍层19的整个表面的覆盖层。因此，通过利用钛层23来覆盖镍层19的表面，能够防止在镍硅化物层19a发生破裂和/或部分的空间不均。即，通过利用钛层23来覆盖镍层19的表面，能够对镍层19进行均匀加热，并且能够抑制镍层19的凝集和蒸发。在取代钛层23而如实施方式1那样形成了钨层的情况下，也同样地获得作为覆盖层的效果。
另外，在形成镍硅化物层19a时，因碳化硅半导体部中的硅原子与镍层19结合所产生的剩余的碳原子与钛层23中的钛原子结合。因此，能够抑制碳析出和/或凝集在镍硅化物层19a中。等离子体处理后的钛层23作为电极层可能不呈现良好的状态，成为背面电极的剥离和/或电特性的劣化(接触电阻的降低)等的原因。因此，在等离子体处理后，除去钛层23。接着，如图11所示，与实施方式1一样，通过在镍硅化物层19a的表面形成依次层叠钛层、镍层和金层而成的金属层叠膜20，来完成背面电极。
在上述的实施方式2的半导体装置的制造方法中，形成欧姆接触的碳化硅基板的主面可以是例如碳化硅的四层周期性六方晶系(4H-SiC)的(000-1)C面，也可以是(0001)Si面。在(000-1)C面，与具有其它面方位的结晶面相比碳易于析出，因此在(000-1)C面形成的欧姆接触(镍硅化物层19a)更加不易受到碳的恶劣影响。因此，抑制因碳化硅基板中的碳原子导致的恶劣影响波及这样的效果在(000-1)C面形成镍硅化物层19a的情况下最显著地呈现。
另外，也可以不形成镍层19，而在碳化硅基板的背面仅形成钛层23。在这种情况下，通过氢等离子体气氛中的氢自由基22吸附而成为氢分子时释放的结合能来发热，使得钛层23被加热，形成成为与碳化硅基板的欧姆接触的硅化钛层。钛与硅、钛与碳进行反应，因此在使用钛层的情况下，剩余的碳原子的凝集难以发生，与形成包括镍层19的镍硅化物层19a的情况相比，能够更加抑制产生因剩余的碳原子导致的恶劣影响。另一方面，包括镍层19的镍硅化物层19a与包括钛层23的硅化钛层相比能够进一步降低接触电阻。因此，优选按照设计条件，选择用于形成硅化物层的过渡金属层。
以上，如所说明的那样，根据实施方式2，能够获得与实施方式1相同的效果。
(实施方式3)
接着，对于实施方式3的半导体装置的制造方法，以形成MOSFET的情况为例进行说明。图12是示出实施方式3的半导体装置的制造过程中的状态的截面图。实施方式3的半导体装置的制造方法与实施方式1的半导体装置的制造方法的不同之处在于，在碳化硅基板的两面分别形成了镍层17、镍层19的状态下，并在以与基板背面侧的镍层19的整个表面接触的方式配置了石英基板24的状态下，将整个碳化硅基板(整个元件)暴露在氢等离子体气氛中。
具体来说，首先，如图12所示，与实施方式1同样，进行在碳化硅基板的两面分别形成镍层17、镍层19以前的工序。接着，以与基板背面侧的镍层19的整个表面接触的方式配置石英基板24。接着，将石英基板24与镍层19的整个表面接触的状态下的整个碳化硅基板暴露在氢等离子体气氛中。氢自由基21被石英基板24屏蔽，不会到达基板背面侧的镍层19，因此基板背面侧的镍层19不发热。
另一方面，基板正面侧的镍层17暴露在氢等离子体气氛中，因此通过在氢等离子体气氛中的氢自由基21吸附而成为氢分子时释放出的结合能来发热，使得镍层17被加热。因此，例如在用于在基板正面侧形成欧姆接触的等离子体处理以前的工序中已经完成了背面电极的情况下，因氢自由基21导致的影响不施加到基板背面侧的镍层19，能够仅使基板正面侧的镍层17发热来进行加热。
即，通过该等离子体处理，仅在基板正面侧形成镍硅化物层17a，并且源区12和漏区13被活化。然后，与实施方式1同样，通过形成包括铝的电极片(未图示)等，来完成正面电极。也可以使用不会因氢自由基21而伴随发热的除过渡金属以外的金属板和/或硅基板，来取代石英基板24。优选从防止污垢向镍层19付着等理由考虑，可以使用石英基板24。
以上，如所说明的那样，根据实施方式3，能够获得与实施方式1相同的效果。
(实施方式4)
接着，对于实施方式4的半导体装置的制造方法，以形成MOSFET的情况为例进行说明。图13是示出实施方式4的半导体装置的制造过程中的状态的截面图。实施方式4的半导体装置的制造方法与实施方式3的半导体装置的制造方法不同之处在于，将分别形成在碳化硅基板的两面的镍层17、镍层19同时暴露在氢等离子体气氛中。即，基板背面侧的镍层19不被石英基板覆盖。
具体来说，例如，可以在形成了镍层17、镍层19的状态下，将碳化硅晶片收纳于带缝隙的晶圆盒(未图示)，并使其暴露在氢等离子体气氛中。将分别在基板两面形成的镍层17、镍层19同时暴露在氢等离子体气氛中，由此能够使镍层17、镍层19同时发热而进行加热。由此，能够在基板两面分别形成镍硅化物层17a、镍硅化物层19a的同时，使直接在镍硅化物层17a下方的源区12和漏区13活化。由于能够通过一个工序进行用于分别在基板两面形成欧姆接触的等离子体处理，因此能够简化制造工序。
以上，如所说明的那样，根据实施方式4，能够获得与实施方式1相同的效果。
(实施方式5)
接着，对应用本发明的半导体装置的制造方法而制作(制造)的半导体装置的一个示例进行说明。图14是示出能够通过实施方式5的半导体装置的制造方法来制造的半导体装置的一个示例的截面图。图15是示出能够通过实施方式5的半导体装置的制造方法来制造的半导体装置的另一示例的截面图。通过应用上述的实施方式1～4的半导体装置的制造方法，能够高精度地制作在图14示出的反向阻断型MOSFET(RB-MOSFET：Reverse BlockingMOSFET)。对反向阻断型MOSFET的结构进行说明。
如图14所示，成为n-型漂移区31的碳化硅基板(半导体芯片)具有例如芯片侧面倾斜的锥状的截面形状，以使芯片宽度从背面向正面变宽。在活性区30a中，在该碳化硅基板的正面侧设置有包括p型基区32、n+型源区33、n-型接触区34、栅绝缘膜35和栅电极36的MOS栅结构。省略图示的源电极与p型基区32和n+型源区33接触，并且通过层间绝缘膜37而与栅电极36电绝缘。活性区30a是指在导通状态时有电流流通的区域。
在包围活性区30a的耐压终端结构部30b中，在碳化硅基板的正面的表面层，以在芯片侧面露出的方式设置有p+型阻挡区38。另外，在芯片侧面，设置有从基板背面(漏极侧)到达正面(源极侧)的p-型区39。耐压终端结构部30b是缓和n-型漂移区31的基板正面侧的电场并保持耐压的区域。在碳化硅基板的背面的表面层，从活性区30a直到耐压终端结构部30b选择性地设置有多个p-型区40。p-型区40具有减小漏电流的功能。
配置在芯片最侧面侧的p-型区40通过芯片侧面的p-型区39而与p+型阻挡区38连接。芯片侧面的p-型区39和芯片背面的p-型区40是例如通过离子注入所形成的离子注入区。背面电极41从芯片背面直到芯片侧面而设置，并与p-型区39、p-型区40接触。在本发明的半导体装置的制造方法中，即使是如此因芯片侧面相对于芯片背面倾斜而在元件表面产生了凹凸的半导体装置，也能够在从芯片侧面直到芯片背面的范围内接触电阻一致地形成欧姆接触，并且能够使离子注入区活化。
即，例如，利用过渡金属构成背面电极41，或者，在背面电极41的整个表面形成钨层(未图示)。然后，将形成了p-型区39、p-型区40和背面电极41的状态下的碳化硅基板暴露在氢等离子体气氛中。由此，通过在氢等离子体气氛中的氢自由基吸附而成为氢分子时通过释放出的结合能而发热，使得背面电极41被加热，通过来自该背面电极41的热传导，使芯片侧面的p-型区39和芯片背面的p-型区40同时被加热。由此，不会发生接触电阻不一致，能够在从芯片侧面直到芯片背面形成背面电极41的欧姆接触，并且能够同时使芯片侧面的p-型区39和芯片背面的p-型区40活化。
另外，通过应用上述的实施方式1～4的半导体装置的制造方法，能够高精度地制作图15中示出的反向阻断绝缘栅双极型晶体管(RB-IGBT：Reverse Blocking InsulatedGate Bipolar Transistor)。对反向阻断型IGBT的结构进行说明。在成为n-型漂移区51的碳化硅基板(半导体芯片)的正面侧，在省略图示的活性区设置有包括p型基区、n+型发射区、p+型接触区、栅绝缘膜和栅电极的MOS栅结构。
另外，在围绕活性区的耐压终端结构部中，在碳化硅基板的正面的表面层设置有围绕活性区的浮动的多个p+型区(场限环)52。另外，在碳化硅基板的正面的表面层，以在切割线上的切断面(芯片侧面)50a露出的方式设置有p+型阻挡区53。符号54是层间绝缘膜。在碳化硅基板的背面，沿深度方向贯穿n-型漂移区51而设置有到达p+型阻挡区53的沟槽50b。以在沟槽50b的侧壁露出的方式设置有p+型区55。
在碳化硅基板的背面的表面层，从活性区30a直到耐压终端结构部30b设置有p+型集电区56。p+型集电区56通过沟槽50b的侧壁的p+型区55而连接到p+型阻挡区53。p+型区55和p+型集电区56是例如通过离子注入而形成的离子注入区。集电极57从芯片背面直到沟槽侧壁而设置，并与p+型区55和p+型集电区56接触。在本发明的半导体装置的制造方法中，即使是如此因沟槽50b的侧壁相对于芯片背面而倾斜而在元件表面产生了凹凸的半导体装置，也能够在沟槽50b的侧壁直到芯片背面的范围内接触电阻一致地形成欧姆接触，并且能够使离子注入区活化。
即，例如，利用过渡金属构成集电极57，或者，在集电极57的整个表面形成钨层(未图示)。然后，将形成了p+型区55和p+型集电区56和集电极57的状态下的碳化硅基板暴露在氢等离子体气氛中。由此，通过在氢等离子体气氛中的氢自由基吸附而成为氢分子时释放出的结合能而发热，使得集电极57被加热，通过来自该集电极57的热传导，使沟槽侧壁的p+型区55和芯片背面的p+型集电区56同时被加热。由此，不会发生接触电阻不一致，能够在从沟槽侧壁直到芯片背面形成集电极57的欧姆接触，并且能够同时使沟槽侧壁的p+型区55和芯片背面的p+型集电区56活化。
以上，如所说明的那样，根据实施方式5，能够获得与实施方式1～4相同的效果。
在上面，本发明不限于上述的各实施方式，在不脱离本发明的宗旨的范围内可以进行各种改变。另外，在上述的各实施方式中，以使用了碳化硅基板的情况为例进行了说明，但对于使用了硅的半导体基板(硅基板)也具有同样的效果。需要说明的是，在使用硅基板的情况下，因氢自由基吸附而成为氢分子时释放出的结合能而引起的过渡金属层的发热温度，基于硅基板的状态和/或过渡金属层的熔点等来进行设定。另外，在上述的各实施方式中，以具备了MOS栅结构的半导体装置为例进行了说明，但不限于此，例如能够应用于具有因绝缘膜和/或半导体部等被加热而引起元件特性变化的可能的元件结构的半导体装置。
产业上的可利用性
如上，本发明的半导体装置的制造方法对特别是使用了碳化硅半导体的半导体器件等中所使用的功率半导体装置是有用的。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：
第一形成工序，通过离子注入，在半导体基板的表面层形成杂质区；
第二形成工序，在所述杂质区的表面形成以镍、钛或铝构成或者以包括这些金属中的一种以上为主要成分的合金构成的接触电极，在所述接触电极上形成钨层；或者在所述杂质区的表面形成镍层，在所述镍层上形成钛层；以及
等离子体处理工序，通过将形成了所述钨层或钛层的状态下的所述半导体基板暴露在利用微波形成的氢等离子体气氛中，使所述钨层或钛层发热，
在所述等离子体处理工序中，通过来自所述钨层或钛层的热传导，对所述杂质区进行加热，在所述接触电极或镍层与所述杂质区的界面形成所述接触电极或镍层与所述杂质区反应而成的欧姆接触，并且使所述杂质区活化，
在所述等离子体处理工序中，将所述钨层或钛层暴露于所述氢等离子体气氛中。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包括：
第三形成工序，在所述等离子体处理工序之前，在所述半导体基板的背面形成过渡金属层，
在所述等离子体处理工序中，将所述钨层或钛层以及所述过渡金属层同时暴露在所述氢等离子体气氛中。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，还包括：
第三形成工序，在所述等离子体处理工序之前，在所述半导体基板的背面形成过渡金属层；以及
屏蔽工序，在所述第二形成工序和所述第三形成工序之后且在所述等离子体处理工序之前，以覆盖所述过渡金属层的表面的方式配置包括除过渡金属以外的材料的屏蔽基板，
在所述等离子体处理工序中，在利用所述屏蔽基板覆盖了所述过渡金属层的状态下，将所述半导体基板暴露在所述氢等离子体气氛中。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
所述杂质区从所述半导体基板的主面遍及到所述半导体基板的侧面而形成，
所述接触电极或镍层以从所述半导体基板的主面遍及到所述半导体基板的侧面的方式形成在所述杂质区的表面，
在所述等离子体处理工序中，通过来自从所述半导体基板的主面遍及到所述半导体基板的侧面而形成的所述接触电极或镍层的热传导，对从所述半导体基板的主面遍及到所述半导体基板的侧面而形成的所述杂质区进行加热。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
所述半导体基板的侧面相对于所述半导体基板的主面以预定的斜度倾斜。
6.根据权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于，
在所述第二形成工序之前，在所述半导体基板的表面形成包括金属-氧化膜-所述杂质区的绝缘栅结构。
CN201480048809.XA 2014-04-18 2014-04-18 半导体装置的制造方法 Active CN105593975B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/061088 WO2015159437A1 (ja) 2014-04-18 2014-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105593975A CN105593975A (zh) 2016-05-18
CN105593975B true CN105593975B (zh) 2018-05-08

Family

ID=54323674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480048809.XA Active CN105593975B (zh) 2014-04-18 2014-04-18 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US9548205B2 (zh)
JP (1) JP5939362B2 (zh)
CN (1) CN105593975B (zh)
DE (1) DE112014003658T5 (zh)
WO (1) WO2015159437A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518830B (zh) * 2014-04-18 2018-01-26 富士电机株式会社 半导体装置的制造方法
CN105762263A (zh) * 2016-04-01 2016-07-13 陕西新光源科技有限责任公司 一种led芯片用键合衬底的制备方法
CN107026075A (zh) * 2016-08-31 2017-08-08 佛山芯光半导体有限公司 采用离子注入增强激光退火制备碳化硅欧姆接触的方法
JP6827681B2 (ja) * 2017-03-24 2021-02-10 住友重機械工業株式会社 レーザアニール方法及びレーザアニール装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631776A (zh) * 2004-11-11 2005-06-29 上海交通大学 微波氢等离子体制备金属硅化物薄膜的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103695B2 (ja) 2001-03-21 2012-12-19 富士通セミコンダクター株式会社 電界効果型半導体装置の製造方法
JP4463448B2 (ja) * 2001-09-07 2010-05-19 パナソニック株式会社 ＳｉＣ基板及びＳｉＣ半導体素子の製造方法
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP5286664B2 (ja) * 2006-11-29 2013-09-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009177102A (ja) 2008-01-28 2009-08-06 Nissan Motor Co Ltd 半導体装置の電極の製造方法
US7829935B2 (en) * 2008-03-26 2010-11-09 Hiroshima University Semiconductor memory, semiconductor memory system using the memory, and method for manufacturing quantum dot used in semiconductor memory
JP2010040545A (ja) 2008-07-31 2010-02-18 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
JP5297323B2 (ja) * 2009-09-30 2013-09-25 株式会社東芝 半導体装置の製造方法
JP2012069748A (ja) 2010-09-24 2012-04-05 Sumitomo Heavy Ind Ltd レーザアニール方法及びレーザアニール装置
JP5668414B2 (ja) * 2010-11-01 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
CN103236395B (zh) 2011-05-25 2016-09-28 新加坡科技研究局 在基底上形成纳米结构的方法及其用途
JP2013178917A (ja) 2012-02-28 2013-09-09 Nagoya Univ 導電性膜の形成方法
CN105518830B (zh) * 2014-04-18 2018-01-26 富士电机株式会社 半导体装置的制造方法
WO2015159436A1 (ja) * 2014-04-18 2015-10-22 富士電機株式会社 半導体装置の製造方法
JP6387791B2 (ja) * 2014-10-29 2018-09-12 富士電機株式会社 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1631776A (zh) * 2004-11-11 2005-06-29 上海交通大学 微波氢等离子体制备金属硅化物薄膜的方法

Also Published As

Publication number Publication date
DE112014003658T5 (de) 2016-05-12
WO2015159437A1 (ja) 2015-10-22
JPWO2015159437A1 (ja) 2017-04-13
JP5939362B2 (ja) 2016-06-22
CN105593975A (zh) 2016-05-18
US20160189968A1 (en) 2016-06-30
US9548205B2 (en) 2017-01-17

Similar Documents

Publication Publication Date Title
CN105518830B (zh) 半导体装置的制造方法
CN105518829B (zh) 半导体装置的制造方法
CN104718604B (zh) 半导体装置的制造方法
CN105593975B (zh) 半导体装置的制造方法
CN101647093B (zh) 制造半导体装置的方法和半导体装置
JP6222771B2 (ja) 炭化珪素半導体装置の製造方法
TW201133573A (en) Method for manufacturing semiconductor device
JP2012099599A (ja) 半導体装置およびその製造方法
CN105493245B (zh) 碳化硅半导体元件以及碳化硅半导体元件的制造方法
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
CN112466752A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP2010192491A (ja) ＳｉＣ半導体装置及びその製造方法
JP6164062B2 (ja) 炭化珪素半導体装置の製造方法
CN109545669A (zh) 用于制造半导体器件的方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP5309600B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
CN106471605A (zh) 宽带隙半导体上的欧姆触点的形成
CN107204369A (zh) 半导体装置和半导体装置的制造方法
JP5052192B2 (ja) 炭化珪素半導体装置の製造方法
US8866156B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2012109418A (ja) 半導体装置の製造方法
CN113228236A (zh) 碳化硅半导体装置以及碳化硅半导体装置的制造方法
JP2021141199A (ja) ＳｉＣウェハおよびその製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant