JPS618971A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS618971A JPS618971A JP59129680A JP12968084A JPS618971A JP S618971 A JPS618971 A JP S618971A JP 59129680 A JP59129680 A JP 59129680A JP 12968084 A JP12968084 A JP 12968084A JP S618971 A JPS618971 A JP S618971A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- layer
- metal
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、微細配線を有するＩＣ（集積回路）装置等
の半導体装置に関し、配線材料として０．５〜５％のチ
タン（Ｔｉ）Ｙ含むアルミニウム（ＡＪ）又はアル、ミ
ニラム−シリコン（ＡＪ−８ｉ）合金を用いたことによ
シ信頼性の向上を図ったものである。
の半導体装置に関し、配線材料として０．５〜５％のチ
タン（Ｔｉ）Ｙ含むアルミニウム（ＡＪ）又はアル、ミ
ニラム−シリコン（ＡＪ−８ｉ）合金を用いたことによ
シ信頼性の向上を図ったものである。
従来、ＩＣ装置における配線材料としては、Ａ７又は）
Ｊ−８ｉ合金が最も一般的に使用されている。
Ｊ−８ｉ合金が最も一般的に使用されている。
Ｍ又はｌ’Ｊ−８ｉ合金からなる配線層は、ＩＣ動作時
にエレクトロマイグレーションを生じやすく、ＩＣ装置
等の信頼性を低下させるという問題点があった。このよ
うな問題点は一微細配線ケ有し且つ電流密度が高いバイ
ポーラＩＣ等において特に顕著であった。また、Ａｌ又
はＡＩ−Ｓ ｉ合金ン多層配線に使うと、勢処理工程で
ヒロック成長がおこり、１層目の配線層と２層目の配線
層とがヒロツクを介して導通するという問題点もあった
。
にエレクトロマイグレーションを生じやすく、ＩＣ装置
等の信頼性を低下させるという問題点があった。このよ
うな問題点は一微細配線ケ有し且つ電流密度が高いバイ
ポーラＩＣ等において特に顕著であった。また、Ａｌ又
はＡＩ−Ｓ ｉ合金ン多層配線に使うと、勢処理工程で
ヒロック成長がおこり、１層目の配線層と２層目の配線
層とがヒロツクを介して導通するという問題点もあった
。
上記のような問題点を解決するため、ＡＪ −Ｓ ｉ合
金に少量の銅（Ｃｕ）Ｙ混入することも提案されている
が、Ｃｕを混入したものでは、パターニングの際にドラ
イエッチの使用が困難であること、いわゆるアフターコ
ロ−ジョンがおこり、腐食の進行を速めることなどの問
題点があった。
金に少量の銅（Ｃｕ）Ｙ混入することも提案されている
が、Ｃｕを混入したものでは、パターニングの際にドラ
イエッチの使用が困難であること、いわゆるアフターコ
ロ−ジョンがおこり、腐食の進行を速めることなどの問
題点があった。
この発明は、上記した問題点を隋決するためになされた
もので、ＡＪ又はＡＡ！ −Ｓ ｉ合金にｈｘ比で０．
５〜５％、好ましくは１〜３％のＴｉ ｉ含ませたもの
ン配線材料として用いることを特徴とするものである。
もので、ＡＪ又はＡＡ！ −Ｓ ｉ合金にｈｘ比で０．
５〜５％、好ましくは１〜３％のＴｉ ｉ含ませたもの
ン配線材料として用いることを特徴とするものである。
一上記のようにＡｌ又はＡｌ−８五合金にＴｉ Ｙ含
ませると、Ｃｕ 混入の場合に比べて優るとも劣らない
エレクトロマイグレーション抑制効果及びヒロック成長
抑制効果が得られると共に、・Ｖターニングの際にプラ
ズマエッチ、イオンエッチ等のドライエッチ技術を用い
て微細な配＃’ｔ−形成可能であり、しかもアフターコ
ロ−ジョンの少ない耐食性良好な配線層を得ることがで
きる。
ませると、Ｃｕ 混入の場合に比べて優るとも劣らない
エレクトロマイグレーション抑制効果及びヒロック成長
抑制効果が得られると共に、・Ｖターニングの際にプラ
ズマエッチ、イオンエッチ等のドライエッチ技術を用い
て微細な配＃’ｔ−形成可能であり、しかもアフターコ
ロ−ジョンの少ない耐食性良好な配線層を得ることがで
きる。
Ｔｉ の含有比率を０．５〜５％に限定したのは、０
．５％未満ではＴｉ 混入の効果が実質的に認められな
いと共に、５％をこえるとＡ／単独の場合に比べて１０
％以上も電気抵抗が増すので配線として用いるには不適
当であるからである。
．５％未満ではＴｉ 混入の効果が実質的に認められな
いと共に、５％をこえるとＡ／単独の場合に比べて１０
％以上も電気抵抗が増すので配線として用いるには不適
当であるからである。
ｌ 〔実施例〕
第１図ｔａ＋〜（ｅ）は、この発明の一実施例による配
線形成工程を示すもので、以下、同図ｔａ＋〜ｔｅ）の
工程を順次に説明する。
線形成工程を示すもので、以下、同図ｔａ＋〜ｔｅ）の
工程を順次に説明する。
（ａｌシリコンからなる半専体基板１０の表面には、熱
酸イし法等によ＃）別０２からなるフィールド絶縁膜１
２が形成される。この絶縁膜１２には、通常のフォトエ
ッチ技術によシコンタクト孔が設けられ、しかる後ｌＮ
目配線用の金属として重量比で１〜３％のＴｉ乞含むＡ
Ｉ又はＡＡ’ −８ｉ合金がスパンタリング法又は真空
蒸着法によシ絶＠＆１２をおおりて被着される。この後
、被着金属ケ所望の１層目配線パターンにしたがってノ
Ｖターニングすることにより１層目の配線層１４及び１
６が形成はれる。
酸イし法等によ＃）別０２からなるフィールド絶縁膜１
２が形成される。この絶縁膜１２には、通常のフォトエ
ッチ技術によシコンタクト孔が設けられ、しかる後ｌＮ
目配線用の金属として重量比で１〜３％のＴｉ乞含むＡ
Ｉ又はＡＡ’ −８ｉ合金がスパンタリング法又は真空
蒸着法によシ絶＠＆１２をおおりて被着される。この後
、被着金属ケ所望の１層目配線パターンにしたがってノ
Ｖターニングすることにより１層目の配線層１４及び１
６が形成はれる。
これらの配線層のうち、配線層１６は、先に形成したコ
ンタクト孔を介して基板１００表面にオーミック接触す
るように形成される。なお、パターニングにあたっては
、プラズマエッチ、イオンエッチ等のドライエッチ技術
を使用することができ、このようにすると、微細な１層
目配線を実現することができる。
セ（ｂｌ次に、絶縁
膜１２上には、配線層１４及び１６をおおってＣＶＤ（
ケミカル＠イーパー・デポジション）法によりＳ ｔｏ
２からなる層間絶縁膜１８が形成される。そして、フォ
トレジスト膜２０ヲマスクとして選択的エッチを行なう
ことによシフオドレジスト膜加の孔２ＩＪ、に対応した
コンタクト孔１８．Ｌが層間絶縁膜１８に形成される。
ンタクト孔を介して基板１００表面にオーミック接触す
るように形成される。なお、パターニングにあたっては
、プラズマエッチ、イオンエッチ等のドライエッチ技術
を使用することができ、このようにすると、微細な１層
目配線を実現することができる。
セ（ｂｌ次に、絶縁
膜１２上には、配線層１４及び１６をおおってＣＶＤ（
ケミカル＠イーパー・デポジション）法によりＳ ｔｏ
２からなる層間絶縁膜１８が形成される。そして、フォ
トレジスト膜２０ヲマスクとして選択的エッチを行なう
ことによシフオドレジスト膜加の孔２ＩＪ、に対応した
コンタクト孔１８．Ｌが層間絶縁膜１８に形成される。
（ｅ）この後、層間絶縁膜１８上に２層目配線用の金属
として前述の１層目配線の場合と同様の金属を同様の方
法で被着し、／Ｖターニングすることによシ２層目の配
線層ηが形成される。この配線層υけコンタクト孔１８
８ン介して配線層１６にオーミック接触するように形成
場れるつ 第２図（８）及び（ｂｌは、配線材料としてＭを用いた
従来の配線形成工程を示すもので、第１図におけると同
様の部分には同様の符号を伺しである。
として前述の１層目配線の場合と同様の金属を同様の方
法で被着し、／Ｖターニングすることによシ２層目の配
線層ηが形成される。この配線層υけコンタクト孔１８
８ン介して配線層１６にオーミック接触するように形成
場れるつ 第２図（８）及び（ｂｌは、配線材料としてＭを用いた
従来の配線形成工程を示すもので、第１図におけると同
様の部分には同様の符号を伺しである。
第２図（ａｌに示すように、基板１０９おおう絶縁膜１
２上にＡＪからなる１層目の配線層１４及び１６ヲ形成
した後、ＣＶＤ法により層間絶縁膜１８ン形成すると、
例えば配線層１４にヒロック１４１が成長する。
２上にＡＪからなる１層目の配線層１４及び１６ヲ形成
した後、ＣＶＤ法により層間絶縁膜１８ン形成すると、
例えば配線層１４にヒロック１４１が成長する。
このため、絶縁膜１８はヒロック１４．に対応する個所
で突出することになる。この後、フォトレジスト液を塗
布してフォトレジスト膜２０４形成すると、絶＠膜１Ｂ
の突出部分はフォトレジスト膜加の上面に露呈される。
で突出することになる。この後、フォトレジスト液を塗
布してフォトレジスト膜２０４形成すると、絶＠膜１Ｂ
の突出部分はフォトレジスト膜加の上面に露呈される。
そして、フォトレジスト膜２０ケ現像した後孔２ｏＩＬ
′？：介して絶縁膜１８”１１選択エッチすると、絶縁
膜１８の突出部分も第２図（ｂｌに示すようにエッチさ
れるうこのため、２層目配線層２２ヲ形成すると、１層
目配線層１４と２層目配線層ηとはヒロック１４．ＬＹ
介して導通してしまう。
′？：介して絶縁膜１８”１１選択エッチすると、絶縁
膜１８の突出部分も第２図（ｂｌに示すようにエッチさ
れるうこのため、２層目配線層２２ヲ形成すると、１層
目配線層１４と２層目配線層ηとはヒロック１４．ＬＹ
介して導通してしまう。
このように、ヒロック成長′は不所望の専通墨故乞おこ
すので好壕しくないものであるが、第１図に示したこの
発明の工程ではＡ７又はｌ’Ｊｌ −Ｓ ＋合金にＴｉ
乞混入嘔せたのでヒロック成長が抑制され、不所望の
導通事故を未然に防止することができる。
すので好壕しくないものであるが、第１図に示したこの
発明の工程ではＡ７又はｌ’Ｊｌ −Ｓ ＋合金にＴｉ
乞混入嘔せたのでヒロック成長が抑制され、不所望の
導通事故を未然に防止することができる。
以上のように、この発明によれは、配線材料としてＡＪ
又は／Ｕ−８ｔ合金に重量比で０．５〜５％のＴｉミラ
ませたものを用いたので、次のような浸れた作用効果が
得られる。
又は／Ｕ−８ｔ合金に重量比で０．５〜５％のＴｉミラ
ませたものを用いたので、次のような浸れた作用効果が
得られる。
１１）配線層への通電時にエレクトロマイグレーシヨン
の発生が抑制嘔れ、装置の信頼性が向上する。
の発生が抑制嘔れ、装置の信頼性が向上する。
（２）装置製作時にヒロック成長が抑制され、製造歩留
が向上する。
が向上する。
（３）・ンターニングの際にドライエッチ技術を使用で
きるので、微細な配線乞形成することができる。
きるので、微細な配線乞形成することができる。
（４１Ｃｕ 混入の場合に比べてアフタ―コロ−ジョン
が少なく、耐食性が良好である。
が少なく、耐食性が良好である。
第１図（ａｔ〜ｔｅｌは、この発明の一実施例による配
線形成工程を示す基板断面図、 第２図ｆａｔ及び（ｂｌは、従来の配線形成工程乞示す
基板断面図である。 １０・・・半導体基板、１２・・・フィールド絶縁膜、
１４ 、１６・・・１層目の配線層、１８・・・層間絶
縁膜、加・・・フォトレジスト膜、２２・・・２層目の
配線層。 出願人 日本楽器製造株式会社 代理人 弁理士 伊 沢敏昭 第 １ 図
線形成工程を示す基板断面図、 第２図ｆａｔ及び（ｂｌは、従来の配線形成工程乞示す
基板断面図である。 １０・・・半導体基板、１２・・・フィールド絶縁膜、
１４ 、１６・・・１層目の配線層、１８・・・層間絶
縁膜、加・・・フォトレジスト膜、２２・・・２層目の
配線層。 出願人 日本楽器製造株式会社 代理人 弁理士 伊 沢敏昭 第 １ 図
Claims (1)
- 半導体基板上に絶縁膜を介して設けた配線層が重量比
で０．５〜５％のチタンを含むアルミニウム又はアルミ
ニウム−シリコン合金からなることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129680A JPS618971A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129680A JPS618971A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618971A true JPS618971A (ja) | 1986-01-16 |
Family
ID=15015514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129680A Pending JPS618971A (ja) | 1984-06-23 | 1984-06-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618971A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129662A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置 |
| JPH04130776A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH04130777A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH04299865A (ja) * | 1991-03-28 | 1992-10-23 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH04323871A (ja) * | 1991-04-23 | 1992-11-13 | Kobe Steel Ltd | 耐熱性に優れた液晶ディスプレイ用配線電極薄膜材料 |
| US5594280A (en) * | 1987-10-08 | 1997-01-14 | Anelva Corporation | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| US5976641A (en) * | 1991-03-07 | 1999-11-02 | Kabushiki Kaisha Kobe Seiko Sho | A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films |
| JP2016111227A (ja) * | 2014-12-08 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置 |
-
1984
- 1984-06-23 JP JP59129680A patent/JPS618971A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129662A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置 |
| US5594280A (en) * | 1987-10-08 | 1997-01-14 | Anelva Corporation | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| US5744377A (en) * | 1987-10-08 | 1998-04-28 | Anelva Corporation | Method for forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| JPH04130776A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH04130777A (ja) * | 1990-09-21 | 1992-05-01 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| US5976641A (en) * | 1991-03-07 | 1999-11-02 | Kabushiki Kaisha Kobe Seiko Sho | A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films |
| US6206985B1 (en) | 1991-03-07 | 2001-03-27 | Kabushiki Kaisha Kobe Seiko Sho | A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films |
| JPH04299865A (ja) * | 1991-03-28 | 1992-10-23 | Casio Comput Co Ltd | 薄膜トランジスタ |
| JPH04323871A (ja) * | 1991-04-23 | 1992-11-13 | Kobe Steel Ltd | 耐熱性に優れた液晶ディスプレイ用配線電極薄膜材料 |
| JP2016111227A (ja) * | 2014-12-08 | 2016-06-20 | トヨタ自動車株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3404057B2 (ja) | 電子デバイスの製造方法 | |
| JP2700103B2 (ja) | 改良された集積回路構造および改良された集積回路構造を形成する方法 | |
| US4561009A (en) | Semiconductor device | |
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| US6147408A (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JPS5846631A (ja) | 半導体装置及びその製造方法 | |
| JPS618971A (ja) | 半導体装置 | |
| US4816895A (en) | Integrated circuit device with an improved interconnection line | |
| EP0628998A1 (en) | Wiring layer for semi conductor device and method for manufacturing the same | |
| JPS61242039A (ja) | 半導体装置 | |
| JPH01255250A (ja) | 多層配線形成方法 | |
| KR19990025891A (ko) | 금속막과 그 위에 절연층을 포함하는 반도체 장치의 제조 방법 | |
| JPH118249A (ja) | 配線の製法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH0629292A (ja) | 半導体装置及びその製造方法 | |
| JPH05190551A (ja) | 半導体装置 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JP2646897B2 (ja) | 多層配線の形成方法 | |
| JPS6261334A (ja) | パタ−ンの形成方法 | |
| JPH01143236A (ja) | 半導体装置の製造方法 |