JPS5913345A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5913345A JPS5913345A JP12129382A JP12129382A JPS5913345A JP S5913345 A JPS5913345 A JP S5913345A JP 12129382 A JP12129382 A JP 12129382A JP 12129382 A JP12129382 A JP 12129382A JP S5913345 A JPS5913345 A JP S5913345A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- layer
- silicide
- film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は多層配線を有する半導体装置に関するものであ
り、特にアルミニウムを含む配線層間のスルーホールコ
ンタクト抵抗を低下せしめた半導体装置に関するもので
ある。
り、特にアルミニウムを含む配線層間のスルーホールコ
ンタクト抵抗を低下せしめた半導体装置に関するもので
ある。
（２）従来技術と問題点
従来、半導体装置における多層配線としてのアルミニウ
ムーアルミニウム（Ａｔ合金９例えばＡｌ−８上合金、
Ａｔ−Ｃｕ−８１合金も含む） スルーホールコンタク
トはアルミニウムーアルミニウム直接コンタクト方式を
用いている。アルミニウムは空気中あるいはＨ，Ｏ処理
で容易に酸化され。
ムーアルミニウム（Ａｔ合金９例えばＡｌ−８上合金、
Ａｔ−Ｃｕ−８１合金も含む） スルーホールコンタク
トはアルミニウムーアルミニウム直接コンタクト方式を
用いている。アルミニウムは空気中あるいはＨ，Ｏ処理
で容易に酸化され。
又酸類系のｗｅｔエツチング等の化学薬品処理において
腐食が起こりやすい。そのためにスルーホールにおける
第１層と第２層（又は下層と上層）との間でオーミック
コンタクトが良好に得られない場合がある。第１図は従
来のアルミニウムーアルミニウム（以下Ａｌ−Ａｔと称
する） コンタクトを説明するための概略断面図である
。シリコン基板１上に形成されたシリコン酸化膜２上に
第１のアルミニウム配線層３が形成されており、更に該
シリコン酸化膜２及び第１のアルミニウム配線層３上に
層間絶縁層である５ｉｏｔ層４が形成され。
腐食が起こりやすい。そのためにスルーホールにおける
第１層と第２層（又は下層と上層）との間でオーミック
コンタクトが良好に得られない場合がある。第１図は従
来のアルミニウムーアルミニウム（以下Ａｌ−Ａｔと称
する） コンタクトを説明するための概略断面図である
。シリコン基板１上に形成されたシリコン酸化膜２上に
第１のアルミニウム配線層３が形成されており、更に該
シリコン酸化膜２及び第１のアルミニウム配線層３上に
層間絶縁層である５ｉｏｔ層４が形成され。
核アルミニウム層３上のＳｔＯ，層４にコンタクトホー
ル５を開けた後、第２のアルミニウム配線層６を形成す
る。しかしながら５ｉｌ１層４にコンタクトホール５を
開け、第１のアルミニウム配線層３を露出した際、該露
出Ａｔ表面（Ａｔ−Ａｔコンタクトの境界面となる）７
が空気中のＯ７かＨ，０処理等によって酸化される。従
ってＡｔ −Ａｔコンタクトを後に形成したとしてもＡ
ｔとＡｔとの境界面の絶縁物（例えばＡ４０ ｓ ）に
よシ抵抗値が不安定でしかも大きくなシ、良好なオーミ
ックコンタクトが得られなくなるのである。
ル５を開けた後、第２のアルミニウム配線層６を形成す
る。しかしながら５ｉｌ１層４にコンタクトホール５を
開け、第１のアルミニウム配線層３を露出した際、該露
出Ａｔ表面（Ａｔ−Ａｔコンタクトの境界面となる）７
が空気中のＯ７かＨ，０処理等によって酸化される。従
ってＡｔ −Ａｔコンタクトを後に形成したとしてもＡ
ｔとＡｔとの境界面の絶縁物（例えばＡ４０ ｓ ）に
よシ抵抗値が不安定でしかも大きくなシ、良好なオーミ
ックコンタクトが得られなくなるのである。
（３） 発明の目的
本発明は上記欠点に鑑み、安定した低抵抗のオーミック
コンタクトを有するＡｔ−Ａｔ スルーホールコンタ
クトを得る半導体装置を提供することである。
コンタクトを有するＡｔ−Ａｔ スルーホールコンタ
クトを得る半導体装置を提供することである。
（４）発明の構成
本発明の目的は、アルミニウム若しくはアルミニウム合
金から成る第１の配線層が配設された半導体基体上にコ
ンタクトホールを有する絶縁膜を設け、該コンタクトホ
ールにアルミニウム若しくはアルミニウム合金から成る
第２の配線層が金属シリサイド膜を介して前記第１の配
線層と接続されてなることによって達成される。
金から成る第１の配線層が配設された半導体基体上にコ
ンタクトホールを有する絶縁膜を設け、該コンタクトホ
ールにアルミニウム若しくはアルミニウム合金から成る
第２の配線層が金属シリサイド膜を介して前記第１の配
線層と接続されてなることによって達成される。
（５）発明の実施例
以下本発明の実施例を図面に基づいて詳細にｂ）ｌ明す
る。
る。
第２Ａ図からｉＺＦ図迄は本発明に係る実施例を説明す
るための概略断面図である。
るための概略断面図である。
第２Ａ図に示すように、シリコン基板１１上に形成され
たシリコン酸化膜１２上に、１μｍａ度の膜厚を有する
アルミニウム膜１３をスパッタ法によシ形成し、更に連
続して０．１μｍ程度の膜厚を有するモリブデンシリサ
イド膜（以下Ｍｏシリサイド膜と称する）１７をスパッ
タ法を用いて該アルミニウム膜１３上に形成する。
たシリコン酸化膜１２上に、１μｍａ度の膜厚を有する
アルミニウム膜１３をスパッタ法によシ形成し、更に連
続して０．１μｍ程度の膜厚を有するモリブデンシリサ
イド膜（以下Ｍｏシリサイド膜と称する）１７をスパッ
タ法を用いて該アルミニウム膜１３上に形成する。
次に第２ＢＩＮに示すように、まずフォトリンゲラフィ
ブロセス及びリアクティブイオンエツチングによってＭ
ｏシリサイド膜１７とアルミニウム膜１３をエツチング
除去し、アルミニウム膜１３′及びＭｏシリザイ）’１
７’からなる電極１８を形成する。 ゛ 次に第２Ｃ図に示すように、シリコン酸化膜１２上及び
Ｍｏシリサイド１７’上に層間絶縁層となる二酸化シリ
コンＭ （８１０，層）１４をＣＶＤ法によって約５ｏ
ｏｏ；、−１μｍの厚みに成長させる。
ブロセス及びリアクティブイオンエツチングによってＭ
ｏシリサイド膜１７とアルミニウム膜１３をエツチング
除去し、アルミニウム膜１３′及びＭｏシリザイ）’１
７’からなる電極１８を形成する。 ゛ 次に第２Ｃ図に示すように、シリコン酸化膜１２上及び
Ｍｏシリサイド１７’上に層間絶縁層となる二酸化シリ
コンＭ （８１０，層）１４をＣＶＤ法によって約５ｏ
ｏｏ；、−１μｍの厚みに成長させる。
なおｓｔｏｗ層の代わシにｔン珪醐ガラス層（ＰＳＧ層
）を形成してもよい。
）を形成してもよい。
次に第２Ｄ図に示すように、 ｓｔｏｗ層をフォトプロ
セス及びｗｅｔエツチング又はリアクティブイオンエツ
チング法によシエッチングし、スルーホール１５を形成
する。
セス及びｗｅｔエツチング又はリアクティブイオンエツ
チング法によシエッチングし、スルーホール１５を形成
する。
次に第２Ｅ図に示すように、第２層アルミニウム膜１６
をスパッタ法、蒸着法等により約１〔μｍ〕の厚みに形
成する。
をスパッタ法、蒸着法等により約１〔μｍ〕の厚みに形
成する。
最後に第２Ｆ図に示すように、該第２層アルミニウム膜
１６をパターニングし、第２層目アルミニウム電極１６
′が形成される。
１６をパターニングし、第２層目アルミニウム電極１６
′が形成される。
以上の工程によって第１層目のアルミニウム膜１３′と
第２層目のアルミニウム膜１６’の間にＭ。
第２層目のアルミニウム膜１６’の間にＭ。
シリサイド膜４７′が形成されたＡｔ−Ａｔスルーホー
ルコンタクトが得られる。このように第２Ａ図で示した
ようにＭｏシリサイドをＡｔ層に形成し、更に連続的に
Ｍｏシリサイドを骸Ａｔ層に被覆するのでＡｔ、の酸化
は防止され、更に後の工程の酸類系の化学薬品処理に対
してＭｏシリサイドが保６の働きをしてＡｔの表面を保
護し、良好な。
ルコンタクトが得られる。このように第２Ａ図で示した
ようにＭｏシリサイドをＡｔ層に形成し、更に連続的に
Ｍｏシリサイドを骸Ａｔ層に被覆するのでＡｔ、の酸化
は防止され、更に後の工程の酸類系の化学薬品処理に対
してＭｏシリサイドが保６の働きをしてＡｔの表面を保
護し、良好な。
Ａｌ−Ａｔコンタクトを形成する。なお良好なＡｔ−Ａ
ｔコンタクトを形成することによって２×２〔μセ〕〜
４Ｘ４（μｍ〕のスルーコンタクトホールで通常１０
〔Ω・ｍ〕程度の抵抗が１０〜１０〔Ω・−〕の抵抗に
安定して低下させることが出来る。
ｔコンタクトを形成することによって２×２〔μセ〕〜
４Ｘ４（μｍ〕のスルーコンタクトホールで通常１０
〔Ω・ｍ〕程度の抵抗が１０〜１０〔Ω・−〕の抵抗に
安定して低下させることが出来る。
本実施例では、第１層目のアルミニウム膜そして更に連
続してＭｏシリサイド膜をスパッタ法を用いて形成した
が、第１層目のアルミニウム膜そして更に連続してＭｏ
シリサイド膜をＣＶＤ （化学気相成長）法を用いて
形成してもよい。
続してＭｏシリサイド膜をスパッタ法を用いて形成した
が、第１層目のアルミニウム膜そして更に連続してＭｏ
シリサイド膜をＣＶＤ （化学気相成長）法を用いて
形成してもよい。
又Ｍｏシリサイド膜の膜厚はコンタクト抵抗にシリサイ
ド膜の（ν［方向の抵抗が含まれる理由から０．０８〜
０．１５Ｃμｍ〕程度であるのが望ましい。
ド膜の（ν［方向の抵抗が含まれる理由から０．０８〜
０．１５Ｃμｍ〕程度であるのが望ましい。
更に本発明の実施例ではＭｏシリサイド（Ｍｏ Ｓ ｌ
ｇ ）膜についてのみ述べているが、高融点金属シリ
サイド例えばタングステンシリサイド（ＷＳｉ＊）、タ
ンタルシリサイド（ＴａＳｉｍ）、チタンシリサイド（
Ｔｉ ５ｉｔ） 、等でもよい。
ｇ ）膜についてのみ述べているが、高融点金属シリ
サイド例えばタングステンシリサイド（ＷＳｉ＊）、タ
ンタルシリサイド（ＴａＳｉｍ）、チタンシリサイド（
Ｔｉ ５ｉｔ） 、等でもよい。
又本発明の実施例では配線層としてｋｌ配線層のみを述
べているが、 Ａｔ−Ｃｕ −Ｓｉ合金、 Ａｌ−８
１合金等の配線層でもよい。
べているが、 Ａｔ−Ｃｕ −Ｓｉ合金、 Ａｌ−８
１合金等の配線層でもよい。
（６）発明の詳細
な説明した通り、半導体装置におけるアルミニウムもし
くはアルミニウム合金配線層間に。
くはアルミニウム合金配線層間に。
金属シリサイドを形成することによって安定した低抵抗
を有するオーミンクコンタクトを得ることが出来る。尚
本発明では説明を容易にするために第１層と第２層の配
線層について説明したが、第２層と第３層、第３層と第
４層等の配線層についても同様である。
を有するオーミンクコンタクトを得ることが出来る。尚
本発明では説明を容易にするために第１層と第２層の配
線層について説明したが、第２層と第３層、第３層と第
４層等の配線層についても同様である。
第１図は従来のＡｔ−Ａｔコンタクトを説明するための
概略断面図であり、第２Ａ図から第２Ｆ図迄は本発明に
係る実施例を説明するための概略断面図である。 １．１１・・・シリコン基板。 ２．１２・・・シリコン酸化膜。 ３、１３．１３’・・・第１層目のアルミニウム配線層
圓）。 ４．１４・・・５ｔｏｔ層。 ６．１６．１６’・・第２層目のアノ１ミニウム配線層
（膜）。 ５・・・コンタクトボール。 ７・・・露出アルミニウム表面。 １７．１７’・・・Ｍｏ シリサイド膜。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 ｙ「理士 山 口 昭 之 第２Ｃ回 第２Ｄ口
概略断面図であり、第２Ａ図から第２Ｆ図迄は本発明に
係る実施例を説明するための概略断面図である。 １．１１・・・シリコン基板。 ２．１２・・・シリコン酸化膜。 ３、１３．１３’・・・第１層目のアルミニウム配線層
圓）。 ４．１４・・・５ｔｏｔ層。 ６．１６．１６’・・第２層目のアノ１ミニウム配線層
（膜）。 ５・・・コンタクトボール。 ７・・・露出アルミニウム表面。 １７．１７’・・・Ｍｏ シリサイド膜。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士 内 １）幸 男 ｙ「理士 山 口 昭 之 第２Ｃ回 第２Ｄ口
Claims (1)
- アルミニウム若しくはアルミニウム合金から成る第１の
配線層が配設された半導体基体上にコンタクトホールを
有する絶縁膜を設け、該コンタクトホールにアルミニウ
ム若しくはアルミニウム合金から成る第２の配線層が金
属シリサイド膜を介して前記第１の配線層と接続されて
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12129382A JPS5913345A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12129382A JPS5913345A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5913345A true JPS5913345A (ja) | 1984-01-24 |
Family
ID=14807667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12129382A Pending JPS5913345A (ja) | 1982-07-14 | 1982-07-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5913345A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
| JPH06295910A (ja) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ｉｃ素子およびｉｃ素子における配線接続方法 |
| JPH06302603A (ja) * | 1993-03-26 | 1994-10-28 | Hitachi Ltd | Ｉｃ素子 |
-
1982
- 1982-07-14 JP JP12129382A patent/JPS5913345A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4796081A (en) * | 1986-05-02 | 1989-01-03 | Advanced Micro Devices, Inc. | Low resistance metal contact for silicon devices |
| JPH06295910A (ja) * | 1993-03-26 | 1994-10-21 | Hitachi Ltd | Ｉｃ素子およびｉｃ素子における配線接続方法 |
| JPH06302603A (ja) * | 1993-03-26 | 1994-10-28 | Hitachi Ltd | Ｉｃ素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| JPS618971A (ja) | 半導体装置 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH0691086B2 (ja) | 半導体装置の製造方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| TW413917B (en) | Semiconductor device and method of manufacturing the same | |
| JP2000147550A (ja) | アクティブマトリクス基板 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP3096461B2 (ja) | 半導体装置及びその製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| TW444349B (en) | Manufacturing method of multi-level interconnect | |
| JPH01268150A (ja) | 半導体装置 | |
| JPH0442537A (ja) | 半導体装置及びその製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0341732A (ja) | 半導体装置の製造方法 | |
| JPH0697299A (ja) | 半導体装置 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPH0897242A (ja) | 半導体装置の製造方法 | |
| JPH0955427A (ja) | 半導体装置 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60182747A (ja) | 半導体装置の製造方法 |