JPS60182747A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60182747A JPS60182747A JP3940484A JP3940484A JPS60182747A JP S60182747 A JPS60182747 A JP S60182747A JP 3940484 A JP3940484 A JP 3940484A JP 3940484 A JP3940484 A JP 3940484A JP S60182747 A JPS60182747 A JP S60182747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sputtering
- films
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は半導体装置の製造方法に係り、特に電極配線の
形成方法に関する。
形成方法に関する。
（ｂｌ 従来技術と問題点
半導体基板上に形成される電極取り出し用接続窓（コン
タク］・ホール）は、パターンの微細化に伴って益々微
細になる方向に進んでいる。
タク］・ホール）は、パターンの微細化に伴って益々微
細になる方向に進んでいる。
従って、半導体基板上に微細な接続窓を設け、それから
導出する電極配線を形成する場合、十分な電気的接続が
得られずに、接続が不十分となってコンタク１−抵抗が
増大し、使用中に断線を起こす問題が、益々クローズア
ップしてきた。
導出する電極配線を形成する場合、十分な電気的接続が
得られずに、接続が不十分となってコンタク１−抵抗が
増大し、使用中に断線を起こす問題が、益々クローズア
ップしてきた。
その従来の代表的な構造例を、第１図の断面図に示して
おり、１はシリコン基板、２ばｎ＋型領領域３は二酸化
シリコン（ＳｉＯ２）膜、４は接続窓、５はアルミニウ
ム膜（電極配線層）で、Ｃが断線し易い部分である。
おり、１はシリコン基板、２ばｎ＋型領領域３は二酸化
シリコン（ＳｉＯ２）膜、４は接続窓、５はアルミニウ
ム膜（電極配線層）で、Ｃが断線し易い部分である。
図のように窓あけした凹状接続窓４の内部に、アルミニ
ウム（Ａ１）膜のような電極配線をスパッタ法で均一な
膜厚に被着することは大変難しく、角部分が薄く被着し
て、その部分で断線し易くなるわけである。
ウム（Ａ１）膜のような電極配線をスパッタ法で均一な
膜厚に被着することは大変難しく、角部分が薄く被着し
て、その部分で断線し易くなるわけである。
そのため、従前よりその対策が色々考えられており、例
えば窓側面の絶縁膜をテーパー状にしたり、あるいはカ
バレージの良い減圧気相成長法で金属シリサイドのよう
な導電体膜を被着するなどの方法が採られてきたが、こ
れらの方法も微細化の為にその効果が少なくなってきた
。
えば窓側面の絶縁膜をテーパー状にしたり、あるいはカ
バレージの良い減圧気相成長法で金属シリサイドのよう
な導電体膜を被着するなどの方法が採られてきたが、こ
れらの方法も微細化の為にその効果が少なくなってきた
。
一方、アルミニウム（＾ｌ）膜はＩＣなどの半導体装置
の電極配線として、最も良く利用されている材料である
が、減圧気相成長法で被着することは困難である。且つ
、アルミニウムは安価に得られる高電導度材料であって
、半導体基板とのオーミックコンタクトが容易にえられ
、更に５ｉ０２１Ｑとの密着が良くて、半導体装置にと
って最適の電極配線材料である。上記した金属シリサイ
ド膜もアルミニウム膜に及ぶものではない。
の電極配線として、最も良く利用されている材料である
が、減圧気相成長法で被着することは困難である。且つ
、アルミニウムは安価に得られる高電導度材料であって
、半導体基板とのオーミックコンタクトが容易にえられ
、更に５ｉ０２１Ｑとの密着が良くて、半導体装置にと
って最適の電極配線材料である。上記した金属シリサイ
ド膜もアルミニウム膜に及ぶものではない。
また、絶縁膜としてポリイミド膜のような有機耐熱材料
を用いて平坦化する方法も提案されているが、５ｉ０２
膜は半導体装置の表面に形成する絶縁膜として、最も汎
用されており、それはその絶縁度は極めて良く、また化
学的に極めて安定な絶縁材料であるからである。
を用いて平坦化する方法も提案されているが、５ｉ０２
膜は半導体装置の表面に形成する絶縁膜として、最も汎
用されており、それはその絶縁度は極めて良く、また化
学的に極めて安定な絶縁材料であるからである。
（Ｃ１発明の目的
本発明は、上記したような安定で、且つ著名な導電体膜
や絶縁膜にも適用できる微細な電極配線を、断線を生じ
ないように信頼性高く形成する形成方法を提案するもの
である。
や絶縁膜にも適用できる微細な電極配線を、断線を生じ
ないように信頼性高く形成する形成方法を提案するもの
である。
＜ｄ） 発明の構成
その目的は、導電体膜を被着した半導体基板上に、スパ
ッタ法によって絶縁膜を被着し、該絶縁膜と前記導電体
膜とを同時にパターンニングして電極を形成する工程、
次いでバイアス・スパッタ法によって絶縁膜を前記導電
体膜とほぼ同膜厚に被着する工程、次いで前記スパック
法によって被着した絶縁膜を除去し、該絶縁股上の前記
バイアス・スパッタ法によって被着した絶縁膜をリフト
オフして除去し、前記導電体電極をバイアス・スパッタ
法によって被着した絶縁膜に埋没させる工程が含まれる
半導体装置の製造方法によって達成される。
ッタ法によって絶縁膜を被着し、該絶縁膜と前記導電体
膜とを同時にパターンニングして電極を形成する工程、
次いでバイアス・スパッタ法によって絶縁膜を前記導電
体膜とほぼ同膜厚に被着する工程、次いで前記スパック
法によって被着した絶縁膜を除去し、該絶縁股上の前記
バイアス・スパッタ法によって被着した絶縁膜をリフト
オフして除去し、前記導電体電極をバイアス・スパッタ
法によって被着した絶縁膜に埋没させる工程が含まれる
半導体装置の製造方法によって達成される。
＋１１１１ 発明の実施例
以下２図面を参照して実施例によって詳細に説明する。
第２図ないし第７図は本発明にかかる実施例の工程順断
面図である。まず、第２図に示すようにｐ型シリコン基
板１１上にフィールド酸化膜（厚い５ｉ０２膜）１２に
よって分離されたｎ＋型領領域１３設けられて、その上
の選択的な窓を有する約３００人の熱酸化５ｉ０２膜１
４の上面に、真空蒸着（またはスパッタ）法によって膜
厚１μｍ程度のアルミニウムＩｌ！！１５を被着する。
面図である。まず、第２図に示すようにｐ型シリコン基
板１１上にフィールド酸化膜（厚い５ｉ０２膜）１２に
よって分離されたｎ＋型領領域１３設けられて、その上
の選択的な窓を有する約３００人の熱酸化５ｉ０２膜１
４の上面に、真空蒸着（またはスパッタ）法によって膜
厚１μｍ程度のアルミニウムＩｌ！！１５を被着する。
この熱酸化５ｉ０２膜１４はｎ＋型領領域１３被覆して
おり、後記するアルミニウム膜あるいは５ｉ０２膜をエ
ツチングする際の保８！膜の役目をなすものである。
おり、後記するアルミニウム膜あるいは５ｉ０２膜をエ
ツチングする際の保８！膜の役目をなすものである。
次いで、第３図に示すようにアルミニウム膜上に、最初
は二酸化シリコンターゲットとシリコン基板１１０両方
に電圧を印加する、いわゆる基板バイアスを加えるバイ
アス・スパッタ法によって膜厚約１０００人の５ｉＯ２
１５！１６を被着し、引続いて基板バイアスを除去して
、二酸化シリコンターゲットのみに電圧を印加する、い
わゆる通常のスパッタ法によって膜厚約７０００人の５
ｉ０２膜１７を被着する。
は二酸化シリコンターゲットとシリコン基板１１０両方
に電圧を印加する、いわゆる基板バイアスを加えるバイ
アス・スパッタ法によって膜厚約１０００人の５ｉＯ２
１５！１６を被着し、引続いて基板バイアスを除去して
、二酸化シリコンターゲットのみに電圧を印加する、い
わゆる通常のスパッタ法によって膜厚約７０００人の５
ｉ０２膜１７を被着する。
このバイアス・スパッタ法による５ｉ０２膜１６は、後
記するりフトオフ工程において、”アルミニウム膜１５
を保護するための膜である。
記するりフトオフ工程において、”アルミニウム膜１５
を保護するための膜である。
次いで、第４図に示すようにレジスト膜パターン（図示
せず）をマスクとして、四塩化炭素（ＣＦ４）ガスを用
いたドライエツチングによって５ｉ０２股１６．１７を
選択的にエツチングし、続いて塩素系ガスを用いたドラ
イエツチングによってアルミニウム膜１５をエンチング
して、アルミニウム電極を形成する。
せず）をマスクとして、四塩化炭素（ＣＦ４）ガスを用
いたドライエツチングによって５ｉ０２股１６．１７を
選択的にエツチングし、続いて塩素系ガスを用いたドラ
イエツチングによってアルミニウム膜１５をエンチング
して、アルミニウム電極を形成する。
次いで、第５図に示すようにバイアス・スパッタ法によ
って５ｉｏ２１ｉ！ｉ！１８を、アルミニウム膜１５と
同膜厚に被着させる。即ち、本発明は従来の第１図に示
されるような絶縁膜膜に窓開けした接続窓４にアルミニ
ウム膜を埋没させるのではなく、先にアルミニウム電極
を形成した後、５ｉ０２膜を被着するものである。
って５ｉｏ２１ｉ！ｉ！１８を、アルミニウム膜１５と
同膜厚に被着させる。即ち、本発明は従来の第１図に示
されるような絶縁膜膜に窓開けした接続窓４にアルミニ
ウム膜を埋没させるのではなく、先にアルミニウム電極
を形成した後、５ｉ０２膜を被着するものである。
次いで、第６図に示すように弗酸液を用いたウェットエ
ツチングによって通常のスパッタ法で被着した５ｉ０２
膜１７をエツチング除去し、同時に上面のバイアス・ス
パッタ法で被着した５ｉ０２膜１８をリフトオフして除
去する。これはスパッタ法で被着した５ｉ０２膜１７と
バイアス・スパッタ法で被着した５ｉ０２膜１８との、
弗酸溶液によるエツチング比が著しく異なることを利用
したリフトオフ法であって、そのエツチングレートにば
２桁程度の大きな差がある。そのため、ｎ＋型領領域１
３５ｉ０２１１ｉｉ１ｉ１４上にバイアス・スパッタ法
で直接被着した５ｉ０２膜１８は残存し、５ｉ０２膜１
７上の５ｉ０２膜１８は除去される。尚、この工程で、
５ｉＯ２１ｆｆ１Ｂをリフトオフした後に５ｉＯｚ膜１
６が消滅するまでエツチングするが、５ｉ０２膜１６は
５ｉ０２膜１８に比べて薄いために、他への影響は殆ど
少ない。かくして、５ｔＯ２膜１８に埋没されたアルミ
ニウム膜１５からなる電極が平坦に形成される。
ツチングによって通常のスパッタ法で被着した５ｉ０２
膜１７をエツチング除去し、同時に上面のバイアス・ス
パッタ法で被着した５ｉ０２膜１８をリフトオフして除
去する。これはスパッタ法で被着した５ｉ０２膜１７と
バイアス・スパッタ法で被着した５ｉ０２膜１８との、
弗酸溶液によるエツチング比が著しく異なることを利用
したリフトオフ法であって、そのエツチングレートにば
２桁程度の大きな差がある。そのため、ｎ＋型領領域１
３５ｉ０２１１ｉｉ１ｉ１４上にバイアス・スパッタ法
で直接被着した５ｉ０２膜１８は残存し、５ｉ０２膜１
７上の５ｉ０２膜１８は除去される。尚、この工程で、
５ｉＯ２１ｆｆ１Ｂをリフトオフした後に５ｉＯｚ膜１
６が消滅するまでエツチングするが、５ｉ０２膜１６は
５ｉ０２膜１８に比べて薄いために、他への影響は殆ど
少ない。かくして、５ｔＯ２膜１８に埋没されたアルミ
ニウム膜１５からなる電極が平坦に形成される。
次いで、第７図に示すように平坦化した上面にアルミニ
ウム配線１９を被着してパターンニングする。そうする
と、断線の心配のない電極配線が作成される。
ウム配線１９を被着してパターンニングする。そうする
と、断線の心配のない電極配線が作成される。
上記工程において、通常のスパッタ法で被着した５ｉ０
２１漢１７の代わりに、レジス）ＩＱを用いてリフトオ
フする方法が考えられるが、レジス日順よ５ｉ０２膜１
８をバイアス・スパッタ法で被着する際、バイアス・ス
パッタ法ばエツチングと被着との相互作用が起こるため
、レジスト膜が損傷を受ける易（、レジスト膜のパター
ンニング精度が悪くなる。そのために、好ましい方法で
はなく、またポリイミド膜も同様であるが、更、にポリ
イミド膜はキュアー（硬化）温度が高い（４００〜５０
０”Ｃ）から、低融点のアルミニウム膜が軟くなる心配
がある。また、通常のスパッタ法のＳ＋０２膜１７の代
わりに、気相成長（ＣＶ Ｄ）法にょる５ｉ０２膜を用
いるとエツチング比が得られずに、リフトオフが不可能
になる。更に、通常のスパッタ法の５１０２Ｍ！１ｉ１
７の代わりに、その他の膜、例えば窒化シリコン膜等を
用いると大きなエンチング比が得られずに、リフトオフ
のためのエツチング時間が長くかかり、アルミニウム膜
１５が窒化シリコン膜のエツチング液（燐酸液）で傷め
られる。
２１漢１７の代わりに、レジス）ＩＱを用いてリフトオ
フする方法が考えられるが、レジス日順よ５ｉ０２膜１
８をバイアス・スパッタ法で被着する際、バイアス・ス
パッタ法ばエツチングと被着との相互作用が起こるため
、レジスト膜が損傷を受ける易（、レジスト膜のパター
ンニング精度が悪くなる。そのために、好ましい方法で
はなく、またポリイミド膜も同様であるが、更、にポリ
イミド膜はキュアー（硬化）温度が高い（４００〜５０
０”Ｃ）から、低融点のアルミニウム膜が軟くなる心配
がある。また、通常のスパッタ法のＳ＋０２膜１７の代
わりに、気相成長（ＣＶ Ｄ）法にょる５ｉ０２膜を用
いるとエツチング比が得られずに、リフトオフが不可能
になる。更に、通常のスパッタ法の５１０２Ｍ！１ｉ１
７の代わりに、その他の膜、例えば窒化シリコン膜等を
用いると大きなエンチング比が得られずに、リフトオフ
のためのエツチング時間が長くかかり、アルミニウム膜
１５が窒化シリコン膜のエツチング液（燐酸液）で傷め
られる。
且つ、５ｉ０２膜に換えて窒化シリコン膜又は他の絶縁
膜を用い、上記例の様に、通常のスパッタ法とバイアス
・スパッタ法とに使い分けて、同様に形成する方法も考
えられるが、５ｉ０２膜以外の絶縁膜、例えば窒化シリ
コン膜を使用すると、アルミニウム膜によるスパック装
置内部の汚染を激しくする問題が生じ、また５ｉ０２膜
はどの大きなエツチング比が得られないから、微細な電
極配線の形成は難しい。、 従って、本発明はアルミニウム膜又はアルミニウム合金
膜を電極配線として用い、５ｉ０２膜を絶縁膜とした場
合に、特に有効な形成方法であるが、同様にスパッタ法
とバイアス・スパッタ法とを使い分けできる他の絶縁膜
や、スパッタ法で被着する他の導電体膜にも適用できる
ことは云うまでもないことである。
膜を用い、上記例の様に、通常のスパッタ法とバイアス
・スパッタ法とに使い分けて、同様に形成する方法も考
えられるが、５ｉ０２膜以外の絶縁膜、例えば窒化シリ
コン膜を使用すると、アルミニウム膜によるスパック装
置内部の汚染を激しくする問題が生じ、また５ｉ０２膜
はどの大きなエツチング比が得られないから、微細な電
極配線の形成は難しい。、 従って、本発明はアルミニウム膜又はアルミニウム合金
膜を電極配線として用い、５ｉ０２膜を絶縁膜とした場
合に、特に有効な形成方法であるが、同様にスパッタ法
とバイアス・スパッタ法とを使い分けできる他の絶縁膜
や、スパッタ法で被着する他の導電体膜にも適用できる
ことは云うまでもないことである。
（ｆ） 発明の効果
以上の説明から明らかなように、本発明によれハ通常の
スパッタ法とバイアス・スパッタ法との絶縁膜を使い分
けて、そのエツチングレートの差を利用して、初めに電
極を形成した後に絶縁膜を被着して平坦化する方法で、
接続の良好な電極配線が形成されて、ＩＣなど半導体装
置の信頼性向上に大きい効果のあるものである。
スパッタ法とバイアス・スパッタ法との絶縁膜を使い分
けて、そのエツチングレートの差を利用して、初めに電
極を形成した後に絶縁膜を被着して平坦化する方法で、
接続の良好な電極配線が形成されて、ＩＣなど半導体装
置の信頼性向上に大きい効果のあるものである。
第１図は従来の電極配線の断面図、第２図〜第７図は本
発明にかかる実施例の工程順断面図である。 図中、１．１１はシリコン基板、２．１３はｎ＋型領領
域３は二酸化シリコン（ＳｉＯ２）膜、４は接続窓、５
．１５はアルミニウム膜、１２はフィールド酸化膜、１
４は熱生成５ｉ０２膜、 １６．１８はバイアス・スパ
ッタ法による５ｉ０２膜、１７はスパッタ法による５ｉ
Ｏ２１ｒＡ、 １９はアルミニウム配線を示している。 第１図 ４ 第２図 第３図 第４図 第５図 ８ 第６閃
発明にかかる実施例の工程順断面図である。 図中、１．１１はシリコン基板、２．１３はｎ＋型領領
域３は二酸化シリコン（ＳｉＯ２）膜、４は接続窓、５
．１５はアルミニウム膜、１２はフィールド酸化膜、１
４は熱生成５ｉ０２膜、 １６．１８はバイアス・スパ
ッタ法による５ｉ０２膜、１７はスパッタ法による５ｉ
Ｏ２１ｒＡ、 １９はアルミニウム配線を示している。 第１図 ４ 第２図 第３図 第４図 第５図 ８ 第６閃
Claims (2)
- （１）導電体膜を被着した半導体基板上に、スパック法
によって絶縁膜を被着し、該絶縁膜と前記導電体膜とを
同時にパターンニングして電極を形成する工程、次いで
バイアス・スパッタ法によって絶縁膜を前記導電体膜と
ほぼ同膜厚に被着する工程、次いで前記スパッタ法によ
って被着した絶縁膜を除去し、該絶縁膜上の前記バイア
ス・スパッタ法によって被着した絶縁膜をリフトオフし
て除去し、前記導電体電極とバイアス・スパッタ法によ
って被着した絶縁膜とをほぼ平坦面に形成する工程が含
まれてなることを特徴とする半導体装置の製造方法。 - （２） 上記導電体膜をアルミニウム膜とし、絶縁膜を
二酸化シリコン膜としたことを特徴とする特許請求の範
囲第１項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940484A JPS60182747A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3940484A JPS60182747A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60182747A true JPS60182747A (ja) | 1985-09-18 |
Family
ID=12552051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3940484A Pending JPS60182747A (ja) | 1984-02-29 | 1984-02-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60182747A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595340A (en) * | 1979-01-10 | 1980-07-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
| JPS58100435A (ja) * | 1981-12-10 | 1983-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1984
- 1984-02-29 JP JP3940484A patent/JPS60182747A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5595340A (en) * | 1979-01-10 | 1980-07-19 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Preparation of semiconductor device |
| JPS58100435A (ja) * | 1981-12-10 | 1983-06-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60182747A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH0358433A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01268150A (ja) | 半導体装置 | |
| JP2756749B2 (ja) | 感湿素子の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPS5841775B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS5826659B2 (ja) | 半導体装置の電極形成法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JPS5913345A (ja) | 半導体装置 | |
| KR970007437B1 (ko) | 반도체소자의 제조방법 | |
| JPH0671000B2 (ja) | 半導体装置の配線形成法 | |
| JPH03214735A (ja) | 半導体装置の製造方法 | |
| JPS59150420A (ja) | 半導体装置の製造方法 | |
| JPS612360A (ja) | 半導体装置の製造方法 | |
| JPH027433A (ja) | 半導体装置の製造方法 | |
| JPH0621053A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH01155641A (ja) | 半導体集積回路装置 | |
| JPH05291255A (ja) | 金属配線の製造方法 | |
| JPH0364933A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 |