JPS60251663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60251663A JPS60251663A JP59109843A JP10984384A JPS60251663A JP S60251663 A JPS60251663 A JP S60251663A JP 59109843 A JP59109843 A JP 59109843A JP 10984384 A JP10984384 A JP 10984384A JP S60251663 A JPS60251663 A JP S60251663A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- titanium
- silicon
- aluminum
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、大規模集積回路などで半導体基板上に配線
が形成された。半導体装置に関する。
が形成された。半導体装置に関する。
従来のこの種の半導体装置は、第１図に要部断面図のよ
うになっていた。（１）はシリコンなどからなる半導体
基板で１表面の一部に拡散層（２）が形成されてｂる。
うになっていた。（１）はシリコンなどからなる半導体
基板で１表面の一部に拡散層（２）が形成されてｂる。
（３）はシリコン酸化膜などからなる絶縁膜で、エツチ
ングによ、リコンタクトホール（３ａ）が形成されであ
る。（４）は絶縁層（３）上に形成された配線で、シリ
コン（Ｓｌ）を約１俤含むアルミニウム（１’）からな
るＡ７−８ｉ合金が広く用いられてる。
ングによ、リコンタクトホール（３ａ）が形成されであ
る。（４）は絶縁層（３）上に形成された配線で、シリ
コン（Ｓｌ）を約１俤含むアルミニウム（１’）からな
るＡ７−８ｉ合金が広く用いられてる。
この配線（４）の形成には一般にスパッタリング法によ
ってｂる。
ってｂる。
しかし、上記従来装置では、配線（４）にＡｊ’−Ｓｉ
合金を用すており、次のような欠点があった。
合金を用すており、次のような欠点があった。
（ａ） その後の熱処理によりヒロックと云われている
突起物（４ａ）が生じる。
突起物（４ａ）が生じる。
（ｂ） 配線（４）の微細化に伴い電流密度が増大し。
その結果、いわゆるエレクトロマイグレーション耐量が
低下する。
低下する。
このような、配線（４）の信頼性を低下する問題が生じ
てきた。この解決策として、Ａｌ−８ｉ合金に銅（Ｃｕ
）を数多含有する三元化合物（Ａｌ−８ｉ−Ｏｕ金合金
が提案きれておシ、また。製品にも実使用きれている。
てきた。この解決策として、Ａｌ−８ｉ合金に銅（Ｃｕ
）を数多含有する三元化合物（Ａｌ−８ｉ−Ｏｕ金合金
が提案きれておシ、また。製品にも実使用きれている。
しかし、このＡｌ−８ｉ−Ｏｕ金合金ノ（ターン形成時
のドライエツチング条件の最適化が困難である。そのう
え、銅の拡散により素子特性に影響する場合があるなど
の問題があった。
のドライエツチング条件の最適化が困難である。そのう
え、銅の拡散により素子特性に影響する場合があるなど
の問題があった。
この発明は、上記従来装置の欠点をなくするためになさ
れたもので、半導体基板に形成する配線の材料に、アル
ミニウム又はアルミニウムにシリコンを加えた材料に、
チタン又はタンタルを含有する合金を用い、熱処理によ
る突起物の生成やエレクトロマイグレーションの発生、
あるいは、素子特性に悪影響を及ぼすことなどをなくし
た、信頼性の高い半導体装置を提供することを目的とし
てｂる。
れたもので、半導体基板に形成する配線の材料に、アル
ミニウム又はアルミニウムにシリコンを加えた材料に、
チタン又はタンタルを含有する合金を用い、熱処理によ
る突起物の生成やエレクトロマイグレーションの発生、
あるいは、素子特性に悪影響を及ぼすことなどをなくし
た、信頼性の高い半導体装置を提供することを目的とし
てｂる。
第２図はこの発明の一実施例による半導体装置の要部を
示す断面図であり、（１）〜（３）、 （３ａ）は上記
従来装置と同一のものである。Ｑｌ）は絶縁膜（３）上
に形成された配線で、チタン（Ｔ１）とシリコンを含有
するアルミニウムからなるＡＩ！−Ｔｉ−８ａ合金を用
いてｂる。シリコンは約１％含んでおり、チタンの含有
量は０．Ｏ１〜１％穆度で十分であり、窒素雰囲気中で
５００℃、３０分の熱処理後でも、ヒロックは形成され
ず、配線αＤは平たんな表面を維持できる。
示す断面図であり、（１）〜（３）、 （３ａ）は上記
従来装置と同一のものである。Ｑｌ）は絶縁膜（３）上
に形成された配線で、チタン（Ｔ１）とシリコンを含有
するアルミニウムからなるＡＩ！−Ｔｉ−８ａ合金を用
いてｂる。シリコンは約１％含んでおり、チタンの含有
量は０．Ｏ１〜１％穆度で十分であり、窒素雰囲気中で
５００℃、３０分の熱処理後でも、ヒロックは形成され
ず、配線αＤは平たんな表面を維持できる。
また、エレクトロマイグレーション耐量においても、Ａ
ｆ−Ｔｉ−８ａ合金は上記従来装置のＡｌ−８ａ合金に
比較し、数倍程度強い。ただし、抵抗値は約１５チ増加
する。
ｆ−Ｔｉ−８ａ合金は上記従来装置のＡｌ−８ａ合金に
比較し、数倍程度強い。ただし、抵抗値は約１５チ増加
する。
配線αＤの形成にはスパッタリング法により、あらかし
め、チタン及びシリコンを１％程度含んだＡＩ！−Ｔｉ
−８ｉターゲツトを用いる。この場合、含有チタンの均
一性は±１０チ以内である。
め、チタン及びシリコンを１％程度含んだＡＩ！−Ｔｉ
−８ｉターゲツトを用いる。この場合、含有チタンの均
一性は±１０チ以内である。
配線αＤ影形成他の方法として、チタンをアルミニウム
に拡散させる方法、チタンをアルミニウムにイオン注入
する方法がある。あるいは、化学気相成長（ａｖＤ）法
によりＡ７−Ｔｉ−Ｅｌｉ合金を形成してもよい。
に拡散させる方法、チタンをアルミニウムにイオン注入
する方法がある。あるいは、化学気相成長（ａｖＤ）法
によりＡ７−Ｔｉ−Ｅｌｉ合金を形成してもよい。
なお、上記実施例では配線の材料として、Ａｊ’−Ｔｉ
−８ａ合金の場合を示したが、Ａｌ−Ｔｉ合金であって
もよく、上記実施例と同様な効果がある。
−８ａ合金の場合を示したが、Ａｌ−Ｔｉ合金であって
もよく、上記実施例と同様な効果がある。
また、配線の材料に、アルミニウムに含有させる材料と
して上記チタンの外、タンタル（Ｔａ）でもよ＜、ＡＡ
’−Ｔａ又はｋｌ−Ｔａ−８ａ合金として使用される。
して上記チタンの外、タンタル（Ｔａ）でもよ＜、ＡＡ
’−Ｔａ又はｋｌ−Ｔａ−８ａ合金として使用される。
この場合タンタルの含有量は、 ０．０１〜１チ程度に
し、タンタルとシリコンを含有する場合は双方で１％程
度にする。
し、タンタルとシリコンを含有する場合は双方で１％程
度にする。
以上のように、この発明によれば、半導体基板に形成す
る配線の材料に、アルミニウム又はアルミニウムとシリ
コンに、チタン又はタンタルを含有する合金を用いたの
で、配線にヒロックやエレクトロマイグレーションの発
生が防止され、信頼性を高めることができる。
る配線の材料に、アルミニウム又はアルミニウムとシリ
コンに、チタン又はタンタルを含有する合金を用いたの
で、配線にヒロックやエレクトロマイグレーションの発
生が防止され、信頼性を高めることができる。
＠１図は従来の半導体装置を示す要部の断面図。
第２図はこの発明の一実施例による半導体装置を示す要
部の断面図である。 １ 車；曽ルせ帽 ｑ 、、、ｍ錫暗 ］１ ・・・１
編なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５９−１ｏ９８４３号２、発明
の名称 半導体装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の「特許請求の範囲」及び「発明の詳細な説明」
の欄。 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のとお９補正す
る。 （２） 明細書第２ページ第８行、第４ページ第３行の
「１％」を「１重量％」に補正する。 （３） 明細書第３ページ第１行の「数％」を「数重量
％」に補正する。 （４） 明細＠第４ページ第４行夕ｒｏ、ｏ１〜１％」
を「重量比で０．０１〜１％」に補正する。 （５）明細書第４ページ第９〜１０行の「約１５！にＪ
を「Ｔ１含有量に依存するが、０．５重量％の場合約２
５％」に補正する。 （６） 明細書第４ページ第１２行の「１９６程度含ん
だ」を「含有した」に補正する。 （７）明細書第５ページ第６〜８行の「含有量は一一一
一一一程変にする−を「含有重量比は、０．０１〜１％
程度にする。」に補正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １油取 上 特許請求の範囲 （１） 半導体基板上に形成された配線を備え、この配
線の材料は、アルミニウム又はアルミニウムにシリコン
を加えた材料に、チタン又はタンタルを含有する合金か
らなることを特徴とする半導体装置。 （２） チタン又はタンタルは含有量が重量比で０、０
１〜１％であることを特徴とする特許請求の範囲第１項
記載の半導体装置。 （３） チタン又はタンタルがアルミニウム合金配線内
において、±ｌＯ％以内の均一性で含有されていること
を特徴とする特許請求の範囲第１項又は第２項に記載の
半導体装置。
部の断面図である。 １ 車；曽ルせ帽 ｑ 、、、ｍ錫暗 ］１ ・・・１
編なお、図中同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第２図 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５９−１ｏ９８４３号２、発明
の名称 半導体装置 ３、補正をする者 代表者片山仁へ部 ４、代理人 ５、補正の対象 明細書の「特許請求の範囲」及び「発明の詳細な説明」
の欄。 ６、補正の内容 （１） 明細書の特許請求の範囲を別紙のとお９補正す
る。 （２） 明細書第２ページ第８行、第４ページ第３行の
「１％」を「１重量％」に補正する。 （３） 明細書第３ページ第１行の「数％」を「数重量
％」に補正する。 （４） 明細＠第４ページ第４行夕ｒｏ、ｏ１〜１％」
を「重量比で０．０１〜１％」に補正する。 （５）明細書第４ページ第９〜１０行の「約１５！にＪ
を「Ｔ１含有量に依存するが、０．５重量％の場合約２
５％」に補正する。 （６） 明細書第４ページ第１２行の「１９６程度含ん
だ」を「含有した」に補正する。 （７）明細書第５ページ第６〜８行の「含有量は一一一
一一一程変にする−を「含有重量比は、０．０１〜１％
程度にする。」に補正する。 ７、添付書類の目録 訂正後の特許請求の範囲を示す書面 １油取 上 特許請求の範囲 （１） 半導体基板上に形成された配線を備え、この配
線の材料は、アルミニウム又はアルミニウムにシリコン
を加えた材料に、チタン又はタンタルを含有する合金か
らなることを特徴とする半導体装置。 （２） チタン又はタンタルは含有量が重量比で０、０
１〜１％であることを特徴とする特許請求の範囲第１項
記載の半導体装置。 （３） チタン又はタンタルがアルミニウム合金配線内
において、±ｌＯ％以内の均一性で含有されていること
を特徴とする特許請求の範囲第１項又は第２項に記載の
半導体装置。
Claims (1)
- 【特許請求の範囲】 （１）半導体基板上に形成された配線を備え、この配線
の材料は、アルミニウム又アルミニウムにシリコンを加
えた材料に、チタン又はタンタルを含有する合金からな
ることを特徴とする半導体装置。 〔２）チタン又はタンタルは含有量が０．０１〜１％で
あることを特徴とする特許請求の範囲第１項記載の半導
体装置。 （３）チタン又はタンタルがアルミニウム合金配線内に
おいて、±ｌｏ１以内の均一性で含有されていることを
特徴とする特許請求の範囲第１項又は第２項に記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109843A JPS60251663A (ja) | 1984-05-28 | 1984-05-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109843A JPS60251663A (ja) | 1984-05-28 | 1984-05-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60251663A true JPS60251663A (ja) | 1985-12-12 |
Family
ID=14520604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109843A Pending JPS60251663A (ja) | 1984-05-28 | 1984-05-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251663A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129662A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置 |
| JPH03110838A (ja) * | 1989-09-26 | 1991-05-10 | Canon Inc | 堆積膜形成法 |
| US6218295B1 (en) * | 1996-05-08 | 2001-04-17 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same |
| US9691870B2 (en) | 2014-12-08 | 2017-06-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
-
1984
- 1984-05-28 JP JP59109843A patent/JPS60251663A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63129662A (ja) * | 1986-11-20 | 1988-06-02 | Fujitsu Ltd | 半導体装置 |
| JPH03110838A (ja) * | 1989-09-26 | 1991-05-10 | Canon Inc | 堆積膜形成法 |
| US6218295B1 (en) * | 1996-05-08 | 2001-04-17 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same |
| US6239492B1 (en) | 1996-05-08 | 2001-05-29 | Micron Technology, Inc. | Semiconductor structure with a titanium aluminum nitride layer and method for fabricating same |
| US9691870B2 (en) | 2014-12-08 | 2017-06-27 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19963864A1 (de) | Plasmabehandlung zur Verbesserung der Haftung anorganischer Dielektrika auf Kupfer | |
| JPS60251663A (ja) | 半導体装置 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JPH056865A (ja) | 半導体装置の製造方法 | |
| JP3130207B2 (ja) | 半導体装置の製造方法 | |
| JPS61183433A (ja) | アルミニウム合金薄膜とその製造方法 | |
| US6228764B1 (en) | Method of forming wiring in semiconductor device | |
| JP3033803B2 (ja) | 半導体装置の製造方法 | |
| JP2785482B2 (ja) | 半導体装置の製造方法 | |
| JPS6197823A (ja) | 半導体装置の製法 | |
| KR940004442B1 (ko) | 반도체장치의 금속배선 형성 방법 | |
| JPS63129662A (ja) | 半導体装置 | |
| JPS63110749A (ja) | 半導体装置 | |
| JPH03175636A (ja) | 半導体集積回路 | |
| JP3356319B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0677161A (ja) | 半導体素子の製造方法 | |
| JPS60219773A (ja) | 半導体装置の製造方法 | |
| JPS5922332A (ja) | 半導体装置 | |
| JPH05304148A (ja) | 半導体装置の製造方法 | |
| JPH0376030B2 (ja) | ||
| JPH01243548A (ja) | 半導体装置およびその製造方法 | |
| JPS6373646A (ja) | 半導体装置 | |
| JP2000100815A (ja) | アルミニウム配線を有する半導体装置及びその製造方法 | |
| JPS61188932A (ja) | 半導体装置の製造方法 | |
| JPH03196620A (ja) | 銅配線の形成法とそれに使用するターゲット |