JP3033803B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3033803B2 JP3033803B2 JP5089990A JP8999093A JP3033803B2 JP 3033803 B2 JP3033803 B2 JP 3033803B2 JP 5089990 A JP5089990 A JP 5089990A JP 8999093 A JP8999093 A JP 8999093A JP 3033803 B2 JP3033803 B2 JP 3033803B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wiring
- film
- alloy
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、配線のエレクトロマイグレーション耐性
（以下、『ＥＭ耐性』という）を向上する半導体装置の
製造方法に関する。
に係り、特に、配線のエレクトロマイグレーション耐性
（以下、『ＥＭ耐性』という）を向上する半導体装置の
製造方法に関する。
【０００２】
【従来の技術】従来から、半導体装置の微細化及び高集
積化に伴って、素子の微細化が行われてきている。この
ため、配線の電流密度が大きくなり、局所的な断線や抵
抗の増加が生じ易くなってきており、ＥＭ耐性を向上す
ることが益々要求されてきている。このエレクトロマイ
グレーションは、金属イオンに電子が衝突してボイドを
発生させ、断線に至らしめる現象である。
積化に伴って、素子の微細化が行われてきている。この
ため、配線の電流密度が大きくなり、局所的な断線や抵
抗の増加が生じ易くなってきており、ＥＭ耐性を向上す
ることが益々要求されてきている。このエレクトロマイ
グレーションは、金属イオンに電子が衝突してボイドを
発生させ、断線に至らしめる現象である。
【０００３】そこで、配線のＥＭ耐性を向上する方法の
一つとして、アルミニウム（以下、『Ａｌ』という）に
所望量の銅（以下、『Ｃｕ』という）を添加したＡｌ合
金（以下、『Ａｌ−Ｃｕ合金』という）を配線材料とし
て使用する方法が紹介されている。このＡｌ−Ｃｕ合金
からなる配線は、所望の熱処理を行うことで、当該配線
膜の粒界等に、Ａｌ−Ｃｕ系合金を析出させ、これをボ
イドのシンクとして働かせることで、ＥＭ耐性を向上し
ている。また、同様に、前記Ｃｕの代わりに、所望量の
スカンジウム（以下、『Ｓｃ』という）、パラジウム
（以下、『Ｐｄ』という）、ハフニウム（以下、『Ｈ
ｆ』という）を添加したＡｌ合金を配線材料として使用
することでも、同様の効果を得ることができる。
一つとして、アルミニウム（以下、『Ａｌ』という）に
所望量の銅（以下、『Ｃｕ』という）を添加したＡｌ合
金（以下、『Ａｌ−Ｃｕ合金』という）を配線材料とし
て使用する方法が紹介されている。このＡｌ−Ｃｕ合金
からなる配線は、所望の熱処理を行うことで、当該配線
膜の粒界等に、Ａｌ−Ｃｕ系合金を析出させ、これをボ
イドのシンクとして働かせることで、ＥＭ耐性を向上し
ている。また、同様に、前記Ｃｕの代わりに、所望量の
スカンジウム（以下、『Ｓｃ』という）、パラジウム
（以下、『Ｐｄ』という）、ハフニウム（以下、『Ｈ
ｆ』という）を添加したＡｌ合金を配線材料として使用
することでも、同様の効果を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、この恒
温熱処理工程を行っても、前記Ａｌ合金からなる配線に
シリコン（以下、『Ｓｉ』という）が含まれていると、
当該Ｓｉが配線に析出して実質の配線幅が狭くなり、通
電中に局所的な温度上昇が生じてＥＭ耐性を著しく低下
させるという問題があった（例えば、特願平５−００２
８３７号）。
温熱処理工程を行っても、前記Ａｌ合金からなる配線に
シリコン（以下、『Ｓｉ』という）が含まれていると、
当該Ｓｉが配線に析出して実質の配線幅が狭くなり、通
電中に局所的な温度上昇が生じてＥＭ耐性を著しく低下
させるという問題があった（例えば、特願平５−００２
８３７号）。
【０００５】そこで、TECHNICAL REPORT OF IEICE.SMD9
2-101(1992-11)、信学技報にて、前田圭一、田口充、菅
野幸保（敬省略）らにより紹介されているように、Ａｌ
−Ｓｉ合金からなる配線の下地として、Ｔｉ膜を形成し
た後、５００℃前後の高温スパッタ法を行い、当該Ｔｉ
膜上に、Ａｌ−Ｓｉ合金からなる配線を蒸着すること
で、当該配線中に存在しているＳｉとＴｉとを反応さ
せ、該配線中に存在するＳｉの量を減少させて、当該配
線中にＳｉが析出することを防止する方法が存在する。
2-101(1992-11)、信学技報にて、前田圭一、田口充、菅
野幸保（敬省略）らにより紹介されているように、Ａｌ
−Ｓｉ合金からなる配線の下地として、Ｔｉ膜を形成し
た後、５００℃前後の高温スパッタ法を行い、当該Ｔｉ
膜上に、Ａｌ−Ｓｉ合金からなる配線を蒸着すること
で、当該配線中に存在しているＳｉとＴｉとを反応さ
せ、該配線中に存在するＳｉの量を減少させて、当該配
線中にＳｉが析出することを防止する方法が存在する。
【０００６】しかしながら、この方法は、Ａｌ−Ｓｉ合
金からなる配線を形成する際についての報告であり、当
該配線のＥＭ耐性を向上する目的で、Ａｌ−Ｓｉ合金に
Ｃｕ等の金属を添加していないため、Ｓｉの析出に起因
したＥＭ耐性の低下は抑制するものの、ＥＭ耐性を十分
に向上することができないという問題があった。また、
仮に、前記Ａｌ−Ｓｉ合金からなる配線に、さらにＣｕ
を添加したとしても、配線自身を５００℃程度の高温で
形成するため、配線中にＡｌ−Ｃｕ系合金を十分に析出
させることができず、ＥＭ耐性を十分に向上させること
ができないという問題があった。
金からなる配線を形成する際についての報告であり、当
該配線のＥＭ耐性を向上する目的で、Ａｌ−Ｓｉ合金に
Ｃｕ等の金属を添加していないため、Ｓｉの析出に起因
したＥＭ耐性の低下は抑制するものの、ＥＭ耐性を十分
に向上することができないという問題があった。また、
仮に、前記Ａｌ−Ｓｉ合金からなる配線に、さらにＣｕ
を添加したとしても、配線自身を５００℃程度の高温で
形成するため、配線中にＡｌ−Ｃｕ系合金を十分に析出
させることができず、ＥＭ耐性を十分に向上させること
ができないという問題があった。
【０００７】本発明は、このような従来の問題点を解決
することを課題とするものであり、Ａｌ合金からなる配
線中に、Ｓｉが析出することを抑制することで、当該配
線のＥＭ耐性を向上する半導体装置の製造方法を提供す
ることを目的とする。
することを課題とするものであり、Ａｌ合金からなる配
線中に、Ｓｉが析出することを抑制することで、当該配
線のＥＭ耐性を向上する半導体装置の製造方法を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】この目的を達成するため
に、本発明は、ＣｕとＳｉとを所定量含有したＡｌ合金
からなる配線の下地、上層及び側面の少なくとも一つ
に、高融点金属膜を形成する第１工程と、前記高融点金
属膜形成後、該高融点金属とＳｉとの化合物が形成され
る温度以上で熱処理を行う第２工程と、前記熱処理を行
った後、前記所定量のＣｕがＡｌに固溶できる下限温度
より低い温度で、該配線膜の粒界にＡｌ−Ｃｕ系合金が
析出する時間、恒温放置する第３工程と、を含むことを
特徴とする半導体装置の製造方法を提供するものであ
る。
に、本発明は、ＣｕとＳｉとを所定量含有したＡｌ合金
からなる配線の下地、上層及び側面の少なくとも一つ
に、高融点金属膜を形成する第１工程と、前記高融点金
属膜形成後、該高融点金属とＳｉとの化合物が形成され
る温度以上で熱処理を行う第２工程と、前記熱処理を行
った後、前記所定量のＣｕがＡｌに固溶できる下限温度
より低い温度で、該配線膜の粒界にＡｌ−Ｃｕ系合金が
析出する時間、恒温放置する第３工程と、を含むことを
特徴とする半導体装置の製造方法を提供するものであ
る。
【０００９】そして、Ｓｃ、Ｐｄ、Ｈｆのうちの少なく
とも一種の金属と、Ｓｉとを所定量含有したＡｌ合金か
らなる配線の下地、上層及び側面の少なくとも一つに、
高融点金属膜を形成する第１工程と、前記高融点金属膜
形成後、当該高融点金属とＳｉとの化合物が形成される
温度以上で熱処理を行う第２工程と、前記熱処理を行っ
た後、前記Ａｌ合金からなる配線に含まれる前記所定量
の金属がＡｌに固溶できる下限温度より低い温度で、該
配線膜の粒界にＡｌと前記金属との合金が析出する時
間、恒温放置する第３工程と、を含むことを特徴とする
半導体装置の製造方法を提供するものである。
とも一種の金属と、Ｓｉとを所定量含有したＡｌ合金か
らなる配線の下地、上層及び側面の少なくとも一つに、
高融点金属膜を形成する第１工程と、前記高融点金属膜
形成後、当該高融点金属とＳｉとの化合物が形成される
温度以上で熱処理を行う第２工程と、前記熱処理を行っ
た後、前記Ａｌ合金からなる配線に含まれる前記所定量
の金属がＡｌに固溶できる下限温度より低い温度で、該
配線膜の粒界にＡｌと前記金属との合金が析出する時
間、恒温放置する第３工程と、を含むことを特徴とする
半導体装置の製造方法を提供するものである。
【００１０】また、前記高融点金属膜として、チタン膜
（以下、『Ｔｉ膜』という）、モリブデン膜（以下、
『Ｍｏ膜』という）、タングステン膜（以下、『Ｗ膜』
という）のうちのいずれかを形成することを特徴とする
半導体装置の製造方法を提供するものである。さらにま
た、前記熱処理を３５０℃以上の温度で行うことを特徴
とする半導体装置の製造方法を提供するものである。さ
らに、前記恒温放置する処理を、組み立て工程終了後に
行うことを特徴とする半導体装置の製造方法を提供する
ものである。
（以下、『Ｔｉ膜』という）、モリブデン膜（以下、
『Ｍｏ膜』という）、タングステン膜（以下、『Ｗ膜』
という）のうちのいずれかを形成することを特徴とする
半導体装置の製造方法を提供するものである。さらにま
た、前記熱処理を３５０℃以上の温度で行うことを特徴
とする半導体装置の製造方法を提供するものである。さ
らに、前記恒温放置する処理を、組み立て工程終了後に
行うことを特徴とする半導体装置の製造方法を提供する
ものである。
【００１１】
【作用】本発明に係る半導体装置の製造方法は、Ａｌ−
Ｓｉ−Ｃｕ合金からなる配線、または、Ｓｉと、Ｓｃ、
Ｐｄ、Ｈｆのうちの少なくとも一種と、を含有するＡｌ
合金からなる配線の下地、上層、側面の少なくとも一つ
に、高融点金属膜を形成した後、該高融点金属とＳｉと
の化合物が形成される温度以上で熱処理を行うことで、
前記配線中のＳｉと高融点金属とを反応させることがで
きる。従って、配線中に存在していたＳｉの量を大幅に
減少させることができる。
Ｓｉ−Ｃｕ合金からなる配線、または、Ｓｉと、Ｓｃ、
Ｐｄ、Ｈｆのうちの少なくとも一種と、を含有するＡｌ
合金からなる配線の下地、上層、側面の少なくとも一つ
に、高融点金属膜を形成した後、該高融点金属とＳｉと
の化合物が形成される温度以上で熱処理を行うことで、
前記配線中のＳｉと高融点金属とを反応させることがで
きる。従って、配線中に存在していたＳｉの量を大幅に
減少させることができる。
【００１２】また、この熱処理工程を行った後に、前記
Ａｌ配線に含まれる金属がＡｌに固溶できる下限温度よ
り低い温度で、所定時間、恒温放置することで、当該配
線膜の粒界に、Ａｌ−Ｃｕ系合金、またはＡｌに含まれ
る金属に応じて、Ａｌ−Ｓｃ系合金、Ａｌ−Ｐｄ系合
金、Ａｌ−Ｈｆ系合金を析出することができる。前記高
融点金属膜として、Ｔｉ膜、Ｍｏ膜、Ｗ膜のうちのいず
れかを形成することで、前記熱処理工程において、高融
点金属とＳｉとの化合物をより形成し易くなり、配線中
に存在していたＳｉの量をさらに効果的に減少させるこ
とができる。
Ａｌ配線に含まれる金属がＡｌに固溶できる下限温度よ
り低い温度で、所定時間、恒温放置することで、当該配
線膜の粒界に、Ａｌ−Ｃｕ系合金、またはＡｌに含まれ
る金属に応じて、Ａｌ−Ｓｃ系合金、Ａｌ−Ｐｄ系合
金、Ａｌ−Ｈｆ系合金を析出することができる。前記高
融点金属膜として、Ｔｉ膜、Ｍｏ膜、Ｗ膜のうちのいず
れかを形成することで、前記熱処理工程において、高融
点金属とＳｉとの化合物をより形成し易くなり、配線中
に存在していたＳｉの量をさらに効果的に減少させるこ
とができる。
【００１３】また、前記熱処理を３５０℃以上の温度で
行うことで、前記高融点金属とＳｉとの反応をさらに行
い易くすることができる。そして、前記恒温放置処理を
組み立て工程終了後に行うことで、再び前記固溶できる
下限温度以上の温度がかかる熱処理が施されないように
することができ、前記恒温処理により析出させたＡｌ−
Ｃｕ系合金等が、後の熱処理により再びＡｌ合金中に固
溶してしまうことを防止することができる。
行うことで、前記高融点金属とＳｉとの反応をさらに行
い易くすることができる。そして、前記恒温放置処理を
組み立て工程終了後に行うことで、再び前記固溶できる
下限温度以上の温度がかかる熱処理が施されないように
することができ、前記恒温処理により析出させたＡｌ−
Ｃｕ系合金等が、後の熱処理により再びＡｌ合金中に固
溶してしまうことを防止することができる。
【００１４】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。図１（１）〜（３）は、本発明の実
施例に係る半導体装置の製造工程の一部を示す部分断面
図である。図１（１）に示す工程では、所望の処理が施
された半導体基板１上に、熱酸化を行い、膜厚が０．６
μｍ程度の酸化膜２を形成する。次いで、前記酸化膜２
上に、スパッタ法により高融点金属膜として、膜厚が
０．２μｍ程度のＴｉ膜３を蒸着する。
参照して説明する。図１（１）〜（３）は、本発明の実
施例に係る半導体装置の製造工程の一部を示す部分断面
図である。図１（１）に示す工程では、所望の処理が施
された半導体基板１上に、熱酸化を行い、膜厚が０．６
μｍ程度の酸化膜２を形成する。次いで、前記酸化膜２
上に、スパッタ法により高融点金属膜として、膜厚が
０．２μｍ程度のＴｉ膜３を蒸着する。
【００１５】次に、図１（２）に示す工程では、図１
（１）に示す工程で得たＴｉ膜３上に、スパッタ法によ
り、Ａｌ＝９８．５％、Ｃｕ＝０．５％、Ｓｉ＝１．０
％の組成を備えたＡｌ−Ｃｕ−Ｓｉ合金からなる配線膜
を１．０μｍ程度の膜厚で蒸着した後、これをパターニ
ングして、Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４を形成
する。
（１）に示す工程で得たＴｉ膜３上に、スパッタ法によ
り、Ａｌ＝９８．５％、Ｃｕ＝０．５％、Ｓｉ＝１．０
％の組成を備えたＡｌ−Ｃｕ−Ｓｉ合金からなる配線膜
を１．０μｍ程度の膜厚で蒸着した後、これをパターニ
ングして、Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４を形成
する。
【００１６】次いで、図１（３）に示す工程では、図１
（２）に示す工程で得たＡｌ−Ｃｕ−Ｓｉ合金からなる
配線４上に、ＣＶＤ（Chemical Vapor Deposition ）法
により、パッシベーション膜７を蒸着した後、４００
℃、３０分間のアロイ処理を行う。このアロイ処理は、
トランジスタの安定化を得るため、半導体装置の製造工
程中に、一般的に行われる工程である。本実施例では、
このアロイ工程により、Ａｌ−Ｃｕ−Ｓｉ合金からなる
配線４中に含有されていたＳｉが、Ｔｉ膜３と反応しＴ
ｉＳｉ2 膜５（ＴｉとＳｉとの化合物）が形成され、前
記Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４が、Ｓｉの含有
量が減少した配線６となる。このため、Ａｌ−Ｃｕ−Ｓ
ｉ合金からなる配線４中に存在していたＳｉの量を大幅
に減少させることができる。
（２）に示す工程で得たＡｌ−Ｃｕ−Ｓｉ合金からなる
配線４上に、ＣＶＤ（Chemical Vapor Deposition ）法
により、パッシベーション膜７を蒸着した後、４００
℃、３０分間のアロイ処理を行う。このアロイ処理は、
トランジスタの安定化を得るため、半導体装置の製造工
程中に、一般的に行われる工程である。本実施例では、
このアロイ工程により、Ａｌ−Ｃｕ−Ｓｉ合金からなる
配線４中に含有されていたＳｉが、Ｔｉ膜３と反応しＴ
ｉＳｉ2 膜５（ＴｉとＳｉとの化合物）が形成され、前
記Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４が、Ｓｉの含有
量が減少した配線６となる。このため、Ａｌ−Ｃｕ−Ｓ
ｉ合金からなる配線４中に存在していたＳｉの量を大幅
に減少させることができる。
【００１７】次に、図１（３）で得たウエハに、組み立
て工程等、所望の工程を行った後、２５０℃の恒温放置
処理（エージング処理）を行う。以上の工程を経て、本
実施例に係る半導体装置（発明品）を得た。次に、比較
として、図１（１）に示す工程で、Ｔｉ膜３を形成する
ことなく、図１（２）に示す工程で、酸化膜２上に直接
前記実施例と同様のＡｌ−Ｃｕ−Ｓｉ合金からなる配線
４を形成した後、以下前記実施例と同様の工程（同様の
恒温放置処理も含む）を行い、半導体装置（比較品）を
得た。
て工程等、所望の工程を行った後、２５０℃の恒温放置
処理（エージング処理）を行う。以上の工程を経て、本
実施例に係る半導体装置（発明品）を得た。次に、比較
として、図１（１）に示す工程で、Ｔｉ膜３を形成する
ことなく、図１（２）に示す工程で、酸化膜２上に直接
前記実施例と同様のＡｌ−Ｃｕ−Ｓｉ合金からなる配線
４を形成した後、以下前記実施例と同様の工程（同様の
恒温放置処理も含む）を行い、半導体装置（比較品）を
得た。
【００１８】次いで、前記発明品及び比較品について、
ＥＭ耐性の比較を行った。なお、本実施例では、発明品
及び比較品共に、前記恒温放置処理として、２５０℃
で、５時間、１０時間及び５０時間の処理を行ったサン
プルについて、ＥＭ耐性の比較を以下の条件で行った。 配線温度 ２５０℃ 電流密度 ５×１０5 Ａ／ｃｍ2 評価方法 比較品が断線した時間を１として発明品
の断線した時間を相対的に評価した。
ＥＭ耐性の比較を行った。なお、本実施例では、発明品
及び比較品共に、前記恒温放置処理として、２５０℃
で、５時間、１０時間及び５０時間の処理を行ったサン
プルについて、ＥＭ耐性の比較を以下の条件で行った。 配線温度 ２５０℃ 電流密度 ５×１０5 Ａ／ｃｍ2 評価方法 比較品が断線した時間を１として発明品
の断線した時間を相対的に評価した。
【００１９】この結果を表１に示す。
【００２０】
【表１】
【００２１】表１から、発明品は、比較品と比べＥＭ耐
性が、５時間の恒温放置処理では、８倍、１０時間の恒
温放置処理では、３０倍、５０時間の恒温放置処理で
は、２４倍向上したことが確認された。これは、Ａｌ−
Ｃｕ−Ｓｉ合金からなる配線４中に含有されていたＳｉ
が、Ｔｉ膜３と反応しＴｉＳｉ2 膜５が形成され、Ａｌ
−Ｃｕ−Ｓｉ合金からなる配線４中に存在していたＳｉ
の量を大幅に減少させることができた結果、従来のよう
に、Ｓｉが配線に析出して実質の配線幅が狭くなり、通
電中に局所的な温度上昇が生じてＥＭ耐性を著しく低下
することを抑制できたためである。
性が、５時間の恒温放置処理では、８倍、１０時間の恒
温放置処理では、３０倍、５０時間の恒温放置処理で
は、２４倍向上したことが確認された。これは、Ａｌ−
Ｃｕ−Ｓｉ合金からなる配線４中に含有されていたＳｉ
が、Ｔｉ膜３と反応しＴｉＳｉ2 膜５が形成され、Ａｌ
−Ｃｕ−Ｓｉ合金からなる配線４中に存在していたＳｉ
の量を大幅に減少させることができた結果、従来のよう
に、Ｓｉが配線に析出して実質の配線幅が狭くなり、通
電中に局所的な温度上昇が生じてＥＭ耐性を著しく低下
することを抑制できたためである。
【００２２】一方、比較品は、Ａｌ−Ｃｕ−Ｓｉ合金か
らなる配線４中に含有されていたＳｉが、前記恒温放置
処理の間に粗大化し、実質の配線幅が狭くなったため、
通電中に局所的な温度上昇が生じてＥＭ耐性を著しく低
下させたことが判る。なお、本実施例では、Ｔｉ膜３を
Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４の下地として形成
したが、これに限らず、Ｔｉ３膜は、Ａｌ−Ｃｕ−Ｓｉ
合金からなる配線４の下地、上層及び側面の少なくとも
一つに形成されていればよい。
らなる配線４中に含有されていたＳｉが、前記恒温放置
処理の間に粗大化し、実質の配線幅が狭くなったため、
通電中に局所的な温度上昇が生じてＥＭ耐性を著しく低
下させたことが判る。なお、本実施例では、Ｔｉ膜３を
Ａｌ−Ｃｕ−Ｓｉ合金からなる配線４の下地として形成
したが、これに限らず、Ｔｉ３膜は、Ａｌ−Ｃｕ−Ｓｉ
合金からなる配線４の下地、上層及び側面の少なくとも
一つに形成されていればよい。
【００２３】また、本実施例では、高融点金属膜とし
て、Ｔｉ膜を形成したが、これに限らず、Ｓｉとの化合
物を形成するこが可能であれば、例えば、Ｍｏ膜やＷ膜
等、他の高融点金属膜を形成してもよい。そして、本実
施例では、Ａｌ＝９８．５％、Ｃｕ＝０．５％、Ｓｉ＝
１．０％の組成を備えたＡｌ−Ｃｕ−Ｓｉ合金からなる
配線４を形成したが、これに限らず、Ａｌ−Ｃｕ−Ｓｉ
合金からなる配線４の各成分の組成比は、所望により決
定してよい。
て、Ｔｉ膜を形成したが、これに限らず、Ｓｉとの化合
物を形成するこが可能であれば、例えば、Ｍｏ膜やＷ膜
等、他の高融点金属膜を形成してもよい。そして、本実
施例では、Ａｌ＝９８．５％、Ｃｕ＝０．５％、Ｓｉ＝
１．０％の組成を備えたＡｌ−Ｃｕ−Ｓｉ合金からなる
配線４を形成したが、これに限らず、Ａｌ−Ｃｕ−Ｓｉ
合金からなる配線４の各成分の組成比は、所望により決
定してよい。
【００２４】また、Ａｌ−Ｃｕ−Ｓｉ合金からなる配線
４の他、Ｓｃ、Ｐｄ、Ｈｆのうちの少なくとも一種と、
Ｓｉとを所定量含有したＡｌ合金からなる配線を形成し
た場合でも、同様の効果を得ることができる。そして、
本実施例では、４００℃で３０分間のアロイ処理を行う
ことにより、ＴｉとＳｉとの化合物（ＴｉＳｉ2 ）を形
成したが、これに限らず、ＴｉとＳｉとの化合物を形成
することが可能な温度で行う熱処理であれば、他の熱処
理を行ってもよい。
４の他、Ｓｃ、Ｐｄ、Ｈｆのうちの少なくとも一種と、
Ｓｉとを所定量含有したＡｌ合金からなる配線を形成し
た場合でも、同様の効果を得ることができる。そして、
本実施例では、４００℃で３０分間のアロイ処理を行う
ことにより、ＴｉとＳｉとの化合物（ＴｉＳｉ2 ）を形
成したが、これに限らず、ＴｉとＳｉとの化合物を形成
することが可能な温度で行う熱処理であれば、他の熱処
理を行ってもよい。
【００２５】また、本実施例では、２５０℃で恒温放置
処理を行ったが、これに限らず、恒温放置処理は、Ａｌ
−Ｃｕ−Ｓｉ合金からなる配線４を形成した場合は、Ｃ
ｕがＡｌに固溶できる下限温度より低い温度で行えばよ
く、Ｓｃ、Ｐｄ、Ｈｆのうちの少なくとも一種と、Ｓｉ
とを所定量含有したＡｌ合金からなる配線を形成した場
合には、当該Ａｌ合金からなる配線に含まれる金属（Ｓ
ｃ、Ｐｄ、Ｈｆのうちの少なくとも一種）がＡｌに固溶
できる下限温度より低い温度で行えばよい。
処理を行ったが、これに限らず、恒温放置処理は、Ａｌ
−Ｃｕ−Ｓｉ合金からなる配線４を形成した場合は、Ｃ
ｕがＡｌに固溶できる下限温度より低い温度で行えばよ
く、Ｓｃ、Ｐｄ、Ｈｆのうちの少なくとも一種と、Ｓｉ
とを所定量含有したＡｌ合金からなる配線を形成した場
合には、当該Ａｌ合金からなる配線に含まれる金属（Ｓ
ｃ、Ｐｄ、Ｈｆのうちの少なくとも一種）がＡｌに固溶
できる下限温度より低い温度で行えばよい。
【００２６】そして、この恒温放置処理は、例えば、組
み立て工程終了後等、該恒温放置処理が終了した後に、
再び前記固溶できる下限温度以上の温度がかかる熱処理
が施されない時に行うことが望ましい。これは、前記恒
温処理により、析出させたＡｌ−Ｃｕ系合金等が、後の
熱処理により再びＡｌ合金中に固溶してしまうことを防
止するためである。
み立て工程終了後等、該恒温放置処理が終了した後に、
再び前記固溶できる下限温度以上の温度がかかる熱処理
が施されない時に行うことが望ましい。これは、前記恒
温処理により、析出させたＡｌ−Ｃｕ系合金等が、後の
熱処理により再びＡｌ合金中に固溶してしまうことを防
止するためである。
【００２７】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法は、Ａｌ−Ｓｉ−Ｃｕ合金からなる配
線、または、Ｓｉと、Ｓｃ、Ｐｄ、Ｈｆのうちの少なく
とも一種と、を含有するＡｌ合金からなる配線の下地、
上層、側面の少なくとも一つに、高融点金属膜を形成し
た後、該高融点金属とＳｉとの化合物が形成される温度
以上で熱処理を行うことで、前記配線中のＳｉと高融点
金属とを反応させることができる。従って、配線中に存
在していたＳｉの量を大幅に減少させることができる。
この結果、従来のように、Ｓｉが配線中に析出して実質
の配線幅が狭くなることを防止することができ、ＥＭ耐
性を著しく向上することができる。
体装置の製造方法は、Ａｌ−Ｓｉ−Ｃｕ合金からなる配
線、または、Ｓｉと、Ｓｃ、Ｐｄ、Ｈｆのうちの少なく
とも一種と、を含有するＡｌ合金からなる配線の下地、
上層、側面の少なくとも一つに、高融点金属膜を形成し
た後、該高融点金属とＳｉとの化合物が形成される温度
以上で熱処理を行うことで、前記配線中のＳｉと高融点
金属とを反応させることができる。従って、配線中に存
在していたＳｉの量を大幅に減少させることができる。
この結果、従来のように、Ｓｉが配線中に析出して実質
の配線幅が狭くなることを防止することができ、ＥＭ耐
性を著しく向上することができる。
【００２８】また、この熱処理工程を行った後に、前記
Ａｌ配線に含まれる金属がＡｌに固溶できる下限温度よ
り低い温度で所定時間、恒温放置することで、当該配線
膜の粒界に、Ａｌ−Ｃｕ系合金、またはＡｌに含まれる
金属に応じて、Ａｌ−Ｓｃ系合金、Ａｌ−Ｐｄ系合金、
Ａｌ−Ｈｆ系合金を析出することができる結果、さらに
ＥＭ耐性を向上することができる。
Ａｌ配線に含まれる金属がＡｌに固溶できる下限温度よ
り低い温度で所定時間、恒温放置することで、当該配線
膜の粒界に、Ａｌ−Ｃｕ系合金、またはＡｌに含まれる
金属に応じて、Ａｌ−Ｓｃ系合金、Ａｌ−Ｐｄ系合金、
Ａｌ−Ｈｆ系合金を析出することができる結果、さらに
ＥＭ耐性を向上することができる。
【００２９】前記高融点金属膜として、Ｔｉ膜、Ｍｏ
膜、Ｗ膜のうちのいずれかを形成することで、前記熱処
理工程において、高融点金属とＳｉとの化合物をより形
成し易くなり、配線中に存在していたＳｉの量をさらに
効果的に減少させることができる。また、前記熱処理を
３５０℃以上の温度で行うことで、前記高融点金属とＳ
ｉとの反応をさらに行い易くすることができる。そし
て、前記恒温放置処理を組み立て工程終了後に行うこと
で、その恒温処理により析出させたＡｌ−Ｃｕ系合金等
が、後の熱処理により再びＡｌ合金中に固溶してしまう
ことを防止することができる。
膜、Ｗ膜のうちのいずれかを形成することで、前記熱処
理工程において、高融点金属とＳｉとの化合物をより形
成し易くなり、配線中に存在していたＳｉの量をさらに
効果的に減少させることができる。また、前記熱処理を
３５０℃以上の温度で行うことで、前記高融点金属とＳ
ｉとの反応をさらに行い易くすることができる。そし
て、前記恒温放置処理を組み立て工程終了後に行うこと
で、その恒温処理により析出させたＡｌ−Ｃｕ系合金等
が、後の熱処理により再びＡｌ合金中に固溶してしまう
ことを防止することができる。
【図１】本発明の一実施例にかかる半導体装置の製造工
程の一部を示す部分断面図である。
程の一部を示す部分断面図である。
１ 半導体装置 ２ 酸化膜 ３ Ｔｉ膜 ４ Ａｌ−Ｃｕ−Ｓｉ合金からなる配線 ５ ＴｉＳｉ2 膜 ６ Ｓｉの含有量が減少した配線 ７ パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−225822（ＪＰ，Ａ) 特開 昭63−70455（ＪＰ，Ａ) 特開 平１−289140（ＪＰ，Ａ) 特開 平２−1126（ＪＰ，Ａ) 特開 平４−192332（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (5)
- 【請求項１】 銅とシリコンとを所定量含有したアルミ
ニウム合金からなる配線の下地、上層及び側面の少なく
とも一つに、高融点金属膜を形成する第１工程と、前記
高融点金属膜形成後、該高融点金属とシリコンとの化合
物が形成される温度以上で熱処理を行う第２工程と、前
記熱処理を行った後、前記所定量の銅がアルミニウムに
固溶できる下限温度より低い温度で、該配線膜の粒界に
アルミニウム−銅系合金が析出する時間、恒温放置する
第３工程と、を含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 スカンジウム、パラジウム、ハフニウム
のうちの少なくとも一種の金属とシリコンとを所定量含
有したアルミニウム合金からなる配線の下地、上層及び
側面の少なくとも一つに、高融点金属膜を形成する第１
工程と、前記高融点金属膜形成後、該高融点金属とシリ
コンとの化合物が形成される温度以上で熱処理を行う第
２工程と、前記熱処理を行った後、前記アルミニウム合
金からなる配線に含まれる前記所定量の金属がアルミニ
ウムに固溶できる下限温度より低い温度で、該配線膜の
粒界にアルミニウムと前記金属との合金が析出する時
間、恒温放置する第３工程と、を含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】 前記高融点金属膜として、チタン膜、モ
リブデン膜、タングステン膜のうちのいずれかを形成す
ることを特徴とする請求項１または請求項２に記載の半
導体装置の製造方法。 - 【請求項４】 前記熱処理を３５０℃以上の温度で行う
ことを特徴とする請求項１ないし請求項３のいずれか一
項に記載の半導体装置の製造方法。 - 【請求項５】 前記恒温放置する処理を、組み立て工程
終了後に行うことを特徴とする請求項１ないし請求項４
のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089990A JP3033803B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089990A JP3033803B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302602A JPH06302602A (ja) | 1994-10-28 |
| JP3033803B2 true JP3033803B2 (ja) | 2000-04-17 |
Family
ID=13986078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5089990A Expired - Fee Related JP3033803B2 (ja) | 1993-04-16 | 1993-04-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3033803B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223759B1 (ko) * | 1995-12-16 | 1999-10-15 | 김영환 | 반도체 소자의 금속배선 형성 방법 |
| KR102462381B1 (ko) * | 2017-12-19 | 2022-11-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
-
1993
- 1993-04-16 JP JP5089990A patent/JP3033803B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06302602A (ja) | 1994-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965656A (en) | Semiconductor device | |
| JP3296708B2 (ja) | 金属導電体用多層Ａｌ合金構造 | |
| JP2004506814A (ja) | スパッタリングターゲット | |
| JP3033803B2 (ja) | 半導体装置の製造方法 | |
| JP2946978B2 (ja) | 配線形成方法 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JP3184001B2 (ja) | 半導体装置の製造方法 | |
| JP2810076B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006237374A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JP3356319B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06177117A (ja) | スパッタターゲットとこれを使用する半導体装置の製造方法 | |
| JP2992524B2 (ja) | 半導体素子の配線形成方法 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH06302601A (ja) | 半導体装置の製造方法 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JPH0964033A (ja) | 半導体装置の製造方法 | |
| JPS60251663A (ja) | 半導体装置 | |
| JPH0762529A (ja) | スパッタリングターゲットの製造方法 | |
| JPH06208999A (ja) | 半導体装置の製造方法 | |
| JP2714847B2 (ja) | 半導体装置の製造方法 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JPH0677161A (ja) | 半導体素子の製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPS63263744A (ja) | アルミニウム合金薄膜配線 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |