JP3184001B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3184001B2
JP3184001B2 JP11194893A JP11194893A JP3184001B2 JP 3184001 B2 JP3184001 B2 JP 3184001B2 JP 11194893 A JP11194893 A JP 11194893A JP 11194893 A JP11194893 A JP 11194893A JP 3184001 B2 JP3184001 B2 JP 3184001B2
Authority
JP
Japan
Prior art keywords
wiring
aluminum
alloy
semiconductor device
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11194893A
Other languages
English (en)
Other versions
JPH06260542A (ja
Inventor
剛直 根本
武志 青木
毅 野上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
JFE Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JFE Steel Corp filed Critical JFE Steel Corp
Priority to JP11194893A priority Critical patent/JP3184001B2/ja
Publication of JPH06260542A publication Critical patent/JPH06260542A/ja
Application granted granted Critical
Publication of JP3184001B2 publication Critical patent/JP3184001B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関わり、特に、パッケージング工程における熱処理、
あるいは、バーンイン試験工程における熱処理と、アル
ミニウム(以下、『Al』という)に添加した元素を配
線の粒界等に析出させるための恒温放置処理とを兼用
し、エレクトロマイグレーション耐性(以下、『EM耐
性』という)を向上させるための恒温放置処理時間を短
縮した半導体装置の製造方法に関する。
【0002】
【従来の技術】従来から、半導体装置の微細化及び高集
積化に伴って、素子の微細化が行われてきている。この
ため、配線の電流密度が大きくなり、局所的な断線や抵
抗の増加が生じ易くなってきており、配線のEM耐性を
向上することが益々要求されてきている。このエレクト
ロマイグレーション(EM)は、金属イオンに電子が衝
突してボイドを発生させ、断線に至らしめる現象であ
る。
【0003】そこで、近年では、配線のEM耐性を向上
する方法の一つとして、Alに種々の元素を添加したA
l合金からなる配線が検討されてきている。そのなかで
も、特にEM耐性を向上する配線材料として、Alに銅
(以下、『Cu』という)、パラジウム(以下、『P
d』という)、チタン(以下、『Ti』という)、スカ
ンジウム(以下、『Sc』という)及びハフニウム(以
下、『Hf』という)等を添加したAl合金が広く使用
されている。
【0004】これらの金属(元素)が添加されたAl合
金からなる配線は、所望の熱処理(恒温放置処理)を行
うことで、配線の粒界等に、AlとAlに添加した元素
からなる合金を効率よく析出させ、これをボイドのシン
クとして働かせることで、EM耐性を向上している。
【0005】
【発明が解決しようとする課題】しかしながら、前記配
線の粒界等に、最適な量のAlとAlに添加した元素か
らなる合金(例えば、Al−Cu系合金等)を十分に析
出させるには、長時間の恒温放置処理が必要であり、ま
た、工程数が増加するため、半導体装置の生産性を著し
く低下させるという問題があった。
【0006】さらに、ウエハやパッケージ等に、前記恒
温放置処理を行うための装置が新たに必要となるため、
設備費がかかると共に、ランニングコストが増加すると
いう問題があった。そしてまた、前記恒温放置処理を行
うための装置を設置する場所の確保が必要であるという
問題もあった。
【0007】また、前記のように、配線のEM耐性を向
上するための恒温熱処理工程を行っても、前記Al合金
からなる配線にシリコン(以下、『Si』という)が、
所定量以上含まれていると、当該配線にSiが析出して
実質の配線幅を狭くしてしまい、通電中に局所的な温度
上昇が生じてEM耐性を著しく低下させるという問題が
あった。
【0008】本発明は、このような従来の問題点を解決
することを課題とするものであり、パッケージング工程
における熱処理、あるいは、バーンイン試験工程におけ
る熱処理と、Al合金に添加した元素とAlとの合金を
配線の粒界等に析出させるための恒温放置処理とを兼用
することで、該恒温放置処理時間を短縮すると共に、工
程数の削減を行い、且つ、恒温放置処理用の設備を不要
にした半導体装置の製造方法を提供することを目的とす
る。
【0009】
【課題を解決するための手段】この目的を達成するため
に、本発明は、半導体基板上の所望位置に、Al合金か
らなる配線が形成された半導体装置の製造方法におい
て、エレクトロマイグレーション耐性向上用元素と、S
iと、を含む、前記Al合金からなる配線を形成する第
1工程と、前記配線に含まれる前記エレクトロマイグレ
ーション耐性向上用元素がAlに固溶する限界未満であ
って且つ前記配線に含まれる前記SiがAlに固溶する
限界以上の温度で、該配線の粒界に前記エレクトロマイ
グレーション耐性向上用元素とAlとの合金が析出する
時間、恒温放置処理する第2工程と、を含み、前記第2
工程の一部は、パッケージング工程中に、当該パッケー
ジング工程に必要な恒温放置処理温度で恒温放置処理す
工程であることを特徴とする半導体装置の製造方法を
提供するものである。
【0010】そして、半導体基板上の所望位置に、Al
合金からなる配線が形成された半導体装置の製造方法に
おいて、エレクトロマイグレーション耐性向上用元素
と、当該エレクトロマイグレーション耐性向上用元素の
含有量以下のSiと、を含む、前記Al合金からなる配
線を形成する第1工程と、前記配線に含まれる前記エレ
クトロマイグレーション耐性向上用元素がAlに固溶す
る限界未満の温度で、該配線の粒界に前記エレクトロマ
イグレーション耐性向上用元素とAlとの合金が析出す
る時間、恒温放置処理する第2工程と、を含み、前記第
2工程の一部は、パッケージング工程中に、当該パッケ
ージング工程に必要な恒温放置処理温度で恒温放置処理
する工程であることを特徴とする半導体装置の製造方法
を提供するものである。
【0011】また、半導体基板上の所望位置に、Al合
金からなる配線が形成された半導体装置の製造方法にお
いて、エレクトロマイグレーション耐性向上用元素と、
Siと、を含む、前記Al合金からなる配線を形成する
第1工程と、前記配線に含まれる前記エレクトロマイグ
レーション耐性向上用元素がAlに固溶する限界未満で
あって且つ前記配線に含まれる前記SiがAlに固溶す
る限界以上の温度で、該配線の粒界に前記エレクトロマ
イグレーション耐性向上用元素とAlとの合金が析出す
る時間、恒温放置処理する第2工程と、を含み、前記第
2工程の一部は、バーンイン試験工程中に、当該バーン
イン試験工程に必要な恒温放置処理温度で恒温放置処理
する工程であることを特徴とする半導体装置の製造方法
を提供するものである。
【0012】そしてまた、半導体基板上の所望位置に、
Al合金からなる配線が形成された半導体装置の製造方
法において、エレクトロマイグレーション耐性向上用元
素と、当該エレクトロマイグレーション耐性向上用元素
の含有量以下のSiと、を含む、前記Al合金からなる
配線を形成する第1工程と、前記配線に含まれる前記エ
レクトロマイグレーション耐性向上用元素がAlに固溶
する限界未満の温度で、該配線の粒界に前記エレクトロ
マイグレーション耐性向上用元素とAlとの合金が析出
する時間、恒温放置処理する第2工程と、を含み、前記
第2工程の一部は、バーンイン試験工程中に、当該バー
ンイン試験工程に必要な恒温放置処理温度で恒温放置処
理する工程であることを特徴とする半導体装置の製造方
法を提供するものである。
【0013】さらに、半導体基板上の所望位置に、Al
合金からなる配線が形成された半導体装置の製造方法に
おいて、エレクトロマイグレーション耐性向上用元素を
含む、前記Al合金からなる配線を形成する第1工程
と、前記配線に含まれる前記エレクトロマイグレーショ
ン耐性向上用元素がAlに固溶する限界未満の温度で、
該配線の粒界に前記エレクトロマイグレーション耐性向
上用元素とAlとの合金が析出する時間、恒温放置処理
する第2工程と、を含み、パッケージング工程中あるい
はバーンイン試験工程中に行われる熱処理を、前記エレ
クトロマイグレーション耐性向上用元素とAlとの合金
を析出させる恒温放置処理として兼用することを特徴と
する半導体装置の製造方法を提供するものである。
お、この製造方法における前記アルミニウム合金として
は、アルミニウム−銅合金が好適である。そして、上記
各発明における前記EM耐性向上用元素としては、銅が
好適である。またさらに、半導体基板上の所望位置に、
Al合金からなる配線が形成された半導体装置の製造方
法において、前記恒温放置処理温度が、300℃以下で
あることを特徴とする半導体装置の製造方法を提供する
ものである。また、前記第2工程における恒温放置処理
は、前記パッケージング工程に必要な恒温放置処理温度
で行う恒温放置処理の時間を、前記エレクトロマイグレ
ーション耐性向上用元素とAlとの合金が前記配線の粒
界に析出するために十分であるように設定されることに
よって実施することができる。 そして、前記第2工程
は、前記配線を形成した半導体基板をチップに分割した
後に実施することもできる。
【0014】
【作用】請求項1記載の発明によれば、EM耐性向上用
元素と、第2工程で行う恒温放置処理温度下でAlに対
して固溶し得る上限濃度以下の濃度のSiと、を含むA
l合金からなる配線を形成した後、パッケージング工程
中に、前記Alに対してEM耐性向上用元素が固溶し得
る下限温度より低い温度で恒温放置処理が行われること
で、ダイボンドキュアの際に行う熱処理及びモールドキ
ュアの際に行う熱処理等、前記パッケージング工程にお
ける熱処理を前記Alに添加したEM耐性向上用元素
とAlとの合金(例えば、Al−Cu系合金等)を粒界
等に析出させるために行う熱処理の一部として兼用する
ことができる。従って、本来、前記Alに添加したEM
耐性向上用元素とAlとの合金を析出させるために必要
な恒温放置処理時間を大幅に短縮することができると共
に、工程数の削減を行うことができる。
【0015】また、前記Al合金に含有されているSi
の量は、前記恒温放置処理温度におけるAlに対する固
溶限以下の濃度であるため、当該恒温放置処理後の配線
中にSiが析出することがない。従って、Siにより実
質的な配線幅が狭くなることがないため、EM耐性を十
分に向上することができる。そしてまた、請求項2記載
の発明によれば、EM耐性向上用元素と、当該EM耐性
向上用元素の含有量以下のSiと、を含むAl合金から
なる配線を形成した後、パッケージング工程中に、前記
Alに対してEM耐性向上用元素が固溶し得る下限温度
より低い温度で恒温放置処理されることで、ダイボンド
キュアの際に行う熱処理及びモールドキュアの際に行う
熱処理等、前記パッケージング工程における熱処理を
前記Alに添加したEM耐性向上用元素とAlとの合金
を析出させるために行う熱処理の一部として兼用するこ
とができる。従って、本来、前記Alに添加したEM耐
性向上用元素とAlとの合金を析出させるために必要な
恒温放置処理時間を大幅に短縮することができると共
に、工程数の削減を行うことができる。
【0016】また、前記Al合金中に含有されているS
iの量は、EM耐性向上用元素の含有量より少ないた
め、前記恒温放置処理後の配線中にSiが析出する量を
大幅に削減することができる。従って、Siにより実質
的な配線幅が狭くなることを抑制することができるた
め、EM耐性を十分に向上することができる。そして、
請求項3記載の発明によれば、EM耐性向上用元素と、
第2工程で行う恒温放置処理温度下でAlに対して固溶
し得る上限濃度以下の濃度のSiと、を含むAl合金か
らなる配線を形成した後、バーンイン試験工程中に、前
記Alに対してEM耐性向上用元素が固溶し得る下限温
度より低い温度で恒温放置処理が行われることで、当該
バーンイン試験工程で行う熱処理を前記Alに添加し
EM耐性向上用元素とAlとの合金を粒界等に析出さ
せるために行う熱処理の一部として兼用することができ
る。従って、本来、前記Alに添加したEM耐性向上用
元素とAlとの合金を粒界等に析出させるために必要な
恒温放置処理時間を大幅に短縮することができると共
に、工程数の削減を行うことができる。
【0017】また、前記Al合金に含有されているSi
の量は、前記恒温放置処理温度におけるAlに対する固
溶限以下の濃度であるため、当該恒温放置処理後の配線
中にSiが析出することがない。従って、Siにより実
質的な配線幅が狭くなることがないため、EM耐性を十
分に向上することができる。さらにまた、請求項4記載
の発明によれば、EM耐性向上用元素と、当該EM耐性
向上用元素の含有量以下のSiと、を含むAl合金から
なる配線を形成した後、バーンイン試験工程中に、前記
Alに対してEM耐性向上用元素が固溶し得る下限温度
より低い温度で恒温放置処理が行われることで、当該バ
ーンイン試験工程で行う熱処理を前記Alに添加した
EM耐性向上用元素とAlとの合金を析出させるために
行う熱処理の一部として兼用することができる。従っ
て、本来、前記Alに添加したEM耐性向上用元素とA
lとの合金を粒界等に析出させるために必要な恒温放置
処理時間を大幅に短縮することができると共に、工程数
の削減を行うことができる。
【0018】また、前記Al合金中に含有されているS
iの量は、EM耐性向上用元素の含有量より少ないた
め、前記恒温放置処理後の配線中にSiが析出する量を
大幅に削減することができる。従って、Siにより実質
的な配線幅が狭くなることを抑制することができるた
め、EM耐性を十分に向上することができる。そして、
請求項5記載の発明によれば、パッケージング工程中あ
るいはバーンイン試験工程中に行われる熱処理を、前記
EM耐性向上用元素とAlとの合金を析出させる恒温放
置処理として兼用するため、前記Alに添加したEM耐
性向上用元素とAlとの合金を粒界等に析出させるため
に必要な恒温放置処理時間を大幅に短縮することができ
ると共に、工程数の削減を行うことができる。さらに、
Alに添加されるEM耐性向上用元素としては、後述の
ように種々の元素が考えられるが、請求項6記載の発明
のように、銅が好適である。
【0019】そしてさらに、請求項7記載の発明によれ
ば、前記恒温放置処理を、300℃以下の温度で行うこ
とで、前記作用に加え、配線の粒界等に、前記Alに添
加した元素とAlとの合金をさらに効率よく析出させる
ことができる。なお、前記恒温放置処理は、前記パッケ
ージング工程及びバーンイン試験工程において、400
℃以上の温度で行う熱処理が終了した後に行うことが好
適である。これは、前記恒温放置処理により析出させ
た、Alに添加したEM耐性向上用元素とAlとの合金
が、400℃以上の温度で行う熱処理により、再びAl
合金中に固溶してしまい、EM耐性が低下することを防
止するためである。ここで、Alに添加することにより
配線のEM耐性を向上することが可能な元素であるEM
耐性向上用元素は、少なくとも、Cu、Pd、Ti、S
c、Hfを含んでおり、またそれら各元素を組み合わせ
たものでもよい。
【0020】
【実施例】次に、本発明に係る実施例について、図面を
参照して説明する。 (実施例1)図1ないし図6は、本発明の実施例に係る
半導体装置の製造工程の一部を示す部分断面図である。
【0021】図1に示す工程では、所望の処理が施され
たウエハ1上に熱酸化を行い、膜厚が0.6μm程度の
シリコン酸化膜2を形成する。次に、前記シリコン酸化
膜2上に、スパッタ法により、Al=99.5%、Cu
=0.5%の組成を備えたAl−Cu合金からなる配線
膜3を、0.8〜1.2μm程度の膜厚で蒸着する。
【0022】次いで、図2に示す工程では、図1に示す
工程で得た配線膜3上に、レジストを塗布した後、これ
をパターニングして配線形成用のマスクを形成する。次
に、前記配線形成用マスクをマスクとして、前記配線膜
3をパターニングし、配線幅が1.2μm程度の配線4
を形成する。次に、前記配線4が形成されたウエハ1に
所望の工程を行った後、CVD(Chemical Vapor Depos
ition )法によりパッシベーション膜5を形成する。
【0023】次いで、図3に示す工程では、図2に示す
工程で得たウエハ10をスクライブライン12に沿って
ダイシングソー13により分割(スクライビング)し、
チップ14を得る。次に、図4に示す工程では、図3に
示す工程で分割したチップ14をリードフレーム15と
いわれる金属でできた薄い部品の所定位置に接着(ダイ
ボンディング)する。この時、前記リードフレーム15
の中央部には、Ag入りエポキシ樹脂16が塗布されて
おり、チップ14を押しつけるだけでチップ14は、
止めされる。
【0024】次いで、この状態で、200℃で2時間の
ダイボンドキュアを行い、前記Ag入りエポキシ樹脂1
6を硬化し、チップ14とリードフレーム15とを電気
的に接続する。次に、図5に示す工程では、図4に示す
工程で得たチップ14のボンディングパッドとリードフ
レーム15の所定領域をAu線17により電気的に接続
するワイヤーボンディングを行う。
【0025】次いで、図6に示す工程では、図5に示す
工程で得たリードフレーム15を金型18の中に並べ、
そこへモールド樹脂(エポキシ樹脂)を流し込んだ後、
250℃で10時間の熱処理を行い、前記モールド樹脂
中の水分等を放出させるモールドキュア工程を行い、該
モールド樹脂を硬化する。ここで、このモールドキュア
工程は、通常、250℃、2時間程度の熱処理で十分で
あるが、本実施例では、このモールドキュア工程で行う
熱処理と、前記配線4の粒界等にAl−Cu系合金を効
率良く析出させるための恒温放置処理とを兼用するた
め、250℃で10時間の熱処理を行った。
【0026】なお、本実施例で使用したAl=99.5
%、Cu=0.5%の組成からなるAl合金におけるA
lに対するCuの固溶限温度は、280℃であることか
ら、前記熱処理は、Alに対するCuの固溶限以下の温
度で行われた。その後、前記モールド樹脂の周囲に出て
いるリードを所定の長さに切断し、折り曲げる等、所望
の工程を行い製品を完成する。
【0027】次に、実施例1に基づいて、表1に示すサ
ンプルを作製し、各々のサンプルについて、EM耐性の
評価を以下の条件により行った。なお、表1において、
サンプルNo.1は、400℃以上の熱処理を行った後
に、Alに対してCuが固溶し得る下限温度より低い
度での熱処理が行われなかった半導体装置、サンプルN
o.2は、通常のモールドキュア工程(250℃で2時
間)を行った半導体装置、サンプルNo.3は、モルー
ドキュア工程と恒温放置処理とを兼用(250℃で10
時間)した本実施例で得た半導体装置、サンプルNo.
4は、400℃以上の熱処理を行った後に、モールドキ
ュア工程等を行わずに、Alに対してCuが固溶し得る
下限温度より低い温度(250℃で10時間)の熱処理
を行った半導体装置である。
【0028】
【表1】 (条件) 環境温度 室温 配線温度 250℃ 電流密度 5×105 A/cm2 評価方法 各サンプルの50%が断線するまでの時
間/サンプルNo.1の50%が断線するまでの時間 この結果を表2に示す。
【表2】
【0029】表2から、パッケージング工程におけるモ
ールドキュア工程で行う熱処理と、配線4の粒界等に、
Al−Cu系合金を析出させるために行う恒温放置処理
とを兼用したサンプルNo.3は、恒温放置処理を単独
で行ったサンプルNo.4と同等のEM耐性が得られた
ことが確認された。これより、モールドキュア工程で行
う熱処理と前記恒温放置処理時間を兼用し、該恒温放置
処理時間を2時間程度短縮しても、優れたEM耐性を得
ることができることが立証された。
【0030】また、モールドキュア工程後、恒温放置処
理を行わなかったサンプルNo.2は、サンプルNo.
1に比べ、多少のEM耐性の向上は見られるものの、十
分ではなかった。なお、実施例1では、パッケージング
工程におけるモールドキュア工程での熱処理を、配線4
にAl−Cu系合金を析出させるための恒温放置処理の
一部として兼用し、250℃で10時間の熱処理を行っ
たが、これに限らず、この熱処理の温度及び時間は、A
lに対してCu固溶し得る下限温度より低い温度であ
れば、前記パッケージング工程における熱履歴により適
宜決定すればよい。
【0031】また、実施例1では、パッケージング工程
におけるモールドキュア工程での熱処理を、配線4にA
l−Cu系合金を析出させるための恒温放置処理の一部
として兼用したが、これに限らず、400℃以上の温度
で行う熱処理が終了した後であって、パッケージング工
程での熱処理と兼用することが可能であれば、他のパッ
ケージング工程と前記恒温放置処理を兼用してもよい。
この場合も、パッケージング工程の熱履歴を考慮して、
恒温放置処理条件を決定することで、当該恒温放置処理
時間を短縮することができる。 (実施例2)次に、本発明に係る実施例2について、図
面を参照して説明する。
【0032】先ず、前記実施例1の図1及び図2に示す
工程と同様にしてパッシベーション膜5が形成されたウ
エハ1を製造する。次に、図2に示す工程で得たウエハ
1に、図7に示すように、100℃の温度で30時間の
熱処理を行いバーンイン試験を実施する。次いで、前記
バーンイン試験が終了したウエハ1を、100℃から2
50℃まで上昇させた後、この温度で8時間の恒温放置
処理を行い、前記配線4の粒界等にAl−Cu系合金を
析出させる。
【0033】なお、本実施例で使用したAl=99.5
%、Cu=0.5%の組成からなるAl合金におけるA
lに対するCuの固溶限温度は、280℃であることか
ら、前記熱処理は、Alに対してCu固溶し得る下限
温度より低い温度で行われた。この恒温放置処理は、前
記バーンイン試験工程における熱処理(熱履歴)を考慮
して(差し引いて)行えばよい。即ち、前記バーンイン
試験工程における熱処理を、配線4の粒界等にAl−C
u系合金を析出させるための恒温放置処理の一部として
兼用し、バーンイン試験工程における熱処理及び前記恒
温放置熱処理により、配線4の粒界等にAl−Cu系を
析出させるため、恒温放置処理時間を大幅に短縮するこ
とができる。このようにして、配線4の粒界等に、最適
な量のAl−Cu系合金を効率良く析出させた。
【0034】次に、実施例2に基づいて、表3に示すサ
ンプルを作製し、各々のサンプルについて、EM耐性の
評価を以下の条件により行った。なお、表3において、
サンプルNo.5は、400℃以上の熱処理を行った後
に、Alに対してCu固溶し得る下限温度より低い
度での熱処理が行われなかった半導体装置、サンプルN
o.6は、通常のバーンイン試験(100℃で30時
間)を行った半導体装置、サンプルNo.7は、バーン
イン試験と恒温放置処理とを兼用(100℃で30時間
の熱処理を行った後、250℃で8時間の恒温放置処
理)した本実施例で得た半導体装置、サンプルNo.8
は、400℃以上の熱処理を行った後に、バーンイン試
験を行わずに、Alに対してCu固溶し得る下限温度
より低い温度(250℃で10時間)の熱処理を行った
半導体装置である。
【0035】
【表3】 (条件) 環境温度 室温 配線温度 250℃ 電流密度 5×105 A/cm2 評価方法 各サンプルの50%が断線するまでの時
間/サンプルNo.5の50%が断線するまでの時間 この結果を表4に示す。
【0036】
【表4】 表4から、バーンイン試験工程で行う熱処理と、配線4
の粒界等にAl−Cu系合金を析出させるために行う恒
温放置処理とを兼用したサンプルNo.7は、恒温放置
処理を単独で行ったサンプルNo.8と同等のEM耐性
が得られたことが確認された。これより、バーンイン試
験工程で行う熱処理と前記恒温放置処理時間を兼用し、
該恒温放置処理時間を2時間程度短縮しても、優れたE
M耐性を得ることができることが立証された。
【0037】また、バーンイン試験工程後、恒温放置処
理を行わなかったサンプルNo.6は、サンプルNo.
5に比べ、多少のEM耐性の向上は見られるものの、十
分ではなかった。なお、実施例2では、バーンイン試験
工程での熱処理を、配線4の粒界等にAl−Cu系合金
を析出させるための恒温放置処理の一部として兼用し、
250℃で10時間の熱処理を行ったが、これに限ら
ず、この熱処理の温度及び時間は、Alに対してCu
固溶し得る下限温度より低い温度であれば、前記バーン
イン試験工程における熱履歴により適宜決定すればよ
い。そして、この場合も、バーンイン試験工程での熱履
歴を考慮して、Cuを析出するための熱処理時間を決定
することで、当該熱処理時間を短縮することができる。
【0038】また、実施例2では、バーンイン試験が終
了した後に、恒温放置処理を行ったが、これに限らず、
前記恒温放置処理は、400℃以上の温度で行う熱処理
が終了した後であって、バーンイン試験工程の熱処理と
の兼用が可能であれば、バーンイン試験の開始直後等に
行ってもよい。なお、実施例1及び実施例2では、配線
膜3として、Al=99.5%、Cu=0.5%の組成
からなるAl合金を使用したが、これに限らず、Alと
Cuの組成比は、所望により決定してよい。
【0039】そして、本発明に係る半導体装置の配線4
は、前記恒温放置処理温度下でAlに対して固溶し得る
上限濃度以下の濃度、あるいは、Cuの含有量以下であ
れば、Siを含有してもよい。さらに、Alに添加する
元素は、Cuに限らず、Pd、Ti、Sc、Hf等、添
加することにより配線4のEM耐性を向上することが可
能な元素であれば、他の元素を添加してもよく、またこ
れらを組み合わせて添加してもよい。
【0040】そしてさらに、実施例1及び実施例2は、
一例であり、素子の膜厚や成膜方法等は、所望により決
定してよい。
【0041】
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によればパッケージング工程におけ
る熱処理もしくはバーンイン試験工程中における熱処理
を、Alに添加したEM耐性向上用元素とAlとの合金
を析出させるために行う恒温放置処理として兼用するよ
うにしたため、かかる合金を析出させるために必要な恒
温放置処理時間を大幅に短縮することができると共に、
工程数の削減を行うことができる。この結果、EM耐性
が十分に向上した配線を備えた半導体装置を効率良く生
産することができる。また、前記恒温放置処理を行うた
めの装置を設置する必要がないと共に、ランニングコス
トの削減を達成することができる。
【0042】
【0043】
【0044】
【0045】そして、請求項記載の発明によれば、前
記恒温放置処理を、300℃以下の温度で行うことで、
前記効果に加え、配線の粒界等に、前記Alに添加した
EM耐性向上用元素とAlとの合金をさらに効率よく析
出させることができる。
【図面の簡単な説明】
【図1】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図2】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図3】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図4】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分斜視図である。
【図5】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分斜視図である。
【図6】本発明の実施例1にかかる半導体装置の製造工
程の一部を示す部分断面図である。
【図7】本発明の実施例2にかかるバーンイン試験と恒
温放置処理の温度と時間の履歴を示す図である。
【符号の説明】
1 ウエハ 2 シリコン酸化膜 3 配線膜 4 配線 5 パッシベーション膜 12 スクライブライン 13 ダイシングソー 14 チップ 15 リードフレーム 16 Ag入りエポキシ樹脂 17 Au配線 18 金型
フロントページの続き (56)参考文献 特開 平2−84719(JP,A) 特開 平3−188673(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 H01L 21/3205

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上の所望位置に、アルミニウ
    ム合金からなる配線が形成された半導体装置の製造方法
    において、エレクトロマイグレーション耐性向上用元素と、シリコ
    ンと、を含む、 前記アルミニウム合金からなる配線を形
    成する第1工程と、前記配線に含まれる前記エレクトロマイグレーション耐
    性向上用元素がアルミニウムに固溶する限界未満であっ
    て且つ前記配線に含まれる前記シリコンがアルミニウム
    に固溶する限界以上の温度で、該配線の粒界に前記エレ
    クトロマイグレーション耐性向上用元素とアルミニウム
    との合金が析出する時間、恒温放置処理する第2工程
    と、を含み、 前記第2工程の一部は、 パッケージング工程中に、当該
    パッケージング工程に必要な恒温放置処理温度で恒温放
    置処理する工程であることを特徴とする半導体装置の製
    造方法。
  2. 【請求項2】 半導体基板上の所望位置に、アルミニウ
    ム合金からなる配線が形成された半導体装置の製造方法
    において、エレクトロマイグレーション耐性向上用元素と、当該エ
    レクトロマイグレーション耐性向上用元素の含有量以下
    のシリコンと、を含む、 前記アルミニウム合金からなる
    配線を形成する第1工程と、前記配線に含まれる前記エレクトロマイグレーション耐
    性向上用元素がアルミニウムに固溶する限界未満の温度
    で、該配線の粒界に前記エレクトロマイグレーション耐
    性向上用元素とアルミニウムとの合金が析出する時間、
    恒温放置処理する第2工程と、を含み、 前記第2工程の一部は、 パッケージング工程中に、当該
    パッケージング工程に必要な恒温放置処理温度で恒温放
    置処理する工程であることを特徴とする半導体装置の製
    造方法。
  3. 【請求項3】 半導体基板上の所望位置に、アルミニウ
    ム合金からなる配線が形成された半導体装置の製造方法
    において、エレクトロマイグレーション耐性向上用元素と、シリコ
    ンと、を含む、 前記アルミニウム合金からなる配線を形
    成する第1工程と、前記配線に含まれる前記エレクトロマイグレーション耐
    性向上用元素がアルミニウムに固溶する限界未満であっ
    て且つ前記配線に含まれる前記シリコンがアルミニウム
    に固溶する限界以上の温度で、該配線の粒界に前記エレ
    クトロマイグレーション耐性向上用元素とアルミニウム
    との合金が析出する時間、恒温放置処理する第2工程
    と、を含み、 前記第2工程の一部は、 バーンイン試験工程中に、当該
    バーンイン試験工程に必要な恒温放置処理温度で恒温放
    置処理する工程であることを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】 半導体基板上の所望位置に、アルミニウ
    ム合金からなる配線が形成された半導体装置の製造方法
    において、エレクトロマイグレーション耐性向上用元素と、当該エ
    レクトロマイグレーション耐性向上用元素の含有量以下
    のシリコンと、を含む、 前記アルミニウム合金からなる
    配線を形成する第1工程と、前記配線に含まれる前記エレクトロマイグレーション耐
    性向上用元素がアルミニウムに固溶する限界未満の温度
    で、該配線の粒界に前記エレクトロマイグレーション耐
    性向上用元素とアルミニウムとの合金が析出する時間、
    恒温放置処理する第2工程と、を含み、 前記第2工程の一部は、 バーンイン試験工程中に、当該
    バーンイン試験工程に必要な恒温放置処理温度で恒温放
    置処理する工程であることを特徴とする半導体装置の製
    造方法。
  5. 【請求項5】 半導体基板上の所望位置に、アルミニウ
    ム合金からなる配線が形成された半導体装置の製造方法
    において、エレクトロマイグレーション耐性向上用元素を含む、前
    記アルミニウム合金からなる配線を形成する第1工程
    と、 前記配線に含まれる前記エレクトロマイグレーション耐
    性向上用元素がアルミニウムに固溶する限界未満の温度
    で、該配線の粒界に前記エレクトロマイグレーション耐
    性向上用元素とアルミニウムとの合金が析出する時間、
    恒温放置処理する第2工程と、を含み、 パッケージング工程中あるいはバーンイン試験工程中に
    行われる熱処理を、前記エレクトロマイグレーション耐
    性向上用元素とアルミニウムとの合金を析出させる恒温
    放置処理として兼用することを特徴とする半導体装置の
    製造方法。
  6. 【請求項6】 前記アルミニウム合金はアルミニウム−
    銅合金であることを特徴とする請求項記載の半導体装
    置の製造方法。
  7. 【請求項7】 前記エレクトロマイグレーション耐性向
    上用元素は銅であることを特徴とする請求項1ないし請
    求項6のいずれか一項に記載の半導体装置の製造方法。
  8. 【請求項8】 前記恒温放置処理温度が、300℃以下
    であることを特徴とする請求項1ないし請求項6のいず
    れか一項に記載の半導体装置の製造方法。
  9. 【請求項9】 前記第2工程における恒温放置処理は、
    前記パッケージング工程に必要な恒温放置処理温度で行
    う恒温放置処理の時間を、前記エレクトロマイグレーシ
    ョン耐性向上用元素とアルミニウムとの合金が前記配線
    の粒界に析出するために十分であるように設定されるこ
    とによって実施する請求項1、請求項2、請求項5及び
    請求項6のいずれか一項に記載の半導体装置の製造方
    法。
  10. 【請求項10】 前記第2工程は、前記配線を形成した
    半導体基板をチップに分割した後に実施する請求項1、
    請求項2、請求項5及び請求項6のいずれか一項に記載
    の半導体装置の製造方法。
JP11194893A 1993-01-11 1993-05-13 半導体装置の製造方法 Expired - Fee Related JP3184001B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11194893A JP3184001B2 (ja) 1993-01-11 1993-05-13 半導体装置の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP5-2804 1993-01-11
JP280493 1993-01-11
JP280293 1993-01-11
JP5-2802 1993-01-11
JP11194893A JP3184001B2 (ja) 1993-01-11 1993-05-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH06260542A JPH06260542A (ja) 1994-09-16
JP3184001B2 true JP3184001B2 (ja) 2001-07-09

Family

ID=27275526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11194893A Expired - Fee Related JP3184001B2 (ja) 1993-01-11 1993-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3184001B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280171B1 (en) 1996-06-14 2001-08-28 Q2100, Inc. El apparatus for eyeglass lens curing using ultraviolet light
US6328445B1 (en) 1996-04-19 2001-12-11 Q2100, Inc. Methods and apparatus for eyeglass lens curing using ultraviolet light
US6331058B1 (en) 1986-01-28 2001-12-18 Ophthalmic Research Group International, Inc. Plastic lens composition and method for the production thereof
US6494702B1 (en) 1986-01-28 2002-12-17 Q2100, Inc. Apparatus for the production of plastic lenses
US6730244B1 (en) 1986-01-28 2004-05-04 Q2100, Inc. Plastic lens and method for the production thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331058B1 (en) 1986-01-28 2001-12-18 Ophthalmic Research Group International, Inc. Plastic lens composition and method for the production thereof
US6494702B1 (en) 1986-01-28 2002-12-17 Q2100, Inc. Apparatus for the production of plastic lenses
US6730244B1 (en) 1986-01-28 2004-05-04 Q2100, Inc. Plastic lens and method for the production thereof
US6328445B1 (en) 1996-04-19 2001-12-11 Q2100, Inc. Methods and apparatus for eyeglass lens curing using ultraviolet light
US6280171B1 (en) 1996-06-14 2001-08-28 Q2100, Inc. El apparatus for eyeglass lens curing using ultraviolet light

Also Published As

Publication number Publication date
JPH06260542A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
JP3478804B2 (ja) 電気接続用導電パッドを準備する方法および形成された導電パッド
JP2543619B2 (ja) 半導体装置用リ―ドフレ―ム
US6140703A (en) Semiconductor metallization structure
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
KR100542120B1 (ko) 집적 회로 구조체와 그 마련 공정
JP3184001B2 (ja) 半導体装置の製造方法
WO1988002788A1 (en) Material for conductive parts of electronic and electric appliances
TWI764972B (zh) 半導體裝置用接合導線
JP4147875B2 (ja) ろう材、これを用いた半導体装置の組み立て方法並びに半導体装置
WO2003075340A2 (en) Method for obtaining metal to metal contact between a metal surface and a bonding pad.
JP4022013B2 (ja) ダイボンディング用Zn合金
Chungpaiboonpatana et al. Packaging of copper/low-k IC devices: A novel direct fine pitch gold wirebond ball interconnects onto copper/low-k terminal pads
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
JPH1083716A (ja) 半導体素子用金合金細線および半導体装置
JP3033803B2 (ja) 半導体装置の製造方法
JPH06196526A (ja) 半導体装置の製造方法
JP2001127076A (ja) ダイボンディング用合金部材
JPH03196619A (ja) 銅配線の形成法とそれに使用するターゲット
JP3356319B2 (ja) 半導体装置及びその製造方法
JPH06302601A (ja) 半導体装置の製造方法
JP3747023B2 (ja) 半導体用金ボンディングワイヤ
JPH0964033A (ja) 半導体装置の製造方法
JPH06208999A (ja) 半導体装置の製造方法
JP2537301B2 (ja) 電子部品の製造方法
JPS6351649A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080427

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20090427

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees