JP3407839B2 - 半導体装置のはんだバンプ形成方法 - Google Patents
半導体装置のはんだバンプ形成方法Info
- Publication number
- JP3407839B2 JP3407839B2 JP34168195A JP34168195A JP3407839B2 JP 3407839 B2 JP3407839 B2 JP 3407839B2 JP 34168195 A JP34168195 A JP 34168195A JP 34168195 A JP34168195 A JP 34168195A JP 3407839 B2 JP3407839 B2 JP 3407839B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- thickness
- forming
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/0347—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Electroplating Methods And Accessories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体基板に設け
られた外部接続用電極（入出力端子）上にはんだバンプ
を形成する方法に関し、特にベアチップ実装法の１つで
あるフリップチップ接合法に好適な半導体装置のはんだ
バンプ形成方法に関する。
られた外部接続用電極（入出力端子）上にはんだバンプ
を形成する方法に関し、特にベアチップ実装法の１つで
あるフリップチップ接合法に好適な半導体装置のはんだ
バンプ形成方法に関する。
【０００２】
【従来の技術】近年、ＬＳＩ等の半導体装置の高速化及
び高集積化が促進されており、これらの半導体装置を使
用した各種電子機器の高性能化が進んでいる。また、近
年、ＬＳＩチップ内の配線の集積度をより一層高めるこ
とができるＣＭＯＳ素子構造も開発されている。
び高集積化が促進されており、これらの半導体装置を使
用した各種電子機器の高性能化が進んでいる。また、近
年、ＬＳＩチップ内の配線の集積度をより一層高めるこ
とができるＣＭＯＳ素子構造も開発されている。
【０００３】ところで、ＬＳＩチップのより一層の高集
積化に伴って、外部回路に接続するための電極の数が必
然的に増加する。また、このようなＬＳＩチップの利点
を十分に発揮させるためには、ＬＳＩチップを狭い面積
内に配置し、ＬＳＩチップ間を接続する配線の長さを極
力短くすることが好ましい。つまり、複数のＬＳＩチッ
プを１枚の回路基板に搭載するマルチチップ・モジュー
ルの場合は、各ＬＳＩチップ間の間隔を極力小さくして
配置することが要求される。また、１つのＬＳＩチップ
のみをパッケージングするときにも、ＬＳＩチップ搭載
に要する面積を可能な限り小さくして、パッケージサイ
ズを縮小することが要求される。
積化に伴って、外部回路に接続するための電極の数が必
然的に増加する。また、このようなＬＳＩチップの利点
を十分に発揮させるためには、ＬＳＩチップを狭い面積
内に配置し、ＬＳＩチップ間を接続する配線の長さを極
力短くすることが好ましい。つまり、複数のＬＳＩチッ
プを１枚の回路基板に搭載するマルチチップ・モジュー
ルの場合は、各ＬＳＩチップ間の間隔を極力小さくして
配置することが要求される。また、１つのＬＳＩチップ
のみをパッケージングするときにも、ＬＳＩチップ搭載
に要する面積を可能な限り小さくして、パッケージサイ
ズを縮小することが要求される。
【０００４】このような要求を満足するＬＳＩチップの
搭載方法として、ベアチップを回路基板に接合するベア
チップ実装法があり、その代表的なものとして、フリッ
プチップ接合法がある。このフリップチップ接合法で
は、ＬＳＩチップの電極及び回路基板の電極のいずれか
一方又は両方の上にはんだの層（はんだバンプ）を形成
し、回路基板上にＬＳＩチップをフェースダウンで配置
して、前記はんだバンプと電極、又ははんだバンプ同士
を接触させた状態で加熱してはんだを一旦溶融させるこ
とによりＬＳＩチップを回路基板に接合する。
搭載方法として、ベアチップを回路基板に接合するベア
チップ実装法があり、その代表的なものとして、フリッ
プチップ接合法がある。このフリップチップ接合法で
は、ＬＳＩチップの電極及び回路基板の電極のいずれか
一方又は両方の上にはんだの層（はんだバンプ）を形成
し、回路基板上にＬＳＩチップをフェースダウンで配置
して、前記はんだバンプと電極、又ははんだバンプ同士
を接触させた状態で加熱してはんだを一旦溶融させるこ
とによりＬＳＩチップを回路基板に接合する。
【０００５】フリップチップ接合法では、はんだバンプ
をＬＳＩチップの基板搭載側の面の任意の位置に配置す
ることができる。従って、フリップチップ接合法は、ワ
イヤボンディング法やテープ・オートメイテッド・ボン
ディング（ＴＡＢ）法のようなＬＳＩチップの周辺部し
か接合に利用できない接合方法に比べて、多電極のＬＳ
Ｉチップの接合に適した方法であるといえる。
をＬＳＩチップの基板搭載側の面の任意の位置に配置す
ることができる。従って、フリップチップ接合法は、ワ
イヤボンディング法やテープ・オートメイテッド・ボン
ディング（ＴＡＢ）法のようなＬＳＩチップの周辺部し
か接合に利用できない接合方法に比べて、多電極のＬＳ
Ｉチップの接合に適した方法であるといえる。
【０００６】しかしながら、フリップチップ接合法によ
り回路基板に搭載されたＬＳＩチップでは、ＬＳＩチッ
プと基板との熱膨張係数又はそれぞれの加熱・冷却速度
が異なることに起因して、ＬＳＩの動作及び停止に伴う
チップの発熱及び冷却により、はんだバンプに応力が加
えられる。このような応力がはんだバンプに繰り返し加
えられると、はんだバンプが金属疲労破壊を起こしてバ
ンプが破断し、オープン不良が発生することがある。
り回路基板に搭載されたＬＳＩチップでは、ＬＳＩチッ
プと基板との熱膨張係数又はそれぞれの加熱・冷却速度
が異なることに起因して、ＬＳＩの動作及び停止に伴う
チップの発熱及び冷却により、はんだバンプに応力が加
えられる。このような応力がはんだバンプに繰り返し加
えられると、はんだバンプが金属疲労破壊を起こしてバ
ンプが破断し、オープン不良が発生することがある。
【０００７】また、ＡｌやＣｕは極めて酸化しやすく、
Ａｌ又はＣｕ電極上にはんだバンプを直接形成すること
はできないため、通常、Ａｌ又はＣｕ電極上には、Ａｌ
又はＣｕの酸化を防止するとともにはんだがＡｌ又はＣ
ｕ電極へ拡散することを防止するためのバリア層を形成
し、このバリア層上にはんだバンプを形成している。こ
の場合に、はんだとバリア層材料との反応が避けられな
い。このような反応によって生成する化合物（金属間化
合物）は、一般的に固くて脆いので、この金属間化合物
が生成した場所に応力が集中して破断の起点となりやす
い。従って、はんだ及びバリア層材料として、固くて脆
い金属間化合物の生成が少ない組み合わせを選ぶことが
接合の信頼性を確保する上で重要である。
Ａｌ又はＣｕ電極上にはんだバンプを直接形成すること
はできないため、通常、Ａｌ又はＣｕ電極上には、Ａｌ
又はＣｕの酸化を防止するとともにはんだがＡｌ又はＣ
ｕ電極へ拡散することを防止するためのバリア層を形成
し、このバリア層上にはんだバンプを形成している。こ
の場合に、はんだとバリア層材料との反応が避けられな
い。このような反応によって生成する化合物（金属間化
合物）は、一般的に固くて脆いので、この金属間化合物
が生成した場所に応力が集中して破断の起点となりやす
い。従って、はんだ及びバリア層材料として、固くて脆
い金属間化合物の生成が少ない組み合わせを選ぶことが
接合の信頼性を確保する上で重要である。
【０００８】また、バリア層にはＬＳＩチップの電極材
料であるＡｌ又はＣｕとの密着性も要求される。バリア
層とＡｌ又はＣｕ電極との密着性が不十分であると、Ｌ
ＳＩチップの熱膨張及び熱収縮により発生した応力によ
り、Ａｌ又はＣｕ電極とバリア層との界面で剥離が生じ
て、オープン不良となることもある。このような課題を
解消すべく、従来、以下に示すような種々の技術が提案
されている。即ち、バンプ用はんだ材料としては、一般
的にＳｎ−37wt% Ｐｂ共晶はんだが用いられるが、接合
部に大きな応力がかかる場合には、Ｐｂ成分が多くて柔
らかく応力を緩和できるＰｂ−5wt%Ｓｎはんだ等を使用
することが提案されている（特開昭61-141155 号公報、
及び塚田 「フリップチップ実装における信頼性とシミ
ュレーションによる解析」 第２６回マイクロ接合委員
会資料（溶接学会）1990年9 月13日発行 等）。
料であるＡｌ又はＣｕとの密着性も要求される。バリア
層とＡｌ又はＣｕ電極との密着性が不十分であると、Ｌ
ＳＩチップの熱膨張及び熱収縮により発生した応力によ
り、Ａｌ又はＣｕ電極とバリア層との界面で剥離が生じ
て、オープン不良となることもある。このような課題を
解消すべく、従来、以下に示すような種々の技術が提案
されている。即ち、バンプ用はんだ材料としては、一般
的にＳｎ−37wt% Ｐｂ共晶はんだが用いられるが、接合
部に大きな応力がかかる場合には、Ｐｂ成分が多くて柔
らかく応力を緩和できるＰｂ−5wt%Ｓｎはんだ等を使用
することが提案されている（特開昭61-141155 号公報、
及び塚田 「フリップチップ実装における信頼性とシミ
ュレーションによる解析」 第２６回マイクロ接合委員
会資料（溶接学会）1990年9 月13日発行 等）。
【０００９】このようなはんだを用いたフリップチップ
接合用はんだバンプ形成方法として、特開昭57-139945
号公報には、Ａｌ電極上に、蒸着法によりＴｉ層を０．
５μｍ、Ｃｕ層を１μｍ、Ｎｉ層を０．２μｍ以上の厚
さに順次形成し、電解ストライクめっき法により該Ｎｉ
層上に活性化したＮｉ薄膜を形成した後、電解めっき法
によりＳｎ及びＰｂを積層して、リフロー工程でＳｎ及
びＰｂを溶解して合金化することが開示されている。し
かし、Ｓｎ層とＰｂ層とを個別に形成することは、Ｓｎ
とＰｂとを同時にめっきしてはんだ層を形成する合金め
っき法に比べ、工程数、量産性及び製造コストの点で不
利となる。
接合用はんだバンプ形成方法として、特開昭57-139945
号公報には、Ａｌ電極上に、蒸着法によりＴｉ層を０．
５μｍ、Ｃｕ層を１μｍ、Ｎｉ層を０．２μｍ以上の厚
さに順次形成し、電解ストライクめっき法により該Ｎｉ
層上に活性化したＮｉ薄膜を形成した後、電解めっき法
によりＳｎ及びＰｂを積層して、リフロー工程でＳｎ及
びＰｂを溶解して合金化することが開示されている。し
かし、Ｓｎ層とＰｂ層とを個別に形成することは、Ｓｎ
とＰｂとを同時にめっきしてはんだ層を形成する合金め
っき法に比べ、工程数、量産性及び製造コストの点で不
利となる。
【００１０】また、この方法においては、蒸着法により
形成したＮｉ層の上に、電解ストライクめっき法によっ
てＮｉ層を形成している。電解ストライクめっきは、通
常、密着性や被覆性の向上を目的に行うもので、電解め
っきに使用されるめっき液よりも金属イオン濃度が薄い
液を使用し、比較的高い電流密度で電流効率を低下させ
た状態で短時間めっきを行うものである。このような電
解ストライクめっき法のみによって、バリア層としての
機能を果たすことができる十分な厚さ（約１μｍ以上）
の膜を形成することは困難である。即ち、電解ストライ
クめっき法では、水素が激しく発生するので、Ｎｉ層を
厚く形成しようとすると、図４に模式図を示すように、
層厚が厚くなるのに伴ってＮｉめっき層２１中に気泡２
２が取り込まれ、めっき層２１が多孔質になってバリア
層としての機能を十分に果たすことができない。また、
電解ストライクめっき法によりめっき層を厚く形成する
と、めっき層内の残留応力が大きくなって、めっき層が
剥がれやすくなる。更に、電解ストライクめっきは、上
述の如く電流効率が低い状態でめっきするので、層厚を
厚くするためには長時間を要し、実用的でない。
形成したＮｉ層の上に、電解ストライクめっき法によっ
てＮｉ層を形成している。電解ストライクめっきは、通
常、密着性や被覆性の向上を目的に行うもので、電解め
っきに使用されるめっき液よりも金属イオン濃度が薄い
液を使用し、比較的高い電流密度で電流効率を低下させ
た状態で短時間めっきを行うものである。このような電
解ストライクめっき法のみによって、バリア層としての
機能を果たすことができる十分な厚さ（約１μｍ以上）
の膜を形成することは困難である。即ち、電解ストライ
クめっき法では、水素が激しく発生するので、Ｎｉ層を
厚く形成しようとすると、図４に模式図を示すように、
層厚が厚くなるのに伴ってＮｉめっき層２１中に気泡２
２が取り込まれ、めっき層２１が多孔質になってバリア
層としての機能を十分に果たすことができない。また、
電解ストライクめっき法によりめっき層を厚く形成する
と、めっき層内の残留応力が大きくなって、めっき層が
剥がれやすくなる。更に、電解ストライクめっきは、上
述の如く電流効率が低い状態でめっきするので、層厚を
厚くするためには長時間を要し、実用的でない。
【００１１】また、特開昭59-154041 号公報には、フリ
ップチップ接合用はんだバンプ形成方法として、ウェハ
上にＣｒ又はＴｉ層と、Ｃｕ層とＮｉ層とを順次形成
し、溶融はんだ槽内にウェハを一旦浸漬した後、引き上
げることにより、はんだバンプを形成する方法が開示さ
れている。しかし、この方法においては、電極数が多い
ＬＳＩチップの場合に、所定の高さの複数のバンプを相
互にショートしないように一括形成することは困難であ
る。
ップチップ接合用はんだバンプ形成方法として、ウェハ
上にＣｒ又はＴｉ層と、Ｃｕ層とＮｉ層とを順次形成
し、溶融はんだ槽内にウェハを一旦浸漬した後、引き上
げることにより、はんだバンプを形成する方法が開示さ
れている。しかし、この方法においては、電極数が多い
ＬＳＩチップの場合に、所定の高さの複数のバンプを相
互にショートしないように一括形成することは困難であ
る。
【００１２】また、上述の２つの従来技術（特開昭57-1
39945 号公報，特開昭59-154041 号公報）においては、
いずれもバリア層としてＣｕ及びＮｉの２種類の導体を
使用しているが、このように２種類の導体によりバリア
層を形成すると、パターニングなどの工程が複雑にな
る。特開昭60-218872 号公報には、基板上に、Ｃｒ層、
Ｃｕ層及びＡｕ層を順次形成し、熱処理を施してＣｕと
Ａｕとを相互拡散させる電極の形成方法が開示されてい
る。しかし、このような電極構造をはんだバンプに適用
した場合は、はんだ（特にＳｎ）とＡｕとがはんだ付け
時又はその後の昇温時に反応して固くて脆い金属間化合
物が生成され、剥離が発生しやすくなって、接合信頼性
が低下する。Ａｕ層の厚さを薄くしてＡｕとはんだとの
金属間生成物を少なくすることはできるが、そうする
と、Ｃｕとはんだとの金属間化合物が形成されて、上記
の場合と同様に、接合信頼性が低下する。
39945 号公報，特開昭59-154041 号公報）においては、
いずれもバリア層としてＣｕ及びＮｉの２種類の導体を
使用しているが、このように２種類の導体によりバリア
層を形成すると、パターニングなどの工程が複雑にな
る。特開昭60-218872 号公報には、基板上に、Ｃｒ層、
Ｃｕ層及びＡｕ層を順次形成し、熱処理を施してＣｕと
Ａｕとを相互拡散させる電極の形成方法が開示されてい
る。しかし、このような電極構造をはんだバンプに適用
した場合は、はんだ（特にＳｎ）とＡｕとがはんだ付け
時又はその後の昇温時に反応して固くて脆い金属間化合
物が生成され、剥離が発生しやすくなって、接合信頼性
が低下する。Ａｕ層の厚さを薄くしてＡｕとはんだとの
金属間生成物を少なくすることはできるが、そうする
と、Ｃｕとはんだとの金属間化合物が形成されて、上記
の場合と同様に、接合信頼性が低下する。
【００１３】特開昭61-141155 号公報には、ＧａＡｓ半
導体基板上に、蒸着法によりＣｒ又はＴｉ層、Ｎｉ層、
Ａｕ層、Ｐｂ層及びＳｎ層を順次形成するフリップチッ
プの電極形成方法が開示されている。しかし、この方法
においても、Ａｕとはんだとの金属間化合物が形成され
るため、接合信頼性が低下する。また、この方法におい
ては、Ａｕ層の上にメタルマスクを介してＰｂ及びＳｎ
を蒸着するが、合金めっき法によりはんだ層を形成する
方法に比べて量産性が劣るとともに、はんだ材料に無駄
が生じやすいことなどから、製造コストが高くなる。
導体基板上に、蒸着法によりＣｒ又はＴｉ層、Ｎｉ層、
Ａｕ層、Ｐｂ層及びＳｎ層を順次形成するフリップチッ
プの電極形成方法が開示されている。しかし、この方法
においても、Ａｕとはんだとの金属間化合物が形成され
るため、接合信頼性が低下する。また、この方法におい
ては、Ａｕ層の上にメタルマスクを介してＰｂ及びＳｎ
を蒸着するが、合金めっき法によりはんだ層を形成する
方法に比べて量産性が劣るとともに、はんだ材料に無駄
が生じやすいことなどから、製造コストが高くなる。
【００１４】
【発明が解決しようとする課題】本発明は、上記の従来
例の問題点に鑑みて創作されたものであり、高集積化さ
れた半導体チップのフリップチップ接合に適用すること
ができるとともに、オープン不良を回避できで信頼性が
高く、且つ、量産性が優れた半導体装置のはんだバンプ
形成方法を提供することを目的とするものである。
例の問題点に鑑みて創作されたものであり、高集積化さ
れた半導体チップのフリップチップ接合に適用すること
ができるとともに、オープン不良を回避できで信頼性が
高く、且つ、量産性が優れた半導体装置のはんだバンプ
形成方法を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】上記した課題は、半導体
基板に設けられた外部接続用電極上にスパッタ法により
チタン層及び第１のニッケル層を順次形成する工程と、
前記第１のニッケル層上に第２のニッケル層を電解スト
ライクめっき法により形成する工程と、前記第２のニッ
ケル層上に第３のニッケル層を電解めっき法により形成
する工程と、前記第３のニッケル層上にはんだ層を形成
する工程とを有することを特徴とする半導体装置のはん
だバンプ形成方法により解決する。
基板に設けられた外部接続用電極上にスパッタ法により
チタン層及び第１のニッケル層を順次形成する工程と、
前記第１のニッケル層上に第２のニッケル層を電解スト
ライクめっき法により形成する工程と、前記第２のニッ
ケル層上に第３のニッケル層を電解めっき法により形成
する工程と、前記第３のニッケル層上にはんだ層を形成
する工程とを有することを特徴とする半導体装置のはん
だバンプ形成方法により解決する。
【００１６】なお、本願においてニッケル層とは、ニッ
ケル（Ｎｉ）又はニッケル合金からなる層をいう。ま
た、チタン層とは、チタン（Ｔｉ）又はチタン合金から
なる層、アルミニウム電極とはアルミニウム（Ａｌ）又
はアルミニウム合金からなる電極、銅電極とは銅（Ｃ
ｕ）又は銅合金からなる電極をいう。更に、本願におい
てはんだ層のα線放射量は、半導体検出器又はα−トラ
ック法等を使用し、２π方向に放出されたα線を測定し
た場合のカウント値ｃｐｈ（カウント／時）／ｃｍ2 で
規定する。
ケル（Ｎｉ）又はニッケル合金からなる層をいう。ま
た、チタン層とは、チタン（Ｔｉ）又はチタン合金から
なる層、アルミニウム電極とはアルミニウム（Ａｌ）又
はアルミニウム合金からなる電極、銅電極とは銅（Ｃ
ｕ）又は銅合金からなる電極をいう。更に、本願におい
てはんだ層のα線放射量は、半導体検出器又はα−トラ
ック法等を使用し、２π方向に放出されたα線を測定し
た場合のカウント値ｃｐｈ（カウント／時）／ｃｍ2 で
規定する。
【００１７】本願発明者等は、高集積化された半導体チ
ップのフリップチップ接合法に適用できるとともに、オ
ープン不良を回避できるはんだバンプ形成方法を提供す
べく、種々実験研究を行った。即ち、まず、Ａｌ電極上
にＴｉ層をスパッタ法によって形成し、その上に電解め
っき法によってＮｉ層を形成し、更にその上にＰｂ−5w
t%Ｓｎ組成のはんだの層を合金めっき法によって形成し
た。しかし、はんだを溶融してバンプを形成しようとし
たところ、Ｎｉ層が剥離してはんだ中に浮き上がる現象
が観察された。
ップのフリップチップ接合法に適用できるとともに、オ
ープン不良を回避できるはんだバンプ形成方法を提供す
べく、種々実験研究を行った。即ち、まず、Ａｌ電極上
にＴｉ層をスパッタ法によって形成し、その上に電解め
っき法によってＮｉ層を形成し、更にその上にＰｂ−5w
t%Ｓｎ組成のはんだの層を合金めっき法によって形成し
た。しかし、はんだを溶融してバンプを形成しようとし
たところ、Ｎｉ層が剥離してはんだ中に浮き上がる現象
が観察された。
【００１８】この原因は、スパッタ法により形成したＴ
ｉ層と電解めっき法により形成したＮｉ層との密着性が
悪いためと考えられた。そこで、本願発明者等は、次
に、Ａｌ電極上にＴｉ層とＮｉ層とを連続的に（即ち、
スパッタ装置内の真空を破ることなく）スパッタするこ
とによって、Ｔｉ層とＮｉ層との密着性を高めることを
試みた。但し、スパッタ法では、バリア層として必要な
厚さ（１μｍ以上）にＮｉ層を形成することが困難であ
るため、本願発明者等は、Ａｌ電極上にＴｉ層及び第１
のＮｉ層をスパッタ法により連続的に形成した後、第１
のＮｉ層の上に電解めっき法により第２のＮｉ層を形成
した。その結果、はんだを溶融させたときにＮｉ層が剥
離する現象を防止することができた。しかし、その後、
ＬＳＩチップのリペア及びリプレースを想定してはんだ
の溶融・凝固を繰り返し行ったところ、数回の繰り返し
の後にＮｉ層が剥離するものがあった。
ｉ層と電解めっき法により形成したＮｉ層との密着性が
悪いためと考えられた。そこで、本願発明者等は、次
に、Ａｌ電極上にＴｉ層とＮｉ層とを連続的に（即ち、
スパッタ装置内の真空を破ることなく）スパッタするこ
とによって、Ｔｉ層とＮｉ層との密着性を高めることを
試みた。但し、スパッタ法では、バリア層として必要な
厚さ（１μｍ以上）にＮｉ層を形成することが困難であ
るため、本願発明者等は、Ａｌ電極上にＴｉ層及び第１
のＮｉ層をスパッタ法により連続的に形成した後、第１
のＮｉ層の上に電解めっき法により第２のＮｉ層を形成
した。その結果、はんだを溶融させたときにＮｉ層が剥
離する現象を防止することができた。しかし、その後、
ＬＳＩチップのリペア及びリプレースを想定してはんだ
の溶融・凝固を繰り返し行ったところ、数回の繰り返し
の後にＮｉ層が剥離するものがあった。
【００１９】その原因を調べた結果、以下のことが判明
した。即ち、フクシン液（紫紅色の塩基性染料の液）に
よる浸透実験の結果、スパッタ法により形成した第１の
Ｎｉ層はポーラス（多孔質）であることが判明した。そ
して、剥離は、この第１のＮｉ層と第２のＮｉ層との界
面で発生していた。次に、本願発明者等は、Ｎｉ層間の
密着性を高めるために、スパッタ法により形成した第１
のＮｉ層の上に電解ストライクめっき法により第２のＮ
ｉ層を形成し、この第２のＮｉ層上に電解めっき法によ
り第３のＮｉ層を形成した。その結果、はんだの溶融・
凝固を５〜６回繰り返しても、Ｎｉ層間で剥離は発生し
なかった。
した。即ち、フクシン液（紫紅色の塩基性染料の液）に
よる浸透実験の結果、スパッタ法により形成した第１の
Ｎｉ層はポーラス（多孔質）であることが判明した。そ
して、剥離は、この第１のＮｉ層と第２のＮｉ層との界
面で発生していた。次に、本願発明者等は、Ｎｉ層間の
密着性を高めるために、スパッタ法により形成した第１
のＮｉ層の上に電解ストライクめっき法により第２のＮ
ｉ層を形成し、この第２のＮｉ層上に電解めっき法によ
り第３のＮｉ層を形成した。その結果、はんだの溶融・
凝固を５〜６回繰り返しても、Ｎｉ層間で剥離は発生し
なかった。
【００２０】また、半導体基板の外部接続用電極が銅電
極の場合についても同様の実験を実施した結果、上述の
Ａｌ電極の場合と同様の結果が得られた。そこで、本発
明においては、まず、半導体基板の電極上に、Ｔｉ及び
第１のＮｉ層をスパッタ法により順次形成し、前記第１
のＮｉ層上に電解ストライクめっき法及び電解めっき法
により第２のＮｉ層及び第３のＮｉ層を順次形成し、更
に、第３のＮｉ層上にはんだ層を形成する。これによ
り、電極とバリア層、及びバリア層とはんだ層との密着
性が高く、溶融・凝固を繰り返しても剥離が発生しにく
く、接合の信頼性が高いはんだバンプを得ることができ
る。
極の場合についても同様の実験を実施した結果、上述の
Ａｌ電極の場合と同様の結果が得られた。そこで、本発
明においては、まず、半導体基板の電極上に、Ｔｉ及び
第１のＮｉ層をスパッタ法により順次形成し、前記第１
のＮｉ層上に電解ストライクめっき法及び電解めっき法
により第２のＮｉ層及び第３のＮｉ層を順次形成し、更
に、第３のＮｉ層上にはんだ層を形成する。これによ
り、電極とバリア層、及びバリア層とはんだ層との密着
性が高く、溶融・凝固を繰り返しても剥離が発生しにく
く、接合の信頼性が高いはんだバンプを得ることができ
る。
【００２１】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付の図面を参照して説明する。図１〜図３は本発
明の実施形態に係る半導体装置のバンプ形成方法を工程
順に示す断面図である。まず、図１（ａ）に示すよう
に、表面上にＡｌ電極２が設けられたＳｉ（シリコン）
ウェハ１をスパッタ装置内に入れ、ウェハ１上の全面に
ＴｉをスパッタしてＴｉ層３を形成した後、連続してＮ
ｉをスパッタして第１のＮｉ層４を形成する。この場合
に、Ｔｉ層３の厚さは約０．２〜０．８μｍ、第１のＮ
ｉ層４の厚さは約０．５μｍとする。
て、添付の図面を参照して説明する。図１〜図３は本発
明の実施形態に係る半導体装置のバンプ形成方法を工程
順に示す断面図である。まず、図１（ａ）に示すよう
に、表面上にＡｌ電極２が設けられたＳｉ（シリコン）
ウェハ１をスパッタ装置内に入れ、ウェハ１上の全面に
ＴｉをスパッタしてＴｉ層３を形成した後、連続してＮ
ｉをスパッタして第１のＮｉ層４を形成する。この場合
に、Ｔｉ層３の厚さは約０．２〜０．８μｍ、第１のＮ
ｉ層４の厚さは約０．５μｍとする。
【００２２】次に、図１（ｂ）に示すように、フォトレ
ジスト法により、ウェハ１上に、電極２上を覆うレジス
ト膜１１を形成する。その後、図１（ｃ）に示すよう
に、ウェハ１を、濃度が５０％の塩酸（室温）に約２分
間浸漬し、更に濃度が２０％の硝酸（室温）に約１２分
間浸漬することにより、レジスト膜１１で覆われていな
い部分の第１のＮｉ層４を除去する。その後、図１
（ｄ）に示すように、レジスト膜１１を除去する。
ジスト法により、ウェハ１上に、電極２上を覆うレジス
ト膜１１を形成する。その後、図１（ｃ）に示すよう
に、ウェハ１を、濃度が５０％の塩酸（室温）に約２分
間浸漬し、更に濃度が２０％の硝酸（室温）に約１２分
間浸漬することにより、レジスト膜１１で覆われていな
い部分の第１のＮｉ層４を除去する。その後、図１
（ｄ）に示すように、レジスト膜１１を除去する。
【００２３】次に、図２（ａ）に示すように、ウェハ１
上の全面にフォトレジストを塗布してレジスト膜（めっ
きレジスト）１２を形成し、露光及び現像工程を経て、
Ａｌ電極２上の第１のＮｉ層４が露出する開口部１２ａ
を形成する。次に、図２（ｂ）に示すように、レジスト
開口部１２ａ内の第１のＮｉ層４上に、電解ストライク
めっき法により第２のＮｉ層５を０．１μｍ程度（薄く
付着している状態）の厚さに形成し、続けて、図２
（ｃ）に示すように、電解めっき法により、第２のＮｉ
層５上に第３のＮｉ層６を１μｍ以上（より好ましくは
２μｍ以上）の厚さに形成する。なお、第３のＮｉ層６
を形成する際の電流密度は約１〜２Ａ／ｄｍ2 とし、第
２のＮｉ層５はこの３〜５倍の電流密度で形成する。
上の全面にフォトレジストを塗布してレジスト膜（めっ
きレジスト）１２を形成し、露光及び現像工程を経て、
Ａｌ電極２上の第１のＮｉ層４が露出する開口部１２ａ
を形成する。次に、図２（ｂ）に示すように、レジスト
開口部１２ａ内の第１のＮｉ層４上に、電解ストライク
めっき法により第２のＮｉ層５を０．１μｍ程度（薄く
付着している状態）の厚さに形成し、続けて、図２
（ｃ）に示すように、電解めっき法により、第２のＮｉ
層５上に第３のＮｉ層６を１μｍ以上（より好ましくは
２μｍ以上）の厚さに形成する。なお、第３のＮｉ層６
を形成する際の電流密度は約１〜２Ａ／ｄｍ2 とし、第
２のＮｉ層５はこの３〜５倍の電流密度で形成する。
【００２４】また、第２及び第３のＮｉ層５，６の合計
の厚さが５μｍを超えると、めっき層中の残留応力が増
大し、めっき層の剥がれや微細なクラックが発生しやす
くなる。このため、第２及び第３のＮｉ層５，６の合計
の厚さは、５μｍ以下とすることが好ましい。次に、図
２（ｄ）に示すように、合金めっき法により、第３のＮ
ｉ層上にはんだ層７を５０〜６０μｍの厚さに形成す
る。その後、図３（ａ）に示すように、レジスト膜１２
を除去する。
の厚さが５μｍを超えると、めっき層中の残留応力が増
大し、めっき層の剥がれや微細なクラックが発生しやす
くなる。このため、第２及び第３のＮｉ層５，６の合計
の厚さは、５μｍ以下とすることが好ましい。次に、図
２（ｄ）に示すように、合金めっき法により、第３のＮ
ｉ層上にはんだ層７を５０〜６０μｍの厚さに形成す
る。その後、図３（ａ）に示すように、レジスト膜１２
を除去する。
【００２５】次に、図３（ｂ）に示すように、濃度が
０．５％で室温のフッ酸（ＨＦ）中に約５分間浸漬する
ことにより、Ｎｉ層に覆われていない部分のＴｉ層３を
除去する。その後、検査及び試験工程をした後、はんだ
の融点以上の温度に加熱し、はんだを溶融させてバンプ
を形成する。これにより、はんだバンプの形成が完了す
る。
０．５％で室温のフッ酸（ＨＦ）中に約５分間浸漬する
ことにより、Ｎｉ層に覆われていない部分のＴｉ層３を
除去する。その後、検査及び試験工程をした後、はんだ
の融点以上の温度に加熱し、はんだを溶融させてバンプ
を形成する。これにより、はんだバンプの形成が完了す
る。
【００２６】本実施形態においては、Ｔｉ層３によりＡ
ｌ電極２と第１のＮｉ層４（スパッタＮｉ層）との密着
性を確保し、第２のＮｉ層５（ストライクめっきＮｉ
層）により第１のＮｉ層４と第３のＮｉ層６（電解めっ
きＮｉ層）との密着性を確保し、第３のＮｉ層６によ
り、はんだのＡｌ電極２への拡散を確実に防止する。従
って、はんだバンプとＡｌ電極２との間に介在する各層
間の密着性が高く、このため、はんだの溶解・凝固を繰
り返しても剥離が発生しにくく接合の信頼性が高い。ま
た、バリア層となる第３のＮｉ層６を電解めっき法によ
り形成するので、蒸着又はスパッタ法によりバリア層を
形成する場合に比べて量産性が優れており、製造コスト
を低減できるという利点もある。
ｌ電極２と第１のＮｉ層４（スパッタＮｉ層）との密着
性を確保し、第２のＮｉ層５（ストライクめっきＮｉ
層）により第１のＮｉ層４と第３のＮｉ層６（電解めっ
きＮｉ層）との密着性を確保し、第３のＮｉ層６によ
り、はんだのＡｌ電極２への拡散を確実に防止する。従
って、はんだバンプとＡｌ電極２との間に介在する各層
間の密着性が高く、このため、はんだの溶解・凝固を繰
り返しても剥離が発生しにくく接合の信頼性が高い。ま
た、バリア層となる第３のＮｉ層６を電解めっき法によ
り形成するので、蒸着又はスパッタ法によりバリア層を
形成する場合に比べて量産性が優れており、製造コスト
を低減できるという利点もある。
【００２７】なお、フリップチップ接合法の場合では，
ＬＳＩの素子形成部（アクティブエリア）の上にはんだ
バンプが形成されるので、はんだバンプから放射される
α線の影響を受けやすい。特に、高集積化されたＬＳＩ
では、素子１個当りのサイズが小さく、α線によるソフ
トエラーやラッチアップ等の誤動作が発生しやすい。一
方、Ｐｂ及びＳｎなどのはんだ材料中には、ウラニウ
ム、トリウム及びポロニウム等の放射性同位元素が比較
的多く含まれている。このため、はんだバンプ形成に用
いられるはんだ材料及びめっき液の原材料は、精製処理
を施して前記放射性同位元素の含有量を低減させたもの
を使用することが好ましい。具体的には、めっき後のは
んだ層のα線放射量が、半導体検出器又はα−トラック
法を使用して測定した場合に、１ｃｍ2 当り０．５ｃｐ
ｈ以下となるようにすることが好ましい。
ＬＳＩの素子形成部（アクティブエリア）の上にはんだ
バンプが形成されるので、はんだバンプから放射される
α線の影響を受けやすい。特に、高集積化されたＬＳＩ
では、素子１個当りのサイズが小さく、α線によるソフ
トエラーやラッチアップ等の誤動作が発生しやすい。一
方、Ｐｂ及びＳｎなどのはんだ材料中には、ウラニウ
ム、トリウム及びポロニウム等の放射性同位元素が比較
的多く含まれている。このため、はんだバンプ形成に用
いられるはんだ材料及びめっき液の原材料は、精製処理
を施して前記放射性同位元素の含有量を低減させたもの
を使用することが好ましい。具体的には、めっき後のは
んだ層のα線放射量が、半導体検出器又はα−トラック
法を使用して測定した場合に、１ｃｍ2 当り０．５ｃｐ
ｈ以下となるようにすることが好ましい。
【００２８】また、上述の実施形態においてはＡｌ電極
の場合について説明したが、Ａｌ合金、Ｃｕ又はＣｕ合
金からなる電極の場合も、同様の効果を得ることができ
る。以下、本発明に係るはんだバンプ形成方法により実
際にはんだバンプを形成し、その接合性等について調べ
た結果について比較例と比較して説明する。 （第１の実施例）まず、スパッタ法により、Ｓｉウェハ
上の全面にＴｉＮ層（図示せず）を０．１μｍの厚さに
形成し、このＴｉＮ層上にＡｌ層、Ｔｉ層及び第１のＮ
ｉ層をそれぞれ０．５μｍの厚さに連続的に形成した
（図１（ａ））。
の場合について説明したが、Ａｌ合金、Ｃｕ又はＣｕ合
金からなる電極の場合も、同様の効果を得ることができ
る。以下、本発明に係るはんだバンプ形成方法により実
際にはんだバンプを形成し、その接合性等について調べ
た結果について比較例と比較して説明する。 （第１の実施例）まず、スパッタ法により、Ｓｉウェハ
上の全面にＴｉＮ層（図示せず）を０．１μｍの厚さに
形成し、このＴｉＮ層上にＡｌ層、Ｔｉ層及び第１のＮ
ｉ層をそれぞれ０．５μｍの厚さに連続的に形成した
（図１（ａ））。
【００２９】次に、スパッタ装置からウェハを取り出
し、ウェハ上の全面にフォトレジスト膜を形成した後、
このレジスト膜をはんだバンプ形成予定領域上にのみ残
存するようにパターニングした（図１（ｂ））。そし
て、濃度が５０％の塩酸（室温）に約２分間浸漬し、次
に濃度が２０％の硝酸に約１２分間浸漬することによ
り、前記レジスト膜に覆われていない部分の第１のＮｉ
層をエッチングにより除去した（図１（ｃ））。
し、ウェハ上の全面にフォトレジスト膜を形成した後、
このレジスト膜をはんだバンプ形成予定領域上にのみ残
存するようにパターニングした（図１（ｂ））。そし
て、濃度が５０％の塩酸（室温）に約２分間浸漬し、次
に濃度が２０％の硝酸に約１２分間浸漬することによ
り、前記レジスト膜に覆われていない部分の第１のＮｉ
層をエッチングにより除去した（図１（ｃ））。
【００３０】次に、前記レジスト膜を除去した後、通常
のフォトリソグラフィ法によってはんだバンプ形成予定
領域上に開口部を有するレジスト膜を形成した（図２
（ａ））。そして、電解ストライクめっき法により、前
記開口部内の第１のＮｉ層上に第２のＮｉ層を０．１μ
ｍ以下（薄く付着している状態）の厚さに形成し（図２
（ｂ））、続けて、電解めっき法により第２のＮｉ層上
に第３のＮｉ層を形成した（図２（ｃ））。この場合
に、試験用サンプルとして、第３のＮｉ層の厚さが、
０．１μｍ、０．２μｍ、０．４μｍ、０．８μｍ、１
μｍ、１．２μｍ、１．５μｍ、２μｍ、３μｍ、５μ
ｍ、７μｍ及び１０μｍのものを用意した。ここで、第
３のＮｉ層の厚さが７μｍ及び１０μｍのサンプルにつ
いては、めっき時にめっき層に微細なクラックが発生し
たり、特に厚さが１０μｍのめっき層では剥離してしま
うものもあった。更に、第３のＮｉ層の厚さが７μｍ及
び１０μｍのサンプルでめっき層の剥離がなかったもの
でも、はんだ層をめっきし、これを加熱してはんだを溶
融させたときにＮｉ層が１回目の加熱時に剥離してしま
った。これらの結果から、第３のＮｉ層の厚さが７μｍ
以上になると実用に供することが困難であることが判明
した。そこで、これ以降の工程は、第３のＮｉ層の厚さ
が５μｍ以下のサンプルについてのみ実施した。
のフォトリソグラフィ法によってはんだバンプ形成予定
領域上に開口部を有するレジスト膜を形成した（図２
（ａ））。そして、電解ストライクめっき法により、前
記開口部内の第１のＮｉ層上に第２のＮｉ層を０．１μ
ｍ以下（薄く付着している状態）の厚さに形成し（図２
（ｂ））、続けて、電解めっき法により第２のＮｉ層上
に第３のＮｉ層を形成した（図２（ｃ））。この場合
に、試験用サンプルとして、第３のＮｉ層の厚さが、
０．１μｍ、０．２μｍ、０．４μｍ、０．８μｍ、１
μｍ、１．２μｍ、１．５μｍ、２μｍ、３μｍ、５μ
ｍ、７μｍ及び１０μｍのものを用意した。ここで、第
３のＮｉ層の厚さが７μｍ及び１０μｍのサンプルにつ
いては、めっき時にめっき層に微細なクラックが発生し
たり、特に厚さが１０μｍのめっき層では剥離してしま
うものもあった。更に、第３のＮｉ層の厚さが７μｍ及
び１０μｍのサンプルでめっき層の剥離がなかったもの
でも、はんだ層をめっきし、これを加熱してはんだを溶
融させたときにＮｉ層が１回目の加熱時に剥離してしま
った。これらの結果から、第３のＮｉ層の厚さが７μｍ
以上になると実用に供することが困難であることが判明
した。そこで、これ以降の工程は、第３のＮｉ層の厚さ
が５μｍ以下のサンプルについてのみ実施した。
【００３１】即ち、各試験用サンプルの第３のＮｉめっ
き層の上に、合金めっき法により、Ｐｂ−5wt%Ｓｎはん
だ層を５０〜６０μｍの厚さに形成した（図２
（ｄ））。この場合に、はんだ原料及びめっき液原料と
して、ウラニウム、トリウム及びポロニウム等のα線を
放出する元素を除去するための精製処理を施したものを
使用した。めっき後に得られたはんだ層のα線放射量
は、約０．１〜０．５cph ／ｃｍ 2 であった。
き層の上に、合金めっき法により、Ｐｂ−5wt%Ｓｎはん
だ層を５０〜６０μｍの厚さに形成した（図２
（ｄ））。この場合に、はんだ原料及びめっき液原料と
して、ウラニウム、トリウム及びポロニウム等のα線を
放出する元素を除去するための精製処理を施したものを
使用した。めっき後に得られたはんだ層のα線放射量
は、約０．１〜０．５cph ／ｃｍ 2 であった。
【００３２】次に、前記レジスト膜を除去した（図３
（ａ））後に、エッチング液として濃度が０．５％のフ
ッ酸（室温）に５分間浸漬し、はんだ層７及び第１のＮ
ｉ層４をレジストとして、はんだバンプ形成予定領域以
外の部分のＴｉ層を除去した（図３（ｂ））。その後、
ウェハ表面を、Ｐｂ−5wt%Ｓｎはんだの融点（３１５
℃）以上の温度で１０分間以上加熱してはんだを一旦溶
融させてはんだバンプを得た。
（ａ））後に、エッチング液として濃度が０．５％のフ
ッ酸（室温）に５分間浸漬し、はんだ層７及び第１のＮ
ｉ層４をレジストとして、はんだバンプ形成予定領域以
外の部分のＴｉ層を除去した（図３（ｂ））。その後、
ウェハ表面を、Ｐｂ−5wt%Ｓｎはんだの融点（３１５
℃）以上の温度で１０分間以上加熱してはんだを一旦溶
融させてはんだバンプを得た。
【００３３】このようにしてはんだバンプを形成した各
試験用サンプルに対し、３８０℃の温度に加熱した後、
室温にまで冷却する加熱・冷却工程を１０回繰り返した
後、はんだバンプとＮｉ層及び各Ｎｉ層間の界面の状態
を顕微鏡観察及び電子線プローブマイクロアナライザ分
析により調べた。その結果、いずれの試験用サンプルに
おいてもＮｉ層の剥離は観察されなかった。特に、第３
のＮｉ層の厚さが１〜５μｍのサンプルでは、Ｎｉ層が
すべての場所で膜形状を保っていた。更に、はんだ成分
（特に、Ｓｎ）がＮｉ層の下方にまで拡散しているもの
は認められなかった。これらの結果から、第３のＮｉ層
の厚さは１〜５μｍであることが好ましいことが判明し
た。
試験用サンプルに対し、３８０℃の温度に加熱した後、
室温にまで冷却する加熱・冷却工程を１０回繰り返した
後、はんだバンプとＮｉ層及び各Ｎｉ層間の界面の状態
を顕微鏡観察及び電子線プローブマイクロアナライザ分
析により調べた。その結果、いずれの試験用サンプルに
おいてもＮｉ層の剥離は観察されなかった。特に、第３
のＮｉ層の厚さが１〜５μｍのサンプルでは、Ｎｉ層が
すべての場所で膜形状を保っていた。更に、はんだ成分
（特に、Ｓｎ）がＮｉ層の下方にまで拡散しているもの
は認められなかった。これらの結果から、第３のＮｉ層
の厚さは１〜５μｍであることが好ましいことが判明し
た。
【００３４】（第２の実施例）第１の実施例と同様にし
て、まずＳｉウェハの全面に、スパッタ法を用いて、Ｔ
ｉＮ層、Ａｌ層、Ｔｉ層及び第１のＮｉ層を順次形成し
た。ここで、試験用サンプルとして、Ｔｉ層の厚さが
０．０５μｍ、０．１μｍ、０．２μｍ、０．４μｍ、
０．５μｍ、０．８μｍ及び１μｍのものを形成した。
なお、Ａｌ層及び第１のＮｉ層の厚さはいずれも０．５
μｍである。
て、まずＳｉウェハの全面に、スパッタ法を用いて、Ｔ
ｉＮ層、Ａｌ層、Ｔｉ層及び第１のＮｉ層を順次形成し
た。ここで、試験用サンプルとして、Ｔｉ層の厚さが
０．０５μｍ、０．１μｍ、０．２μｍ、０．４μｍ、
０．５μｍ、０．８μｍ及び１μｍのものを形成した。
なお、Ａｌ層及び第１のＮｉ層の厚さはいずれも０．５
μｍである。
【００３５】次に、第１の実施例と同様に、電解ストラ
イクめっき法により第２のＮｉ層を０．１μｍ以下の厚
さに形成し、その上に電解めっき法により第３のＮｉ層
を約１μｍの厚さに形成した。更に、合金めっき法によ
り、第３のＮｉ層上にＰｂ−5wt%Ｓｎはんだ層を５０〜
６０μｍの厚さに形成した。そして、これらの試験用サ
ンプルに対し、第１の実施例と同様に加熱・冷却工程を
１０回繰り返し、各層の界面の状態を調べた。
イクめっき法により第２のＮｉ層を０．１μｍ以下の厚
さに形成し、その上に電解めっき法により第３のＮｉ層
を約１μｍの厚さに形成した。更に、合金めっき法によ
り、第３のＮｉ層上にＰｂ−5wt%Ｓｎはんだ層を５０〜
６０μｍの厚さに形成した。そして、これらの試験用サ
ンプルに対し、第１の実施例と同様に加熱・冷却工程を
１０回繰り返し、各層の界面の状態を調べた。
【００３６】その結果、Ｔｉ層の厚さが０．２μｍ〜
０．８μｍのときには、Ａｌ層とＴｉ層との界面、及び
Ｔｉ層とＮｉ層との界面における剥離は観察されなかっ
た。Ｔｉ層の厚さが０．１μｍ以下のとき、及びＴｉ層
の厚さが１μｍのときには、Ａｌ層とＴｉ層との界面で
剥離が観察された。Ｔｉ層の厚さが０．１μｍ以下のと
きには、Ｔｉ層自体のＡｌ層に対する密着力が弱く、は
んだの溶融・凝固の際に加わる応力などに耐えきれない
ために剥離が生じ、また、Ｔｉ層の厚さが０．８μｍを
超える場合は、Ｔｉ層成膜時の残留応力が大きくなるた
めに剥離が発生すると考えられる。これらの結果から、
Ｔｉ層の厚さは０．２〜０．８μｍとすることが好まし
いことが分かる。
０．８μｍのときには、Ａｌ層とＴｉ層との界面、及び
Ｔｉ層とＮｉ層との界面における剥離は観察されなかっ
た。Ｔｉ層の厚さが０．１μｍ以下のとき、及びＴｉ層
の厚さが１μｍのときには、Ａｌ層とＴｉ層との界面で
剥離が観察された。Ｔｉ層の厚さが０．１μｍ以下のと
きには、Ｔｉ層自体のＡｌ層に対する密着力が弱く、は
んだの溶融・凝固の際に加わる応力などに耐えきれない
ために剥離が生じ、また、Ｔｉ層の厚さが０．８μｍを
超える場合は、Ｔｉ層成膜時の残留応力が大きくなるた
めに剥離が発生すると考えられる。これらの結果から、
Ｔｉ層の厚さは０．２〜０．８μｍとすることが好まし
いことが分かる。
【００３７】（第１の比較例）Ｓｉウェハ上にスパッタ
ＴｉＮ層を成膜した後、真空蒸着法を用いて、Ａｌ層、
Ｔｉ層及び第１のＮｉ層をいずれも０．５μｍの厚さに
順次形成した。その後、第１の実施例と同様に、はんだ
バンプ形成予定領域上の第１のＮｉ層上に、ストライク
めっき法により第２のＮｉ層を０．１μｍ以下の厚さに
形成し、その上に電解めっき法により第３のＮｉ層を約
１μｍの厚さに形成した。更に、この第３のＮｉ層上
に、合金めっき法によりＰｂ−5wt%Ｓｎはんだ層を５０
〜６０μｍの厚さに形成した。そして、第１の実施例と
同様に、加熱・冷却工程を１０回繰り返した後、各層の
界面の状態を調べた。その結果、複数の試験用サンプル
には、Ａｌ層とＴｉ層との界面、又はＴｉ層とＮｉ層と
の界面において剥離が観察された。
ＴｉＮ層を成膜した後、真空蒸着法を用いて、Ａｌ層、
Ｔｉ層及び第１のＮｉ層をいずれも０．５μｍの厚さに
順次形成した。その後、第１の実施例と同様に、はんだ
バンプ形成予定領域上の第１のＮｉ層上に、ストライク
めっき法により第２のＮｉ層を０．１μｍ以下の厚さに
形成し、その上に電解めっき法により第３のＮｉ層を約
１μｍの厚さに形成した。更に、この第３のＮｉ層上
に、合金めっき法によりＰｂ−5wt%Ｓｎはんだ層を５０
〜６０μｍの厚さに形成した。そして、第１の実施例と
同様に、加熱・冷却工程を１０回繰り返した後、各層の
界面の状態を調べた。その結果、複数の試験用サンプル
には、Ａｌ層とＴｉ層との界面、又はＴｉ層とＮｉ層と
の界面において剥離が観察された。
【００３８】（第２の比較例）第１の比較例と同様にし
て、Ｓｉウェハ上にスパッタ法によりＴｉＮ層を０．１
μｍの厚さに形成した後、真空蒸着法を用いて、前記Ｔ
ｉＮ層上に、Ａｌ層、Ｔｉ層及び第１のＮｉ層を順次形
成した。この場合に、試験用サンプルとして、Ｔｉ層の
厚さが０．１μｍ、０．２μｍ、０．４μｍ、０．８μ
ｍ及び１μｍのものを用意した。Ａｌ層及び第１のＮｉ
層の厚さはいずれも０．５μｍである。その後、第１の
Ｎｉ層上に、ストライクめっき法により第２のＮｉ層を
０．１μｍ以下の厚さに形成し、その上に電解めっき法
により第３のＮｉ層を約１μｍの厚さに形成した。次い
で、この第３のＮｉ層上に合金めっき法によりＰｂ−5w
t%Ｓｎはんだ層を５０〜６０μｍの厚さに形成した。そ
して、第１の実施例と同様に、加熱・冷却工程を１０回
繰り返した後、各層の界面の状態を調べた。その結果、
Ｔｉ層の厚さが０．２μｍ以下のとき、及びＴｉ層の厚
さが１μｍのときには、Ａｌ層とＴｉ層との界面で剥離
が観察された。また、Ｔｉ層の厚さが０．４〜０．８μ
ｍの供試材においても、一部ではあるがＡｌ層とＴｉ層
との界面、又はＴｉ層とＮｉ層との界面に剥離が観察さ
れるものが認められた。
て、Ｓｉウェハ上にスパッタ法によりＴｉＮ層を０．１
μｍの厚さに形成した後、真空蒸着法を用いて、前記Ｔ
ｉＮ層上に、Ａｌ層、Ｔｉ層及び第１のＮｉ層を順次形
成した。この場合に、試験用サンプルとして、Ｔｉ層の
厚さが０．１μｍ、０．２μｍ、０．４μｍ、０．８μ
ｍ及び１μｍのものを用意した。Ａｌ層及び第１のＮｉ
層の厚さはいずれも０．５μｍである。その後、第１の
Ｎｉ層上に、ストライクめっき法により第２のＮｉ層を
０．１μｍ以下の厚さに形成し、その上に電解めっき法
により第３のＮｉ層を約１μｍの厚さに形成した。次い
で、この第３のＮｉ層上に合金めっき法によりＰｂ−5w
t%Ｓｎはんだ層を５０〜６０μｍの厚さに形成した。そ
して、第１の実施例と同様に、加熱・冷却工程を１０回
繰り返した後、各層の界面の状態を調べた。その結果、
Ｔｉ層の厚さが０．２μｍ以下のとき、及びＴｉ層の厚
さが１μｍのときには、Ａｌ層とＴｉ層との界面で剥離
が観察された。また、Ｔｉ層の厚さが０．４〜０．８μ
ｍの供試材においても、一部ではあるがＡｌ層とＴｉ層
との界面、又はＴｉ層とＮｉ層との界面に剥離が観察さ
れるものが認められた。
【００３９】第１及び第２の比較例の結果から、十分な
密着性を確保するために、Ｔｉ層及び第１のＮｉ層は、
いずれもスパッタ法により形成することが必要であるこ
とが判明した。 （第３の実施例）第１の実施例と同様に、Ｓｉウェハ上
に、スパッタ法によりＴｉＮ層を０．１μｍの厚さに形
成し、このＴｉＮ層上に、スパッタ法によりＡｌ層、Ｔ
ｉ層及び第１のＮｉ層をいずれも０．５μｍの厚さに順
次形成した。次に、第１の実施例と同様に、第１のＮｉ
層上に電解ストライクめっき法により第２のＮｉ層を
０．１μｍ以下の厚さに形成し、その上に電解めっき法
により第３のＮｉ層を約１μｍの厚さに形成した。そし
て、第３のＮｉ層上に、合金めっき法によってＳｎ−37
wt% Ｐｂ共晶はんだ層を５０〜６０μｍの厚さに形成し
た。はんだ組成は、第１の実施例で用いためっき液にお
いてＳｎとＰｂとのイオン濃度比を変えることによって
調整した。
密着性を確保するために、Ｔｉ層及び第１のＮｉ層は、
いずれもスパッタ法により形成することが必要であるこ
とが判明した。 （第３の実施例）第１の実施例と同様に、Ｓｉウェハ上
に、スパッタ法によりＴｉＮ層を０．１μｍの厚さに形
成し、このＴｉＮ層上に、スパッタ法によりＡｌ層、Ｔ
ｉ層及び第１のＮｉ層をいずれも０．５μｍの厚さに順
次形成した。次に、第１の実施例と同様に、第１のＮｉ
層上に電解ストライクめっき法により第２のＮｉ層を
０．１μｍ以下の厚さに形成し、その上に電解めっき法
により第３のＮｉ層を約１μｍの厚さに形成した。そし
て、第３のＮｉ層上に、合金めっき法によってＳｎ−37
wt% Ｐｂ共晶はんだ層を５０〜６０μｍの厚さに形成し
た。はんだ組成は、第１の実施例で用いためっき液にお
いてＳｎとＰｂとのイオン濃度比を変えることによって
調整した。
【００４０】その後、第１の実施例と同様に加熱・冷却
工程を１０回繰り返した後、各層の界面状態を調べた。
その結果、Ａｌ層とＴｉ層との界面、及びＴｉ層とＮｉ
層との界面において剥離は観察されなかった。この結果
から、本発明に係るはんだバンプ形成方法は、Ｐｂ−5w
t%Ｓｎ以外の組成のはんだに対しても有効であることが
確認できた。
工程を１０回繰り返した後、各層の界面状態を調べた。
その結果、Ａｌ層とＴｉ層との界面、及びＴｉ層とＮｉ
層との界面において剥離は観察されなかった。この結果
から、本発明に係るはんだバンプ形成方法は、Ｐｂ−5w
t%Ｓｎ以外の組成のはんだに対しても有効であることが
確認できた。
【００４１】
【発明の効果】以上説明したように、本発明によれば、
半導体基板の外部接続用電極上にＴｉ層及び第１のＮｉ
層をスパッタ法により形成し、前記第１のＮｉ層上に電
解ストライクめっき法により第２のＮｉ層を形成し、更
に電解めっき法により第３のＮｉ層を形成するので、前
記第３のＮｉ層上に形成されるはんだバンプの成分が前
記電極にまで拡散することを確実に防止できるととも
に、各層の密着性が優れている。これにより、前記外部
接続用電極がＡｌ又はＡｌ合金、Ｃｕ又はＣｕ合金等の
ように酸化しやすい金属で形成されている場合であって
も、電極とＴｉ層との間及び各層間での剥離を確実に回
避できて、オープン不良を回避できる。また、本発明
は、めっきによりはんだ層を形成するので、溶融引き上
げによりはんだバンプを形成する方法に比べ、高密度Ｌ
ＳＩのフリップチップ接合に適用できる。更に、本発明
によれば、Ｓｎを含むはんだによる溶食に耐え、低コス
トでフリップチップ接合に好適なはんだバンプを得るこ
とができる。
半導体基板の外部接続用電極上にＴｉ層及び第１のＮｉ
層をスパッタ法により形成し、前記第１のＮｉ層上に電
解ストライクめっき法により第２のＮｉ層を形成し、更
に電解めっき法により第３のＮｉ層を形成するので、前
記第３のＮｉ層上に形成されるはんだバンプの成分が前
記電極にまで拡散することを確実に防止できるととも
に、各層の密着性が優れている。これにより、前記外部
接続用電極がＡｌ又はＡｌ合金、Ｃｕ又はＣｕ合金等の
ように酸化しやすい金属で形成されている場合であって
も、電極とＴｉ層との間及び各層間での剥離を確実に回
避できて、オープン不良を回避できる。また、本発明
は、めっきによりはんだ層を形成するので、溶融引き上
げによりはんだバンプを形成する方法に比べ、高密度Ｌ
ＳＩのフリップチップ接合に適用できる。更に、本発明
によれば、Ｓｎを含むはんだによる溶食に耐え、低コス
トでフリップチップ接合に好適なはんだバンプを得るこ
とができる。
【図１】本発明の実施形態に係る半導体装置のバンプ形
成方法を工程順に示す断面図（その１）である。
成方法を工程順に示す断面図（その１）である。
【図２】本発明の実施形態に係る半導体装置のバンプ形
成方法を工程順に示す断面図（その２）である。
成方法を工程順に示す断面図（その２）である。
【図３】本発明の実施形態に係る半導体装置のバンプ形
成方法を工程順に示す断面図（その３）である。
成方法を工程順に示す断面図（その３）である。
【図４】Ｎｉ層を電解ストライクめっき法により厚く形
成した場合の問題点を示す模式図である。
成した場合の問題点を示す模式図である。
１ Ｓｉウェハ
２ Ａｌ電極
３ Ｔｉ層
４ 第１のＮｉ層
５ 第２のＮｉ層
６ 第３のＮｉ層
７ はんだ層
１１，１２ レジスト膜
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 平尾 省二
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 野坂 圭司
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 若林 哲史
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(72)発明者 児玉 邦雄
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(56)参考文献 特開 昭57−139945（ＪＰ，Ａ)
特開 昭61−253384（ＪＰ，Ａ)
特開 平７−180087（ＪＰ，Ａ)
特開 平４−196129（ＪＰ，Ａ)
特開 平４−280634（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
C25D 5/14
Claims (6)
- 【請求項１】 半導体基板に設けられた外部接続用電極
上にスパッタ法によりチタン層及び第１のニッケル層を
順次形成する工程と、 前記第１のニッケル層上に第２のニッケル層を電解スト
ライクめっき法により形成する工程と、 前記第２のニッケル層上に第３のニッケル層を電解めっ
き法により形成する工程と、 前記第３のニッケル層上にはんだ層を形成する工程とを
有することを特徴とする半導体装置のはんだバンプ形成
方法。 - 【請求項２】 前記第３のニッケル層の厚さは、前記第
１のニッケル層の厚さよりも厚いことを特徴とする請求
項１に記載の半導体装置のはんだバンプ形成方法。 - 【請求項３】 前記第３のニッケル層を１乃至５μｍの
厚さに形成することを特徴とする請求項１又は２に記載
の半導体装置のはんだバンプ形成方法。 - 【請求項４】 前記チタン層を０．２乃至０．８μｍの
厚さに形成することを特徴とする請求項１乃至３のいず
れか１項に記載の半導体装置のはんだバンプ形成方法。 - 【請求項５】 前記外部接続用電極はアルミニウム又は
銅からなることを特徴とする請求項１乃至４のいずれか
１項に記載の半導体装置のはんだバンプ形成方法。 - 【請求項６】 前記はんだ層のα線放射量が０．５ｃｐ
ｈ／ｃｍ2 以下であることを特徴とする請求項１乃至５
のいずれか１項に記載の半導体装置のはんだバンプ形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34168195A JP3407839B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置のはんだバンプ形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34168195A JP3407839B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置のはんだバンプ形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186161A JPH09186161A (ja) | 1997-07-15 |
| JP3407839B2 true JP3407839B2 (ja) | 2003-05-19 |
Family
ID=18347965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34168195A Expired - Lifetime JP3407839B2 (ja) | 1995-12-27 | 1995-12-27 | 半導体装置のはんだバンプ形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3407839B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064436B2 (en) | 2003-12-10 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118199A (ja) * | 2000-10-10 | 2002-04-19 | Mitsubishi Electric Corp | 半導体装置 |
| TW517334B (en) | 2000-12-08 | 2003-01-11 | Nec Corp | Method of forming barrier layers for solder bumps |
| JP4544825B2 (ja) * | 2003-03-11 | 2010-09-15 | 太陽化学工業株式会社 | 電子部品の外部電極形成方法 |
| KR100936782B1 (ko) * | 2003-04-04 | 2010-01-14 | 삼성테크윈 주식회사 | 2단계 니켈 무전해도금으로 형성된 금속범프를 갖는반도체장치 및 그 금속 범프를 제조하는 방법 |
| JP5692467B1 (ja) * | 2014-02-04 | 2015-04-01 | 千住金属工業株式会社 | 金属球の製造方法、接合材料及び金属球 |
| US10062657B2 (en) | 2014-10-10 | 2018-08-28 | Ishihara Chemical Co., Ltd. | Method for manufacturing alloy bump |
-
1995
- 1995-12-27 JP JP34168195A patent/JP3407839B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7064436B2 (en) | 2003-12-10 | 2006-06-20 | Fujitsu Limited | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09186161A (ja) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3663184A (en) | Solder bump metallization system using a titanium-nickel barrier layer | |
| TWI275144B (en) | Method of manufacturing semiconductor device | |
| US6476494B1 (en) | Silver-tin alloy solder bumps | |
| JP4237325B2 (ja) | 半導体素子およびその製造方法 | |
| KR101477596B1 (ko) | 반도체칩 및 그 제조 방법 | |
| US7267861B2 (en) | Solder joints for copper metallization having reduced interfacial voids | |
| US10461052B2 (en) | Copper structures with intermetallic coating for integrated circuit chips | |
| JPH04326534A (ja) | 半導体装置のチップボンディング方法 | |
| JPH07169901A (ja) | 集積回路パッケージとリードフレーム | |
| EP2100328A1 (en) | Solder bump/under bump metallurgy structure for high temperature applications | |
| JPH0212829A (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| JP2005019830A (ja) | 半導体装置の製造方法 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JPH09129647A (ja) | 半導体素子 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP2001060760A (ja) | 回路電極およびその形成方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| WO2001056081A1 (en) | Flip-chip bonding arrangement | |
| JP2018204066A (ja) | 電極形成方法及び半導体素子電極構造 | |
| TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
| JPS6112047A (ja) | 半導体装置の製造方法 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| US20060266446A1 (en) | Whisker-free electronic structures | |
| JP2005268442A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |