JPH07169901A - 集積回路パッケージとリードフレーム - Google Patents

集積回路パッケージとリードフレーム

Info

Publication number
JPH07169901A
JPH07169901A JP19630594A JP19630594A JPH07169901A JP H07169901 A JPH07169901 A JP H07169901A JP 19630594 A JP19630594 A JP 19630594A JP 19630594 A JP19630594 A JP 19630594A JP H07169901 A JPH07169901 A JP H07169901A
Authority
JP
Japan
Prior art keywords
layer
nickel
palladium
thickness
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19630594A
Other languages
English (en)
Other versions
JP2746840B2 (ja
Inventor
Joseph Anthony Abys
アンソニー アビス ジョセフ
Igor V Kadija
ベルジコ カディジャ イゴー
Jr Edward J Kudrak
ジョン クドラク エドワード
Jr Joseph J Maisano
ジョン マイサーノ ジョセフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc, AT&T Corp filed Critical American Telephone and Telegraph Co Inc
Publication of JPH07169901A publication Critical patent/JPH07169901A/ja
Application granted granted Critical
Publication of JP2746840B2 publication Critical patent/JP2746840B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9265—Special properties
    • Y10S428/929—Electrical contact feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12875—Platinum group metal-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12889—Au-base component

Abstract

(57)【要約】 【目的】 リードフレームのベース金属を十分にカバー
できるような合成層のコーティングを提供することであ
る。 【構成】 ニッケル層２１の上に、全厚さが約２５０ｎ
ｍである多層構造体からなる保護合成層２２を堆積する
ことであり、そして、銅及び銅化合物あるいは、ニッケ
ル及びニッケル化合物が、リードの外側表面に移動する
のを、阻止したり、減少させたりする。図３において、
保護合成層２２は、ニッケル層２１から昇順に、パラジ
ュームまたは軟金ストライク層２３とパラジュームニッ
ケル層２４とパラジューム層２５と金層２６とを有す
る。この保護合成層２２は、保護合成層２２の全厚さは
２５０〜７５００ｎｍの厚さである。ニッケル層２１の
上の保護合成層２２は、その厚さが５１０〜５１００ｎ
ｍの範囲である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路素子に関し、
特に、パッケージ内にシールされた集積回路ユニットと
リードフレームに関する。
【０００２】
【従来の技術】集積回路素子は、そのパッケージ内に集
積回路ユニットとリードフレームとを有する。このリー
ドフレームは、そのリードフレームの表面にニッケル層
をメッキしている。ニッケルメッキは、銅の拡散に対
し、バリアとして機能し、そのリードフレーム表面上の
酸化銅と硫化銅のような反応銅生成物の形成を阻止して
いる。１０．２μｍ以下の厚さのニッケル層は多孔質
で、銅がリードフレームの表面に移動したり拡散したり
する。しかし、１０．２μｍ以上の厚さのニッケル層は
その使用中に、ひび割れする傾向がある。
【０００３】１０．２μｍ以下の厚さのニッケル層を介
して、銅が拡散を減少させるような試みは、そのニッケ
ル層の上に薄いパラジューム／パラジュームニッケル合
金層を形成することであるこれに関してはヨーロッパ特
許出願第０，２５０，１４６号を参照のこと。しかし、
銅の酸化物、硫化物あるいは他の反応生成物を有する銅
の腐食性生成物がリードフレーム上にあらわれて、リー
ドフレームの表面を変色させて、ハンダの品質を劣化さ
せる。さらに、これらの欠点を解決するために、銅ベー
スに複数の層を、銅ベースから順番に、１２７ｎｍ厚の
ニッケルストライク層と、７６ｎｍ厚のパラジューム／
ニッケル合金層とを順にメッキすることが行われてい
た。このニッケルストライク層とパラジューム／ニッケ
ル合金層は１０．２μｍ厚以下のニッケル層が使用でき
るようにするために、リードフレームの表面に、銅イオ
ンの移動を阻止するように機能するものであるヨーロッ
パ特許出願第０、３３５、６０８号を参照のこと。しか
し、これらの層の組み合わせは、集積回路とリードとを
カプセル化する際に、その処理ステップに耐えられるも
のではなかった。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
目的は、リードフレームのベース金属を十分にカバーで
きるような合成層のコーティングを提供することであ
る。
【０００５】
【課題を解決するための手段】
【０００６】
【実施例】図１においてリードフレーム１０は、その上
に集積回路ユニット１１が搭載されるパドル１２とリー
ド１３とを有する。リード１３をこの段で接合するダム
バー１４は、パッケージ媒体が注入された後、点線１５
の部分から切断廃棄される。
【０００７】図２において、パッケージ１６は集積回路
ユニット１１とパドル１２とリード１３とを有する。こ
の集積回路ユニット１１は、ハンダまたは接着剤１７に
より、パドル１２の上に接合されており、集積回路ユニ
ット１１は、ワイヤ１８を介して、リード１３に電気的
に結合されている。集積回路ユニット１１とパドル１２
とワイヤ１８とリード１３の、パドル１２に隣接する一
部は、モールドパッケージ材料１９内に包囲される。こ
のリード１３は、ベース金属２０とベース金属２０の上
に形成されるニッケル層２１と、ニッケル層２１の上に
形成される保護合成層２２とを有する。このベース金属
２０は、一般的には、銅又は銅合金性である。銅合金
は、例えば、ＣＤＡ Ｎｏ．１０２（９９．９５％の銅
と、残りは銀を含む）、ＣＤＡ Ｎｏ．１０３（９９．
９５％の銅と、０．００１〜０．００５％の燐と、金を
含む）、ＣＤＡ Ｎｏ．１５１（９９．９％の銅と０．
１％の亜鉛を含む）、ＣＤＡ Ｎｏ．１５５（９７．８
％の銅と、０．０３４％の銀と、０．０５８％の燐と、
０．１１％のマグネシウムを含む）、ＣＤＡ Ｎｏ．１
９４（９７．５％の銅と、２．３５％の鉄と、０．００
３％の燐と、０．１２％の亜鉛を含む）、ＫＬＦ Ｎ
ｏ．１２５（９４．５５％の銅と、３．２％のニッケル
と、１．２５％のすずと、０．７％のシリコンを含む）
であり、リードフレームに用いられる材料の代表例であ
る。他の合金、例えば、鉄ニッケル合金もベース金属と
して使用することもできる。
【０００８】上記のヨーロッパ特許出願は、ベース金属
から銅及び銅化合物が、リードフレームのリードの表面
上に、拡散するのを阻止する、あるいは、減少させるの
に適切な金属コーティングについて開示している。しか
し、ニッケル及びニッケル酸化物のようなニッケル化合
物が、リードの表面に存在することは、銅及び銅化合物
が存在するのよりも、ハンダの適合性という観点から
は、より重要である。ニッケルがリードの表面上に、５
原子％以下、存在しても、表面のハンダ適合性に悪影響
を与える。このニッケルと、ニッケル化合物は、さまざ
まな処理ステップ高温及び酸化条件を含むに影響され
て、上部層の金属成分と反応したり、そこに拡散したり
する。ニッケル酸化物のようなニッケル化合物は、ハン
ダ処理及び接合処理と干渉する。さらに、ニッケルは、
従来の酸化クリーニングでは除去することが困難であ
る。
【０００９】この問題の解決方法は、ニッケル層２１の
上に、全厚さが約２５０ｎｍである多層構造体からなる
保護合成層２２を堆積することであり、そして、銅及び
銅化合物あるいは、ニッケル及びニッケル化合物が、リ
ードの外側表面に移送migrationするのを、阻止した
り、少なくとも減少させたりすることである。図３にお
いて、保護合成層２２は、ニッケル層２１から昇順に、
パラジュームまたは軟金ストライク層２３とパラジュー
ムニッケル層２４とパラジューム層２５と金層２６とを
有する。この保護合成層２２は、保護合成層２２の全厚
さは２５０〜７５００ｎｍの厚さである。ニッケル層２
１の上の保護合成層２２は、その厚さが５１０〜５１０
０ｎｍの範囲である。
【００１０】パラジュームまたは軟金ストライク層２３
は、ニッケル層２１とパラジュームニッケル層２４との
間の、接合接着層として、機能し、その厚さは、２５か
ら１０２ｎｍである。２５ｎｍ以下の層は、接合用には
不十分であるが、１０２ｎｍ以上の厚さの層でも特別な
利点はない。パラジュームまたは軟金ストライク層２３
は、その接合特性以外に更に、低孔質の層で、孔が少な
くて後続の層の成長を早め、これにより、銅及びニッケ
ルが、上部層で拡散するのを減少させることができる。
Ｐｄストライク層は、米国特許第４，１７８，４７５号
に開示されているパラジュームストライク溶液から堆積
される。軟金の堆積についての組成条件と、電気メッキ
条件は、「Gold Plating Technology」 １９８７年第３
版、Frank H. Reed/William Goldie共著、Electrochemi
cal Publications社刊スコットランド エール バーン
ズ ストリート ８の２６から４６ページに開示されて
いる。
【００１１】パラジュームニッケル層２４の堆積厚さ
は、１２７〜２５４０ｎｍである。このパラジュームニ
ッケル層２４は、パラジュームまたは軟金ストライク
（鍛造）層２３の上に形成されて、低孔層である。この
パラジュームニッケル層２４の層を形成する目的は、
銅、鉄、ニッケルとその酸化物のような化合物が、リー
ドの表面、特に、ハンダが行われるべき表面に拡散する
のを阻止、または、減少させることである。１２７ｎｍ
以下の厚さの層では、銅及びニッケルが、拡散するのに
対し、バリアとして機能しないが、２５４０ｎｍ以上の
厚さの層にしても、それ以上特別の利点はない。このパ
ラジュームニッケル合金は、ニッケルが、１０〜９０重
量％、好ましくは、１０〜３０重量％の範囲の合金であ
る。このニッケルＰｄ−Ｎｉ合金は、米国特許第４，９
７１１，７９８号及び第４，９１１，７９９号に開示さ
れたパラジューム電気メッキ溶液から堆積される。
【００１２】パラジューム層２５の堆積厚さは、２５〜
２５４０ｎｍの範囲である。このパラジューム層２５
を、形成する主な目的は、その下の層の有孔性の影響を
取り除き、パラジュームニッケル層２４からニッケル
が、ハンダされるべき表面上に拡散する速度を低下させ
ることである。２５ｎｍ以下の層厚では、パラジューム
ニッケル層２４からのニッケルが拡散するのに対し、バ
リアとして機能しないが、一方、２５４０ｎｍ以上の層
厚にしても、それ以上特別な利点はない。このパラジュ
ーム層２５の厚さは、パラジュームニッケル層２４に含
有されるＮｉとその厚さに依存する。このパラジューム
ニッケル層２４内のＮｉの含有量が高くなると、パラジ
ュームニッケル層２４の厚さを厚くして、Ｎｉがパラジ
ュームニッケル層２４内に拡散するのを阻止又は低下さ
せる。
【００１３】金層２６の堆積厚さは、２５〜２５４０ｎ
ｍの範囲内である。２５ｎｍ以下の層厚では、保護合成
層２２の他の層と組み合わせて、所望の拡散阻止機能を
提供することはできないが、２５４０ｎｍ以上の厚さの
層にしてもハンダ適合性と、外側層のハンダぬれ性と接
合性の観点からは、特別な利点を提供することはない。
経済的な理由から、高価な金層をこの目的のために使用
することは、最低、例えば、２５〜５１ｎｍ厚の最小厚
に維持すべきである。この金層２６は、従来の電気メッ
キ用金の溶液から堆積され、好ましくは、この金層２６
は、軟金ストライクとして堆積するのがよい。軟金を堆
積するための成分と電気メッキの条件の例は、「Gold P
lating Technology」 １９８７年第３版、Frank H. Ree
d/William Goldie共著、Electrochemical Publications
社刊スコットランド エール バーンズ ストリート
８の２６から４６ページに開示されている。
【００１４】この保護合成層２２が、２５０℃以下の温
度により処理される場合には、パラジュームまたは軟金
ストライク層２３の堆積厚さは、少なくとも２５ｎｍ
で、パラジュームニッケル層２４の堆積厚さは、少なく
とも１００ｎｍで、パラジューム層２５の堆積厚さは、
少なくとも２５ｎｍ、好ましくは、７５ｎｍ以上で、金
層２６の堆積厚さは、少なくとも２５ｎｍであることが
好ましい。４５０℃の温度で処理される場合には、パラ
ジュームまたは軟金ストライク層２３は、２５〜１２５
ｎｍの範囲内の厚さを有し、パラジュームニッケル層２
４とパラジューム層２５と金層２６の最小厚さは、それ
ぞれ、５００〜７５０ｎｍの範囲内である。
【００１５】この金属堆積が完了した後、リードフレー
ムは、ＩＣユニットを搭載するプロセスに移行する。集
積回路ユニット１１は、公示の方法、例えば、ハンダあ
るいは接着剤により、リードフレーム１０のパドル１２
上に搭載される。集積回路ユニット１１とリード１３と
の間の電気的接続が、ワイヤ１８により行われる。リー
ド１３の表面は、ワイヤ１８に接合可能である。銅・ニ
ッケルのようなニッケルの好ましくない化合物が、存在
しないハンダが可能な表面は、そこにワイヤの接合にも
有効である。銅又はニッケルの好ましくない化合物が存
在する表面は、ワイヤボンディングには不向きで、少な
くとも有効なワイヤボンディングが不可能で、その接合
は、動作中切断されることがある。リード１３の表面、
少なくともその接合部分で、ニッケル酸化物の薄い層が
存在すると、電気的接触は弱くなる。銅酸化物あるいは
銅硫化物のような銅化合物は、集積回路ユニット１１を
搭載する前に、その表面を洗浄することにより除去する
必要がある。このようなニッケル酸化物のようなニッケ
ル副産物は、極めて接着性が高く、従来の洗浄溶液で
は、除去することが難しい。
【００１６】その後、各組立体は、モールド装置内に配
置されて、プラスチック性のカプセルか材料が集積回路
ユニット１１の周囲と、リード１３の隣接部分とに注入
されてＩＣユニットパッケージが形成される。この組立
品を、モールド装置から取り除いた後、このモールドさ
れたＩＣパッケージは、リードフレームからのリードの
端部を分離し、リード間のダムバー１４を取り除くこと
によって、リードフレームから分離される。その後、こ
のリードは、所望の形状、例えば、ガルウィング形状、
Ｊ形状のような所望の形状に折り曲げられる。モールド
化合物から露出したリードの部分は、酸洗いにより洗浄
されて、搭載ボード上のパッドにハンダ付けされる。こ
の洗浄されたリードは、搭載ボード上のハンダバンプ、
あるいはハンダペーストと接触して配置されて、搭載ボ
ード上のパッドにハンダ付けされる。別の場合には、こ
の洗浄されたリードは、ハンダの溶融バス内に浸積され
て、その後、搭載ボード上のフラックス化した端子パッ
ドと接触して配置される。
【００１７】このＩＣユニットと、搭載ボードとの間の
信頼性ある接続を確保するためには、リードは、ハンダ
付けが可能な表面を有さなければならない。このこと
は、搭載ボード上のパッドに接続されるリードの、これ
らの部分の表面は、ハンダの連続的なコーティングがで
きるようにならなければならない。ハンダがされるべき
領域の９５％以上をカバーするハンダコーティングを有
する表面が、ハンダ可能となる。この表面は、２８〜３
０／ｃｍ2以下、好ましくは、２５／ｃｍ2以下の孔を有
する低孔性のハンダカバレッジを有さなければならな
い。
【００１８】このカプセル化素子の形成プロセスにおい
て、リードフレームは、さまざまな処理ステップで処理
されて、それにより、酸化相互拡散、蒸気汚染、クラッ
ク、汚染表面損傷のような、欠陥が発生することがあ
る。これらの処理ステップには、熱可塑性材料を注入モ
ールドすることにより、プラスチックフレームを形成し
１５０℃で３０分間、回路の接着ヒート熱拡散装置の接
合１５０℃で３０分間、切断及びリードの形成、酸素プ
ラズマ洗浄又はレーザＨ2Ｏ2洗浄を施して有機不純物を
除去し、ダイボンドエポキシ硬化１６０℃で１時間と、
カバー接着１６０℃で１時間と、焼き付け１２０℃で２
４時間を施すことにより、構造体から応力を解放し、完
全性のテストを行う。これらの処理ステップは、従来公
知のもので、これ以上ここではふれない。プラスチック
モールドパッケージの形成と、ハンダステップは、２５
０℃もの高い温度の処理を含む。低融点ガラスでもって
カプセル化するセラミックパッケージのプロセスでは、
４００℃以上の熱にさらされ、すなわち、４００℃〜８
００℃の温度で０．５時間以上熱処理される。この処理
ステップは、リードフレームの材料上の、それにより得
られた好ましくない熱及び酸化の影響により、リードフ
レームのハンダ品質が、劣化することになる。
【００１９】リードフレームの表面が、信頼性ある接続
に適しているか否かを決定するために、カプセル化材料
でモールドする前、又は後の何れかで、信頼性のテスト
を受ける。そのテストの一つは、軍事仕様８８３Ｃ方法
２０３で、これは、それが使用可能かの品質試験であ
る。この標準には、９０℃で９５％の相対湿度で、４時
間、８時間又は１６時間の蒸気劣化試験が含まれる。こ
れは、少なくとも６カ月の在庫を模擬するものである。
その後、このサンプルは、不活性のロジンフラックスを
露出した金属リードに塗布し、２５０℃で５秒間のハン
ダ内に浸積する。その後、このサンプルは、１０倍のス
ケールで、ハンダの被覆程度を検査する。ハンダ適合性
のあるコーティングは、高品質の平滑なハンダで、２８
〜３０／ｃｍ2、好ましくはパラジューム層２５／ｃｍ2
以下の、有孔性を有するものが９５％を占めなければな
らない。ハンダ最終表面を得るために、この蒸気劣化テ
スト方法は、非ハンダ最終表面を有する基板のテストに
も適用可能である。このテスト中の表面は、ハンダのコ
ーティングを受け入れるかのように行われるこの有孔性
テストは、ＳＯ2蒸気を用いて行われ、これは、ＡＳＴ
Ｍ Ｂ７９９−８８１９８８年１１月の４６３〜４６５
ページに概要が記載されている。
【００２０】多くの応用においては、コーティングされ
たリードフレームを熱にさらすことがあるので、熱劣化
条件での層間の金属の拡散は、下の金属が、貴金属表面
層、例えば、ニッケルが金に拡散すると、表面の品質が
失われたことになる。それ故に、蒸気劣化試験に加え
て、メッキされた表面を熱劣化試験を受けさせるのが望
ましい。標準的な熱劣化試験の条件は、現在の所、確立
されていない。本発明により、異なる熱条件のもとでの
ハンダの適応性を判断するために、このコーティングは
１５０℃、２００℃、２５０℃で１時間、２時間、５時
間、及び、４５０℃で１時間の熱試験を受ける。
【００２１】この熱試験は、５００ｎｍ厚のニッケル層
を、２７０ｎｍ厚の合成層でコーティングした銅製パネ
ルでもって行われる。この合成層は、ニッケル層から順
に、７５ｎｍ厚のＰｄストライク層と、１００ｎｍ厚の
Ｐｄ−Ｎｉ８０／２０の合金層と７５ｎｍ厚のＰｄ層を
２５ｎｍ厚の軟金フラッシュを有する。このサンプル
は、メッキされたままで９８％以上のハンダカバレッジ
を有する。このサンプルは、２００℃で１時間、２時
間、５時間及び、２５０℃で２時間と５時間、熱処理を
されたときに９８％以上のハンダカバレッジを保持して
いた。このハンダカバレッジは、このサンプルが、蒸気
劣化９５℃で９５％湿度で、８時間テストされたとき
に、高く９８％以上維持されていた。
【００２２】比較のために、同一のＰｄストライク層
と、Ｐｄ−Ｎｉ合金層とＰｄ層を有するが、外側の軟金
フラッシュを有さないサンプルをテストした。これらの
サンプルは、メッキされて９８％以上のハンダカバレッ
ジを有し、２００℃で１時間及び２時間露出されたとき
には、その比率は９８％以上で、２００℃で５時間露出
されたときには、９５％以上で、２５０℃で２時間及び
５時間露出されたときには９０％以下になり、受け入れ
られないものであった。８時間の蒸気劣化試験でも、ハ
ンダ適合性が９０％以下に減少した。
【００２３】図４、図５においては、５００ｎｍ厚のニ
ッケル層と、７５ｎｍ厚のＰｄストライク層と、１００
ｎｍ厚のＰｄ／Ｎｉ合金８０／２０層と、７５ｎｍ厚の
Ｐｄ層と２５ｎｍ厚の軟金層とを、連続的に堆積した多
層を有する合成層を、オージェ深さプロファイル解析し
たプロットをあらわす。この合成層を２００℃で５時間
の熱処理にさらした。この熱処理の後、解析用に２０ｎ
ｍ／分の速度で、スパッタリングを行った。図４からわ
かるように、約３．５分では、Ｐｄ層にニッケルは検知
されなかった。これは、約７０ｎｍ厚のＰｄ層に相当す
る。しかし、図５によれば、同一厚さのＰｄストライク
層とＰｄ−Ｎｉ合金層と、Ｐｄ層を有するが、外側の軟
金層を有さない合金層を、解析すると、Ｐｄ層の表面に
ニッケルが存在していることが分かる。かくして、２５
０℃で５時間たつと、Ｐｄ−Ｎｉ合金層からニッケル
が、５０〜７５ｎｍ厚のパラジューム層の表面層に拡散
し、ハンダ適合性を損傷する。しかし、パラジューム層
の上部表面の、２５ｎｍ厚の金層は、そのような拡散を
阻止し、完全なハンダ適合性を維持する。同様な状況
は、外側金層が存在する合成層と、存在しない合成層
が、より高い温度試験にさらされたときに起こる。例え
ば、４５０℃で１時間の試験後、ニッケルは、５００ｎ
ｍ厚のＰｄ層と、７５ｎｍ厚さの金層を貫通する。この
ような貫通を阻止し、完全なハンダ適合性を得るには、
５００ｎｍ厚のパラジューム層の上部に、５００ｎｍ厚
の金層を導入することによって得られる。比較のため
に、２５００ｎｍ厚の金層のみすなわち、Ｐｄストライ
ク層と、Ｐｄ−Ｎｉ合金層とＰｄ層とを含まないを、ニ
ッケル層の上部表面に形成すると、４５０℃でわずか１
０分間熱にさらした後でさえ、ハンダ適合性を失う。
【００２４】別の実施例においては、モールドパッケー
ジ材料１９の表面の上にベース金属２０の個別の層を連
続的に堆積することである。このベース金属２０は、全
体の厚さで、約３１０ｎｍの厚さで、５１０ｎｍ厚のベ
ース金属２０の上に形成される。
【００２５】従来のコーティングの代表例として、組み
合わせ番号４として、次の積層した最終表面は、次のよ
うになる。
【００２６】このサンプルは、メッキした状態のハンダ
適合性で、その後、８時間の蒸気劣化試験のハンダ適合
性がテストされた。有孔性テストが、ハンダ適合性テス
トに用いられた、同一のパネルから、切断された部分で
行われた。この多層のハンダ適合性と、有孔性の性能結
果を、表３に示す。
【発明の効果】以上述べたように、本発明の合成層を有
するリードフレームは、従来のものに比較して、蒸気劣
化試験及び熱劣化試験に対して、従来のリードフレーム
よりも良好で、更に、有孔性が少ない。
【図面の簡単な説明】
【図１】本発明の一実施例によるＩＣユニットを搭載し
たリードフレームの上面図。
【図２】図１の線２−２にそって切断したカプセル化さ
れた素子の断面図。
【図３】本発明の一実施例による複数のメッキ層を有す
るリードの部分拡大断面図。
【図４】本発明の複数の層を２５０℃で５時間の熱処理
にさらした後のオージェ深さプロファイルをプロットし
た図。
【図５】金のフラッシュを有さない複数の層を２５０℃
で５時間の熱処理にさらした後のオージェ深さプロフィ
ルをプロットした図。
【符号の説明】 １０ リードフレーム １１ 集積回路ユニット １２ パドル １３ リード １４ ダムバー １５ 点線 １６ パッケージ １７ ハンダまたは接着剤 １８ ワイヤ １９ モールドパッケージ材料 ２０ ベース金属 ２１ ニッケル層 ２２ 保護合成層 ２３ パラジュームまたは軟金ストライク層 ２４ パラジュームニッケル合金層 ２５ パラジューム層 ２６ 金層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イゴー ベルジコ カディジャ アメリカ合衆国、07450 ニュージャージ ー、リジウッド、シャーウッド ロード 118 (72)発明者 エドワード ジョン クドラク アメリカ合衆国、07014 ニュージャージ ー、クリフトン、コリン アベニュー 85 (72)発明者 ジョセフ ジョン マイサーノ アメリカ合衆国、07866 ニュージャージ ー、デンビル、ウッドストーン ロード 88

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 モールドパッケージ材料（１９）内に埋
    設された集積回路ユニット（１１）とリード（１３）と
    を有し、このリード（１３）は、ベース金属（２０）
    と、ベース金属（２０）の上に形成されたニッケル層
    （２１）と、このニッケル層（２１）の上に形成された
    保護合成層（２２）とを有する集積回路パッケージにお
    いて、 前記保護合成層（２２）は、ニッケル層（２１）の上に
    パラジュームまたは軟金ストライク（soft gold strik
    e）層（２３）と、１０から９０重量％のニッケルを有
    するパラジュームニッケル層（２４）と、パラジューム
    層（２５）と、金層（２６）とを有し前記パラジューム
    または軟金ストライク層（２３）は、パラジュームニッ
    ケル層（２４）をニッケル層（２１）に接合する程度の
    厚さで堆積され、 前記パラジュームニッケル層（２４）は、ベース金属
    （２０）がリード（１３）の表面に拡散するのを遅らせ
    る程度薄く堆積され、 前記パラジューム層（２５）は、ニッケル層（２１）が
    リード（１３）の表面に拡散するのを遅らせる程度薄く
    堆積され、 前記金層（２６）は、ニッケル層（２１）がリード（１
    ３）の表面に拡散するのを防止する程度十分薄く堆積さ
    れることを特徴とする集積回路パッケージ。
  2. 【請求項２】 前記保護合成層（２２）は、２５０〜７
    ５００ｎｍの範囲の厚さで形成されることを特徴とする
    請求項１のパッケージ。
  3. 【請求項３】 前記パラジュームまたは軟金ストライク
    層（２３）は、２５ｎｍ以上の厚さで前記パラジューム
    ニッケル層（２４）は、１００ｎｍ以上の厚さで形成さ
    れ、 前記パラジューム層（２５）は、２５ｎｍ以上の厚さで
    形成され、 前記金層（２６）は、２５ｎｍ以上の厚さで 形成され
    ることを特徴とする請求項１のパッケージ。
  4. 【請求項４】 前記パラジュームまたは軟金ストライク
    層（２３）は、７５ｎｍ以上の厚さを有し前記パラジュ
    ームニッケル層（２４）は、１００ｎｍ以上の厚さを有
    し前記パラジューム層（２５）は、７５ｎｍ以上の厚さ
    を有し前記金層（２６）は、２５ｎｍの以上厚さを有
    し、 ２５０℃以下の温度で使用されることを特徴とする請求
    項１のパッケージ。
  5. 【請求項５】 前記パラジュームまたは軟金ストライク
    層（２３）は、２５〜１２５ｎｍの範囲内の厚さを有し
    前記パラジュームニッケル層（２４）とパラジューム層
    （２５）と金層（２６）は、それぞれ５００〜７５０ｎ
    ｍの範囲内の厚さを有し４５０℃以上の温度で使用され
    ることを特徴とする請求項１のパッケージ。
  6. 【請求項６】 前記ベース金属（２０）は、銅を含有
    し、 前記パラジュームニッケル層（２４）は、２０重量％の
    ニッケルを含有することを特徴とする請求項１のパッケ
    ージ。
  7. 【請求項７】 前記金層（２６）は、軟金ストライクを
    有することを特徴とする請求項１のパッケージ。
  8. 【請求項８】 ベース金属（２０）と、ベース金属（２
    ０）の上に形成されたニッケル層（２１）と、このニッ
    ケル層（２１）の上に形成された保護合成層（２２）と
    を有するリードフレームにおいて、 前記保護合成層（２２）は、ニッケル層（２１）の上に
    パラジュームまたは軟金ストライク層（２３）と、１０
    から９０重量％のニッケルを有するパラジュームニッケ
    ル層（２４）と、パラジューム層（２５）と、金層（２
    ６）とを有し前記パラジュームまたは軟金ストライク層
    （２３）は、パラジュームニッケル層（２４）をニッケ
    ル層（２１）に接合する程度の厚さで堆積され、 前記パラジュームニッケル層（２４）は、ベース金属
    （２０）がリード（１３）の表面に拡散するのを遅らせ
    る程度薄く堆積され、 前記パラジューム層（２５）は、ニッケル層（２１）が
    リード（１３）の表面に拡散するのを遅らせる程度薄く
    堆積され、 前記金層（２６）は、ニッケル層（２１）がリード（１
    ３）の表面に拡散するのを防止する程度十分薄く堆積さ
    れることを特徴とするリードフレーム。
JP19630594A 1993-07-29 1994-07-29 集積回路パッケージとリードフレーム Expired - Lifetime JP2746840B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/099,118 US5360991A (en) 1993-07-29 1993-07-29 Integrated circuit devices with solderable lead frame
US099118 1993-07-29
US99118 1993-07-29

Publications (2)

Publication Number Publication Date
JPH07169901A true JPH07169901A (ja) 1995-07-04
JP2746840B2 JP2746840B2 (ja) 1998-05-06

Family

ID=22272859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19630594A Expired - Lifetime JP2746840B2 (ja) 1993-07-29 1994-07-29 集積回路パッケージとリードフレーム

Country Status (13)

Country Link
US (1) US5360991A (ja)
EP (1) EP0637082B1 (ja)
JP (1) JP2746840B2 (ja)
KR (1) KR100286151B1 (ja)
CN (1) CN1050935C (ja)
CA (1) CA2115732C (ja)
DE (1) DE69414929T2 (ja)
DK (1) DK0637082T3 (ja)
ES (1) ES2125411T3 (ja)
HK (1) HK1004872A1 (ja)
MY (1) MY111899A (ja)
SG (1) SG44354A1 (ja)
TW (1) TW230274B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US8288178B2 (en) 2008-08-11 2012-10-16 Renesas Electronics Corporation Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device
JP2019090946A (ja) * 2017-11-15 2019-06-13 日立化成株式会社 ネガ型感光性樹脂組成物及び半導体装置部材の製造方法

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5728285A (en) * 1993-12-27 1998-03-17 National Semiconductor Corporation Protective coating combination for lead frames
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
KR970011623B1 (en) * 1994-01-13 1997-07-12 Samsung Electronics Co Ltd Lead frame of semiconductor package
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
US5437096A (en) * 1994-02-28 1995-08-01 Technical Materials, Inc. Method for making a multilayer metal leadframe
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
US5455446A (en) * 1994-06-30 1995-10-03 Motorola, Inc. Leaded semiconductor package having temperature controlled lead length
DE4431847C5 (de) * 1994-09-07 2011-01-27 Atotech Deutschland Gmbh Substrat mit bondfähiger Beschichtung
US6066514A (en) 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
KR960039315A (ko) * 1995-04-06 1996-11-25 이대원 리드프레임 제조방법
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
US5916696A (en) * 1996-06-06 1999-06-29 Lucent Technologies Inc. Conformable nickel coating and process for coating an article with a conformable nickel coating
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US6140703A (en) * 1996-08-05 2000-10-31 Motorola, Inc. Semiconductor metallization structure
KR100231828B1 (ko) * 1997-02-20 1999-12-01 유무성 다층 도금 리드프레임
US6180999B1 (en) * 1997-08-29 2001-01-30 Texas Instruments Incorporated Lead-free and cyanide-free plating finish for semiconductor lead frames
KR100493187B1 (ko) * 1997-11-13 2005-09-06 삼성테크윈 주식회사 건식도금법을이용한리드프레임과그제조방법
US6087712A (en) * 1997-12-26 2000-07-11 Samsung Aerospace Industries, Ltd. Lead frame containing leads plated with tin alloy for increased wettability and method for plating the leads
EP1047523B1 (de) * 1998-06-10 2002-01-09 W.C. Heraeus GmbH Verfahren zur herstellung eines bleifreien substrates
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
US20030011048A1 (en) * 1999-03-19 2003-01-16 Abbott Donald C. Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered
DE19921867C2 (de) * 1999-05-11 2001-08-30 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat
US6232651B1 (en) 1999-05-21 2001-05-15 Samsung Aerospace Industries, Ltd. Lead frame for semiconductor device
US7174626B2 (en) * 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination
KR100450090B1 (ko) * 1999-10-01 2004-09-30 삼성테크윈 주식회사 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
JP2001185670A (ja) * 1999-12-10 2001-07-06 Texas Instr Inc <Ti> リードフレームとその製法
US6838757B2 (en) * 2000-07-07 2005-01-04 Texas Instruments Incorporated Preplating of semiconductor small outline no-lead leadframes
US6452258B1 (en) 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging
US6538325B2 (en) * 2001-03-06 2003-03-25 Delphi Technologies, Inc. Multi-layer conductor system with intermediate buffer layer for improved adhesion to dielectrics
JP3854889B2 (ja) 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
EP1384263B1 (de) * 2001-04-23 2005-03-30 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Träger für elektrische schaltungselemente
WO2003027689A1 (en) 2001-09-24 2003-04-03 Rika Electronics International Electrical test probes and methods of making the same
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
US6984358B2 (en) * 2002-09-13 2006-01-10 Lockheed Martin Corporation Diffusion bonding process of two-phase metal alloys
DE10333439A1 (de) * 2003-07-23 2005-02-17 Robert Bosch Gmbh Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes
US7309909B2 (en) * 2005-09-21 2007-12-18 Texas Instruments Incorporated Leadframes for improved moisture reliability of semiconductor devices
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
US7535086B2 (en) * 2006-08-03 2009-05-19 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
US8432036B2 (en) * 2009-01-22 2013-04-30 Aculon, Inc. Lead frames with improved adhesion to plastic encapsulant
CN102244976B (zh) * 2011-04-22 2013-07-31 杭州威利广光电科技股份有限公司 适于金线键合的bt线路板合金镀层
US8574722B2 (en) * 2011-05-09 2013-11-05 Tyco Electronics Corporation Corrosion resistant electrical conductor
US9224550B2 (en) 2012-12-26 2015-12-29 Tyco Electronics Corporation Corrosion resistant barrier formed by vapor phase tin reflow
JP6462715B2 (ja) * 2014-11-07 2019-01-30 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB250146A (en) * 1926-01-06 1926-04-08 Joseph Coggans An improved ceiling plate for electric lamp fittings
GB335608A (en) * 1929-06-27 1930-09-29 Wood Newspaper Mach Corp Improvements in and relating to web folding and associating machines
US4268849A (en) * 1978-11-03 1981-05-19 National Semiconductor Corporation Raised bonding pad
CH673811A5 (ja) * 1986-11-19 1990-04-12 Schlatter Buchbinderei
DE68923024T2 (de) * 1988-03-28 1995-11-02 Texas Instruments Inc Leiterrahmen mit verminderter Korrosion.
US4911798A (en) * 1988-12-20 1990-03-27 At&T Bell Laboratories Palladium alloy plating process
US4917967A (en) * 1989-01-13 1990-04-17 Avon Products, Inc. Multiple-layered article and method of making same
EP0384586A3 (en) * 1989-02-22 1991-03-06 Texas Instruments Incorporated High reliability plastic package for integrated circuits
US4911799A (en) * 1989-08-29 1990-03-27 At&T Bell Laboratories Electrodeposition of palladium films
JP2543619B2 (ja) * 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
US5178745A (en) * 1991-05-03 1993-01-12 At&T Bell Laboratories Acidic palladium strike bath

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521358B1 (en) 1997-03-04 2003-02-18 Matsushita Electric Industrial Co., Ltd. Lead frame for semiconductor device and method of producing same
US8288178B2 (en) 2008-08-11 2012-10-16 Renesas Electronics Corporation Lead frame, method of manufacturing the same, and method of manufacturing semiconductor device
JP2019090946A (ja) * 2017-11-15 2019-06-13 日立化成株式会社 ネガ型感光性樹脂組成物及び半導体装置部材の製造方法

Also Published As

Publication number Publication date
KR100286151B1 (ko) 2001-05-02
CN1050935C (zh) 2000-03-29
HK1004872A1 (en) 1998-12-11
US5360991A (en) 1994-11-01
KR950004511A (ko) 1995-02-18
DE69414929D1 (de) 1999-01-14
TW230274B (en) 1994-09-11
EP0637082B1 (en) 1998-12-02
SG44354A1 (en) 1997-12-19
CA2115732C (en) 1997-12-09
CN1103204A (zh) 1995-05-31
CA2115732A1 (en) 1995-01-30
DE69414929T2 (de) 1999-06-02
DK0637082T3 (da) 1999-08-16
JP2746840B2 (ja) 1998-05-06
EP0637082A1 (en) 1995-02-01
ES2125411T3 (es) 1999-03-01
MY111899A (en) 2001-02-28

Similar Documents

Publication Publication Date Title
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
JP3062086B2 (ja) Ｉｃパッケージ
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
JPS59155950A (ja) 半導体装置用セラミックパッケージ
KR101224935B1 (ko) 반도체 장치용 리드프레임
US20200279800A1 (en) Electrical device terminal finishing
JPS632358A (ja) リ−ドフレ−ムとそのめっき方法
WO2005117112A1 (ja) 半導体装置用リードフレーム
US7250671B2 (en) Lead frame and method for manufacturing semiconductor package with the same
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
US5958607A (en) Lead frame for semiconductor device
US7268021B2 (en) Lead frame and method of manufacturing the same
JP3369665B2 (ja) 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
JPH02298056A (ja) 集積回路の信頼性の高いプラスチック・パッケージ
JPS63187654A (ja) 電子部品用リ−ドフレ−ム
US4765528A (en) Plating process for an electronic part
JPH10289973A (ja) リードフレームの表面処理方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPH01115151A (ja) 半導体装置用リードフレーム
JPS60195953A (ja) 半導体装置およびその製造方法
JPS60147146A (ja) 半導体用リ−ドフレ−ム
JPS6383291A (ja) 金の導電層を有する電子部品
JPS6184852A (ja) 半導体リ−ドフレ−ム
JPH0558259B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140213

Year of fee payment: 16

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term