JPH01115151A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH01115151A
JPH01115151A JP62272892A JP27289287A JPH01115151A JP H01115151 A JPH01115151 A JP H01115151A JP 62272892 A JP62272892 A JP 62272892A JP 27289287 A JP27289287 A JP 27289287A JP H01115151 A JPH01115151 A JP H01115151A
Authority
JP
Japan
Prior art keywords
lead frame
resin
oxide film
copper
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62272892A
Other languages
English (en)
Inventor
Mitsuharu Shimizu
清水 満晴
Hideaki Yaguchi
矢口 秀昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP62272892A priority Critical patent/JPH01115151A/ja
Publication of JPH01115151A publication Critical patent/JPH01115151A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体素子を封入した半導体装置に用いる半
導体装置用リードフレーム(以下、単にリードフレーム
という。)に関する。
[従来の技術] 従来より、樹脂内部に半導体素子を封入した半導体装置
がある。
この半導体装置においては、通常、樹脂内部に封入した
半導体素子の端子と樹脂外部とを、帯状薄板をプレス加
工等により一体形成した、リードフレームのリードを用
いて接続している。
そして、近時は、樹脂内部に封入した半導体素子が発す
る熱を樹脂外部に効率良く放散させるために、上記樹脂
内外に亙って備える、半導体素子の端子と樹脂外部を接
続するリードを持ったリードフレーム形成用の素材に、
熱放牧性の良い銅、銅合金を用いるようになった。
また、近時は、リードフレームのコストダウンを図る目
的で、ワイヤを接続するリードフレームのリードのワイ
ヤボンディングエリア等に、貴金属からなるめっきを施
す代わりに、ワイヤを的確にボンディング可能とする銅
めっきを施すことが行われるようになった。
[発明が解決しようとする問題点] ところで、上述従来の素材に銅、銅合金を用いたリード
フレーム、またはワイヤボンディングエリア等に銅めっ
きを施したリードフレームにあっては、樹脂内部に埋め
込むリードフレームのリード等の表面部分に、銅素地が
露出している。
従って、半導体装置を形成しようとして、リードフレー
ムのステージ上面に樹脂系接合剤を用いて半導体素子を
固着後、リードフレームに150℃〜200℃の熱を2
時間加えて上記接合剤を硬化したり、リードフレームの
リードのワイヤボンディングエリアに300℃前後の熱
を1分間加えて半導体素子の端子とリードを接続するワ
イヤを熱圧着する際には、上記銅素地が露出したリード
フレームの表面部分に、1000Å以上の厚手の、銅酸
化膜が形成された。
ところで、リードフレームの表面に形成された銅酸化膜
が1000Å以上の厚手であると、該銅酸化膜がリード
フレームの表面から容易に剥がれ易いとともに、該銅酸
化膜自体も脆くなる。
そのため、表面に厚手の銅酸化膜が形成されたリードフ
レームを、半導体素子とともに樹脂内部に埋め込んだ場
合は、上記剥離し易い脆弱な銅酸化膜を介して、リード
フレームが樹脂内部に埋め込まれることとなって、樹脂
とす1−ドフレームの表面との密着性が悪くなり、樹脂
とリードフレームの表面との間に、樹脂内部の気密性を
損ねたり樹脂内部に水分が浸入したりする隙間が生じて
、高信頼性の半導体装置を形成できなかった。
そこで、本発明者は、鋭意研究の結果、半導体装置の形
成工程においてリードフレームが受ける、ステージ上面
に半導体素子を搭載する際やリードにワイヤを熱圧着す
る際の熱履歴で、樹脂内部に埋め込むリードフレームの
銅素地が露出した表面部分に、樹脂とリードフレームの
表面との密着性を向上させる薄手の強靭な銅酸化膜が常
に的確に形成されれば、高気密性、高信頼性の半導体装
置を形成できることに想到し、そのためのリードフレー
ムを開発した。
即ち、本発明の目的は、半導体装置の形成工程において
リードフレームが受ける熱履歴で、リードフレームの樹
脂内部に埋め込む銅素地が露出した表面部分に、樹脂と
リードフレームの表面との密着性を向上させる薄手の強
靭な銅酸化膜が常に的確に形成されるリードフレームを
提供することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明のリードフレームは
、第1図ないし第3図にその構成例を示したように、樹
脂l内部に埋め込む表面部分2に銅素地が露出したリー
ドフレーム3において、該リードフレームの樹脂1内部
に埋め込む表面部分2に、該表面部分に厚手の銅酸化膜
が形成されるのを防ぐ、ごく薄いめっき4を施したこと
を特徴とする。
また、本発明のリードフレーム3においては、リードフ
レームの樹脂l内部に埋め込む表面部分2に、ごく薄い
銀めっき4aを施すことが好適である。
[作用] 本発明のリードフレーム3においては、半導体装置5の
形成工程においてリードフレーム3が熱履歴を受けた場
合に、該リードフレームの樹脂!内部に埋め込む銅素地
が露出した表面部分2に施したごく薄い銀めっき等のめ
っき4が、該リードフレームの樹脂l内部に埋め込む表
面部分2にリードフレーム3の表面から剥離し易い脆弱
な厚手の銅酸化膜が形成されるのを防いで、該表面部分
2に樹脂Iとリードフレーム3の表面との密着性を向上
させる薄手の強靭な銅酸化膜が常に的確に形成される。
また、銀は熱履歴を受けても銅内部に容易に拡散、消失
しないことが知られている。従って、リードフレームの
樹脂l内部に埋め込む銅素地が露出した表面部分2にご
く薄い銀めっき4aを施したものにあっては、半導体装
置5の形成工程においてリードフレーム3が熱履歴を受
けた場合に、リードフレームの表面部分2に施した上記
銀めっき4aがリードフレームの表面部分2に露出した
銅素地内部に拡散、消失せずに、リードフレームの表面
部分2に確実に残存して、該銀めっき4aがリードフレ
ームの表面部分2に厚手の銅酸化膜が形成されるのを常
に的確に防ぐ。
[実施例] 次に、本発明の実施例を図面に従い説明する。
第1図ないし第3図は本発明のリードフレームの好適な
実施例を示し、第1図は該リードフレームの平面図、第
2図は該リードフレームを用いて形成した半導体装置の
一部破断平面図、第3図は第2図の半導体装置の断面図
である。以下、上記図中の実施例を説明する。
図において、3は、上下のガイドレール6間に、半導体
素子7を搭載するステージ8と、該ステージ周囲に複数
本のリード9を備えた、素材に銅または銅合金を用いた
その表面に銅素地が露出したリードフレームである。
このリードフレーム3の銅素地が露出した表面全体に、
単分子層レベルから0.1μm程度のごく薄い銀めっき
4aを電解めっき法または無電解めっき法により施す。
第1図等のリードフレーム3は、以上の構成からなる。
次に、その作用を説明する。
熱履歴を受けると、銅は層内部に迅速かつ的確に拡散す
ることが知られている。
従って、半導体装置5の形成工程において上述実施例の
リードフレーム3が熱履歴を受けた際には、第4図(a
)、(b)、(c)に順にその形成工程を示したように
、リードフレーム3の銅素地内部から銅10がその表面
部分2に施した銀めっき4aの層内部に迅速かつ的確に
拡散して、波層めっき4aの層上面に銅IOが到達し、
その上面に到達して銀めっき4aの層外部に露出した銅
10で銀めっき4aの層上面に銅酸化膜11が的確に形
成される。
そして、この銅酸化膜11は、リードフレーム3の銅素
地内部から銅IOが一旦銀めっき4aの層内部に拡散し
た後、銀めっき4aの層上面に到達し、その到達して銀
めっき4aの層上面に露出した銅10で形成されるため
、銅素地が直接露出したリードフレーム3が熱履歴を受
けた場合と比べて、銅酸化膜11が形成される速度が遅
く、半導体装置5の形成工程においてリードフレーム3
が受ける通常の熱履歴で、上述実施例のリードフレーム
の表面部分2に該表面部分と樹脂1との密着性を向上さ
せる剥離しにくい薄手の強靭な銅酸化膜11が的確に形
成されることとなる。
また、下地金属のリードフレーム3の表面との密着性の
悪い厚手の脆弱な銅酸化膜は、その還元電位を測定した
ところ、CuOを主体とする銅酸化膜で形成されている
ことが判った。他方、下地金属のリードフレーム3の表
面との密着性が良好な薄手の脆弱な銅酸化膜は、Cut
 Oを主体とする銅酸化膜で形成されていることが判っ
た。従って、この点からしても、リードフレームの樹脂
1内部に埋め込む表面部分2に、リードフレーム3が熱
履歴を受けた際に、リードフレーム3の上記表面部分2
に露出した銅素地表面に形成される銅酸化膜の形成速度
を該素地表面に施したごく薄いめっき4により抑えて、
該リードフレームの上記表面部分2に酸化の進まないC
u、Oを主体とする銅酸化膜が形成されるようにするこ
とが重要であると推定される。
次に、上述実施例のリードフレーム3を用いての樹脂I
とリードフレーム3の表面との密着性の実験結果を説明
する。
銅9768%、錫2%、ニッケル0.2%を含む銅合金
からなるリードフレーム3の表面に、300人のごく薄
い銀めっき4aを電解めっき法により施した。
そして、一つの銀めっき4aを施したリードフレー1.
3を、エポキシ樹脂等の接合剤を用いてのステージ8上
への半導体素子7の固着後に加える熱履歴と同じ150
℃で2時間加熱するとともに、リードのワイヤボンディ
ングエリア9aにワイヤ12を熱圧着する際に加える熱
履歴と同じ300℃で1分間加熱した。
また、もう一つの上記銀めっき4aを施したリードフレ
ーム3を、他のエポキシ樹脂等の接合剤を用いてのステ
ージ8上への半導体素子7の固着後に加える熱履歴と同
じ200℃で2時間加熱するとともに、リードのワイヤ
ボンディングエリア9aにワイヤ12を熱圧着する際に
加える熱履歴と同じ300℃で1分間加熱した。
すると、オージェ電子分光法でリードフレーム3の表面
近傍の元素分布を測定したところ、該リードフレーム3
の表面に、前者のものは190人、また後者のものは2
30人のごく薄い銅酸化膜が形成されていることが確認
された。
また、上記両リードフレーム3を実際に樹脂1内部に埋
め込んで、リードフレーム3の表面からの樹脂1の剥離
荷重を測定したところ、上記両リードフレーム3とも4
0kg/cm”以上の剥離荷重を加えない限り、リード
フレーム3の表面から樹脂lが剥離しないことが確認さ
れた。
ちなみに、従来使用されている銅素地が露出したリード
フレームに半導体装置の形成工程における通常の熱履歴
を加えた後、該リードフレームを樹脂内部に埋め込んで
、リードフレームの表面からの樹脂の剥離荷重を測定し
たところ、1kg/Cmf以下のごく小さい剥離荷重で
リードフレームの表面から樹脂が剥離することが確認さ
れた。
さらに、上記表面にごく薄い銀めっき4aを施したリー
ドフレーム3を用いて形成した半導体装置5を調べたと
ころ、気密性の高い高信頼性の半導体装置5を形成でき
ることが確認された。
また、実験結果によれば、通常の熱履歴を受けるリード
フレーム3にあっては、リードフレーム3の樹脂l内部
に埋め込む銅素地が露出した表面部分2に、単分子層レ
ベルから0.1Jtm程度のごく薄い銀めっき4aを施
せば、上記リードフレームの表面部分2に樹脂1とリー
ドフレーム3の表面との密着性を向上させる薄手の強靭
な銅酸化膜が的確に形成されることが確認された。
さらに、実験結果によれば、上記リードフレームの表面
部分2に形成される薄手の銅酸化膜は、その厚さを50
0Å以下に抑えれば樹脂lとリードフレーム3の表面と
の密着性が同上することが認められ、その厚さを300
Å以下に抑えれば樹脂1とリードフレーム3の表面との
密着性が極めて良好となることが確認された。
また、上述実施例において、リードフレーム3は、Fe
−Ni合金等の素材を用いた、その樹脂1内部に埋め込
むリードのワイヤボンディングエリア9a等の表面部分
に銅めっきを施したリードフレームでも良く、該リード
フレームの表面にごく薄い銀めっき4aを施すことによ
り、上述実施例のリードフレーム3と同様な作用、効果
のあるリードフレームが得られる。
さらに、上述実施例のリードフレーム3の銅素地が露出
した表面に施す、該表面に厚手の銅酸化膜が形成される
のを防ぐごく薄いめっき4は、ごく薄いニッケルめっき
、金めつきまたは錫めっき等でも良い。
また、上述実施例において、場合によっては、樹脂I内
部に埋め込むリードフレームのインナーリード9bやス
テージ8等の表面部分2のみに、厚手の銅酸化膜が形成
されるのを防ぐごく薄い銀めっき等のめっき4を施すよ
うにしても良い。
[発明の効果] 以−ヒ説明したように、本発明のリードフレームにおい
ては、半導体装置の形成工程においてリードフレームが
熱履歴を受けた場合に、リードフレームの樹脂内部に埋
め込む表面部分に施したごく薄い銀めっき等のめっきが
、該リードフレームの表面部分にリードフレームの表面
から剥離し易いCuOを主体とする脆弱な厚手の銅酸化
膜が形成されるのを防いで、該リードフレームのごく薄
い銀めっき等のめっきを施した表面部分に、樹脂とリー
ドフレームの表面との密着性を向丘させるCUtOを主
体とする薄手の強靭な銅酸化膜が常に的確に形成される
そのため、上記熱履歴を受けたリードフレームを樹脂内
部に埋め込んで、半導体装置を形成した場合に、上記表
面部分に形成された薄手の銅酸化膜を介して、樹脂とリ
ードフレームの表面との間に樹脂内部の気密性を損ねた
り樹脂内部に水分が浸入したりする隙間を生じさせずに
、樹脂とリードフレームの表面とを強固に密着させて、
高信頼性の半導体装置を形成できる。
また、樹脂内部に埋め込む銅素地が露出した表面部分に
ごく薄い銀めっきを施したリードフレームにあっては、
半導体装置の形成工程においてリードフレームが熱履歴
を受けた際に、リードフレームの表面に施した上記銀め
っきがリードフレームの表面部分に確実に残存して、該
表面部分に厚手の銅酸化膜が形成されるのを的確に防ぐ
ため、該リードフレームを用いて、常に高信頼性の半導
体装置を形成できる。
【図面の簡単な説明】
第1図は本発明のリードフレームの平面図、第2図は本
発明のリードフレームを用いて形成した半導体装置の一
部破断平面図、第3図は第2図の半導体装置の断面図、
第4図は銅酸化膜の形成工程説明図である。 l・・樹脂、 2・・表面部分、 3・・リードフレーム、  4・・めっき、4a・・銀
めっき、  5・・半導体装置、9・・リード、  1
1・・銅酸化膜。 特許出願人 新光電気工業株式会社

Claims (1)

  1. 【特許請求の範囲】 1、樹脂内部に埋め込む表面部分に銅素地が露出したリ
    ードフレームにおいて、該リードフレームの樹脂内部に
    埋め込む銅素地が露出した表面部分に、該表面部分に厚
    手の銅酸化膜が形成されるのを防ぐ、ごく薄いめっきを
    施したことを特徴とする半導体装置用リードフレーム。 2、リードフレームの樹脂内部に埋め込む銅素地が露出
    した表面部分に、ごく薄い銀めっきを施した特許請求の
    範囲第1項記載の半導体装置用リードフレーム。
JP62272892A 1987-10-28 1987-10-28 半導体装置用リードフレーム Pending JPH01115151A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62272892A JPH01115151A (ja) 1987-10-28 1987-10-28 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62272892A JPH01115151A (ja) 1987-10-28 1987-10-28 半導体装置用リードフレーム

Publications (1)

Publication Number Publication Date
JPH01115151A true JPH01115151A (ja) 1989-05-08

Family

ID=17520213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62272892A Pending JPH01115151A (ja) 1987-10-28 1987-10-28 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JPH01115151A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640256A1 (de) * 1995-09-29 1997-04-03 Dainippon Printing Co Ltd Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
JP2008010177A (ja) * 2006-06-27 2008-01-17 Hitachi High-Technologies Corp 環境制御型電子線装置
US8008756B2 (en) * 2006-06-14 2011-08-30 Panasonic Corporation Heat dissipating wiring board and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231844A (ja) * 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS62163353A (ja) * 1986-01-14 1987-07-20 Hitachi Cable Ltd 銅酸化皮膜のピ−リング防止力の強いリ−ドフレ−ム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231844A (ja) * 1983-06-14 1984-12-26 Nec Corp 半導体装置用リ−ドフレ−ム
JPS62163353A (ja) * 1986-01-14 1987-07-20 Hitachi Cable Ltd 銅酸化皮膜のピ−リング防止力の強いリ−ドフレ−ム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640256A1 (de) * 1995-09-29 1997-04-03 Dainippon Printing Co Ltd Anschlußrahmen, Verfahren zur teilweisen Edelplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
US6034422A (en) * 1995-09-29 2000-03-07 Dai Nippon Printing Co., Ltd. Lead frame, method for partial noble plating of said lead frame and semiconductor device having said lead frame
DE19640256B4 (de) * 1995-09-29 2004-04-08 Dai Nippon Printing Co., Ltd. Anschlußrahmen, Verfahren zur Edelmetallplattierung des Anschlußrahmens und Halbleitereinrichtung mit Anschlußrahmen
US8008756B2 (en) * 2006-06-14 2011-08-30 Panasonic Corporation Heat dissipating wiring board and method for manufacturing same
JP2008010177A (ja) * 2006-06-27 2008-01-17 Hitachi High-Technologies Corp 環境制御型電子線装置

Similar Documents

Publication Publication Date Title
KR100286151B1 (ko) 집적 회로 패키지, 리드 프레임, 및 그 제조물
JP3062086B2 (ja) Icパッケージ
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US6583500B1 (en) Thin tin preplated semiconductor leadframes
US6452258B1 (en) Ultra-thin composite surface finish for electronic packaging
US20080012101A1 (en) Semiconductor Package Having Improved Adhesion and Solderability
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JPH04115558A (ja) 半導体装置用リードフレーム
US6519845B1 (en) Wire bonding to dual metal covered pad surfaces
US20060214272A1 (en) Leadframe for semiconductor device
JPH09129647A (ja) 半導体素子
US4065588A (en) Method of making gold-cobalt contact for silicon devices
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS5816339B2 (ja) ハンドウタイソウチ
US6404066B1 (en) Semiconductor device and process for manufacturing the same
JPH01115151A (ja) 半導体装置用リードフレーム
JPS6243343B2 (ja)
TW200536092A (en) Lead frame and the method for manufacturing the same
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JP2858197B2 (ja) 半導体装置用リードフレーム
JPS634945B2 (ja)
JP2833335B2 (ja) 半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH09275176A (ja) 樹脂封止型半導体装置
JP4123719B2 (ja) テープキャリアおよびこれを用いた半導体装置