JP2833335B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2833335B2 JP2833335B2 JP9511292A JP9511292A JP2833335B2 JP 2833335 B2 JP2833335 B2 JP 2833335B2 JP 9511292 A JP9511292 A JP 9511292A JP 9511292 A JP9511292 A JP 9511292A JP 2833335 B2 JP2833335 B2 JP 2833335B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- silicon substrate
- lead frame
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置を金属フレーム上にダイボンディングするた
めの半導体基板の裏面構造に関する。
半導体装置を金属フレーム上にダイボンディングするた
めの半導体基板の裏面構造に関する。
【０００２】
【従来の技術】一般にシリコン基板上に形成された半導
体装置をリードフレーム等の金属フレーム上にダイボン
ディングするための技術として、リードフレームのダイ
ボンディングされる表面に部分Ａｕメッキを施してお
き、シリコン基板の裏面をこのＡｕメッキ上にペースト
や共晶合金等の固着材を利用して固着するものが提案さ
れている。例えば、半導体装置の裏面を機械的或いは化
学的に加工した後、数千オングストロームの薄膜メタル
を形成し、一方、リードフレームの表面にＡｕメッキを
施しておく。そして、半導体装置の裏面とリードフレー
ムの表面との間に固着材として金系合金を介在させ、こ
れを３６０℃前後の温度で加熱処理することで半導体装
置のシリコンとＡｕメッキとでＡｕ−Ｓｉ共晶を形成
し、半導体装置をリードフレームに固着させる。
体装置をリードフレーム等の金属フレーム上にダイボン
ディングするための技術として、リードフレームのダイ
ボンディングされる表面に部分Ａｕメッキを施してお
き、シリコン基板の裏面をこのＡｕメッキ上にペースト
や共晶合金等の固着材を利用して固着するものが提案さ
れている。例えば、半導体装置の裏面を機械的或いは化
学的に加工した後、数千オングストロームの薄膜メタル
を形成し、一方、リードフレームの表面にＡｕメッキを
施しておく。そして、半導体装置の裏面とリードフレー
ムの表面との間に固着材として金系合金を介在させ、こ
れを３６０℃前後の温度で加熱処理することで半導体装
置のシリコンとＡｕメッキとでＡｕ−Ｓｉ共晶を形成
し、半導体装置をリードフレームに固着させる。
【０００３】又、リードフレームのコストダウンをはか
る為に、リードフレームに銀メッキをほどこしておくや
りかたや、銅フレームに直接ダイボンディング及びワイ
ヤーボンディングをほどこしモールド終了後にリード部
分にのみ銀メッキをほどこす方法等が提唱されている。
る為に、リードフレームに銀メッキをほどこしておくや
りかたや、銅フレームに直接ダイボンディング及びワイ
ヤーボンディングをほどこしモールド終了後にリード部
分にのみ銀メッキをほどこす方法等が提唱されている。
【０００４】又、最近の全自動ダイボンダの導入に伴っ
てダイボンディングの高速化が図られており、このため
上記したような固着材を用いたダイボンディング技術の
適用が困難になってきている。このため、近年では固着
材を使用しない搭載技術が提案されており、例えばその
一例として、シリコン基板の裏面に１μｍ程度のＡｕ膜
を直接形成し、このＡｕ膜と半導体装置のシリコンとで
Ａｕ−Ｓｉ共晶を形成し、かつＡｕ膜をリードフレーム
上に直接固着させる技術がある。
てダイボンディングの高速化が図られており、このため
上記したような固着材を用いたダイボンディング技術の
適用が困難になってきている。このため、近年では固着
材を使用しない搭載技術が提案されており、例えばその
一例として、シリコン基板の裏面に１μｍ程度のＡｕ膜
を直接形成し、このＡｕ膜と半導体装置のシリコンとで
Ａｕ−Ｓｉ共晶を形成し、かつＡｕ膜をリードフレーム
上に直接固着させる技術がある。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体装置の裏面に直接Ａｕ膜を形成する技術で
は、ダイボンディングの高速化は達成できるものの、シ
リコン基板にドープする不純物の濃度によってはどのよ
うなリードフレームに対しても固着強度の信頼性が低い
という問題点が生じている。即ち、シリコン基板にＳｂ
をハイドープした半導体装置では、長時間にわたる電気
的試験において半導体装置とリードフレームとの間が遊
離するという問題がある。又、シリコン基板の基板抵抗
が特性に影響をあたえるダイオード等の半導体装置にお
いては、シリコン基板にＳｂ以上にハイドープ可能なＡ
ｓをドープしたシリコン基板を使うと裏面にＡｕ膜を形
成した後、短期間の内にＡｕ膜表面の変色やＡｕ膜の剥
がれが生じ、変色が生じない場合でも固着強度が低下さ
れるという問題がある。
うに半導体装置の裏面に直接Ａｕ膜を形成する技術で
は、ダイボンディングの高速化は達成できるものの、シ
リコン基板にドープする不純物の濃度によってはどのよ
うなリードフレームに対しても固着強度の信頼性が低い
という問題点が生じている。即ち、シリコン基板にＳｂ
をハイドープした半導体装置では、長時間にわたる電気
的試験において半導体装置とリードフレームとの間が遊
離するという問題がある。又、シリコン基板の基板抵抗
が特性に影響をあたえるダイオード等の半導体装置にお
いては、シリコン基板にＳｂ以上にハイドープ可能なＡ
ｓをドープしたシリコン基板を使うと裏面にＡｕ膜を形
成した後、短期間の内にＡｕ膜表面の変色やＡｕ膜の剥
がれが生じ、変色が生じない場合でも固着強度が低下さ
れるという問題がある。
【０００６】これら不具合の原因としては、シリコン基
板にドープされているＳｂ，Ａｓ等の不純物がＡｕ膜に
拡散し、ＳｉとＡｕとの密着強度を低下させ、かつＡｕ
−Ｓｉ共晶化を妨げていることが考えられている。
板にドープされているＳｂ，Ａｓ等の不純物がＡｕ膜に
拡散し、ＳｉとＡｕとの密着強度を低下させ、かつＡｕ
−Ｓｉ共晶化を妨げていることが考えられている。
【０００７】本発明の目的は、シリコン基板に含まれる
不純物の影響による固着強度の低下を防止して、信頼性
を改善した半導体装置を提供することにある。
不純物の影響による固着強度の低下を防止して、信頼性
を改善した半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板の裏面に形成されたＴｉ膜と、このＴｉ膜
上に形成されたＡｕ膜と、このＡｕ膜に固着される、金
属フレームに形成したＡｕ膜とを備えることを特徴とす
る。
シリコン基板の裏面に形成されたＴｉ膜と、このＴｉ膜
上に形成されたＡｕ膜と、このＡｕ膜に固着される、金
属フレームに形成したＡｕ膜とを備えることを特徴とす
る。
【０００９】この場合、上記Ｔｉ膜の厚さを５０〜１０
０オングストロームとし、上記Ａｕ膜の厚さを０．５μ
ｍ以上とすることが好ましい。
０オングストロームとし、上記Ａｕ膜の厚さを０．５μ
ｍ以上とすることが好ましい。
【００１０】
【作用】Ｔｉ膜によってシリコン基板中の不純物がＡｕ
膜にまで拡散することが防止でき、Ａｕ膜の変色やシリ
コン基板とＡｕ膜との共晶の阻害が防止される。
膜にまで拡散することが防止でき、Ａｕ膜の変色やシリ
コン基板とＡｕ膜との共晶の阻害が防止される。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体装置の断面図であ
る。シリコン基板１の表面には図示を省略した種々の素
子を形成し、その表面は保護膜等で被覆される。又、シ
リコン基板１の裏面は研磨等によりシリコン面を露呈さ
せた上で、この裏面に５０オングストローム程度のＴｉ
膜２を蒸着法により形成し、更にこの上に１μｍ程度の
Ａｕ膜３を蒸着法により形成している。これらＴｉ膜２
及びＡｕ膜３の形成はウェハ状態で行い、その後ダイシ
ング工程でチップ状の半導体装置を得る。
る。図１は本発明の一実施例の半導体装置の断面図であ
る。シリコン基板１の表面には図示を省略した種々の素
子を形成し、その表面は保護膜等で被覆される。又、シ
リコン基板１の裏面は研磨等によりシリコン面を露呈さ
せた上で、この裏面に５０オングストローム程度のＴｉ
膜２を蒸着法により形成し、更にこの上に１μｍ程度の
Ａｕ膜３を蒸着法により形成している。これらＴｉ膜２
及びＡｕ膜３の形成はウェハ状態で行い、その後ダイシ
ング工程でチップ状の半導体装置を得る。
【００１２】そして、このチップ状の半導体装置を、図
示を省略するＡｕメッキを施したリードフレーム上に載
置し、４４０〜４６０℃の温度でＡｕ膜３をＡｕメッキ
に一体化させることでリードフレームへ半導体装置を固
着する。
示を省略するＡｕメッキを施したリードフレーム上に載
置し、４４０〜４６０℃の温度でＡｕ膜３をＡｕメッキ
に一体化させることでリードフレームへ半導体装置を固
着する。
【００１３】このように、半導体装置のシリコン基板１
の裏面にＴｉ膜２を形成した上でＡｕ膜３を形成するこ
とにより、シリコン基板１にドープされているＳｂ，Ａ
ｓ等の不純物がＴｉ膜２によって遮蔽され、Ａｕ膜３に
迄拡散されることが防止される。このため、Ａｕ膜３が
不純物によって変色されたり、或いはＳｉとＡｕとの共
晶が阻害されたりすることがなく、Ａｕ膜３とリードフ
レームのＡｕメッキとの一体化を促進し、リードフレー
ム上への半導体装置の固着強度を高めることが可能とな
る。
の裏面にＴｉ膜２を形成した上でＡｕ膜３を形成するこ
とにより、シリコン基板１にドープされているＳｂ，Ａ
ｓ等の不純物がＴｉ膜２によって遮蔽され、Ａｕ膜３に
迄拡散されることが防止される。このため、Ａｕ膜３が
不純物によって変色されたり、或いはＳｉとＡｕとの共
晶が阻害されたりすることがなく、Ａｕ膜３とリードフ
レームのＡｕメッキとの一体化を促進し、リードフレー
ム上への半導体装置の固着強度を高めることが可能とな
る。
【００１４】ここで、本発明者の実験によれば、図２に
示すように、Ｔｉ膜２を５０オングストローム以下の厚
さに形成すると、不純物がＡｕ膜３に拡散することを有
効に防止できず、逆に１００オングストローム以上の厚
さに形成すると、その上に形成したＡｕ膜３の変色は防
止できるが、ＳｉとＡｕとの共晶に影響が生じるように
なってＡｕ−Ｓｉ共晶ができなくなり、縦軸に電気的試
験実行後のチップ剥がれ率をマウント強度不良率として
示しているように、Ａｕ膜３が剥がれ易くなる。又、メ
ッキが施されていないリードフレームを用いる場合、図
３に図２と同様にマウント強度不良率として示すよう
に、Ａｕ膜３の厚さが５０００オングストローム以下で
は、Ｓｉとの共晶、及びＡｕメッキへの固着に際しての
金の絶対量が不足するようになり、固着強度が低下す
る。したがって、Ｔｉ膜２の厚さを５０〜１００オング
ストローム、Ａｕ膜３の厚さを０．５μｍ以上とするこ
とが好ましい。
示すように、Ｔｉ膜２を５０オングストローム以下の厚
さに形成すると、不純物がＡｕ膜３に拡散することを有
効に防止できず、逆に１００オングストローム以上の厚
さに形成すると、その上に形成したＡｕ膜３の変色は防
止できるが、ＳｉとＡｕとの共晶に影響が生じるように
なってＡｕ−Ｓｉ共晶ができなくなり、縦軸に電気的試
験実行後のチップ剥がれ率をマウント強度不良率として
示しているように、Ａｕ膜３が剥がれ易くなる。又、メ
ッキが施されていないリードフレームを用いる場合、図
３に図２と同様にマウント強度不良率として示すよう
に、Ａｕ膜３の厚さが５０００オングストローム以下で
は、Ｓｉとの共晶、及びＡｕメッキへの固着に際しての
金の絶対量が不足するようになり、固着強度が低下す
る。したがって、Ｔｉ膜２の厚さを５０〜１００オング
ストローム、Ａｕ膜３の厚さを０．５μｍ以上とするこ
とが好ましい。
【００１５】
【発明の効果】以上説明したように本発明は、シリコン
基板の裏面にＴｉ膜を形成し、この上にＡｕ膜を形成し
て金属フレーム上のＡｕ膜に固着するように構成してい
るので、Ｔｉ膜によってシリコン基板中の不純物がＡｕ
膜にまで拡散することが防止され、ＳｉとＡｕとの共晶
が促進されてＡｕ膜の変色や剥がれが防止され、固着強
度の高いボンディングが実現できる効果がある。
基板の裏面にＴｉ膜を形成し、この上にＡｕ膜を形成し
て金属フレーム上のＡｕ膜に固着するように構成してい
るので、Ｔｉ膜によってシリコン基板中の不純物がＡｕ
膜にまで拡散することが防止され、ＳｉとＡｕとの共晶
が促進されてＡｕ膜の変色や剥がれが防止され、固着強
度の高いボンディングが実現できる効果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の一実施例の断面図であ
る。
る。
【図２】マウント強度不良率とＴｉ膜の厚さとの関係を
示すグラフである。
示すグラフである。
【図３】マウント強度不良率とＡｕ膜３の厚さとの関係
を示すグラフである。
を示すグラフである。
１ シリコン基板 ２ Ｔｉ膜 ３ Ａｕ膜
Claims (1)
- 【請求項１】 シリコン基板の表面に各素子を形成し、
その裏面を金属フレームにダイボンディングする半導体
装置において、前記シリコン基板の前記裏面に形成した
５０〜１００オングストロームのＴｉ膜と、このＴｉ膜
上に形成した０．５μｍ以上のＡｕ膜とを有し、このＡ
ｕ膜を前記金属フレーム上に固着するようにした半導体
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10814991 | 1991-04-15 | ||
| JP3-108149 | 1991-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299446A JPH05299446A (ja) | 1993-11-12 |
| JP2833335B2 true JP2833335B2 (ja) | 1998-12-09 |
Family
ID=14477190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9511292A Expired - Fee Related JP2833335B2 (ja) | 1991-04-15 | 1992-04-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833335B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5031136B2 (ja) * | 2000-03-01 | 2012-09-19 | 浜松ホトニクス株式会社 | 半導体レーザ装置 |
-
1992
- 1992-04-15 JP JP9511292A patent/JP2833335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299446A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001196407A (ja) | 半導体装置および半導体装置の形成方法 | |
| US5561320A (en) | Silver spot/palladium plate lead frame finish | |
| US7872336B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
| US6140703A (en) | Semiconductor metallization structure | |
| JPH04115558A (ja) | 半導体装置用リードフレーム | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| US6706561B2 (en) | Method for fabricating preplated nickel/palladium and tin leadframes | |
| JP3767585B2 (ja) | 半導体装置 | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| US4065588A (en) | Method of making gold-cobalt contact for silicon devices | |
| JP2833335B2 (ja) | 半導体装置 | |
| JPS6243343B2 (ja) | ||
| US20130098659A1 (en) | Pre-plated lead frame for copper wire bonding | |
| EP0074378A1 (en) | Semiconductor device including plateless package | |
| US6180999B1 (en) | Lead-free and cyanide-free plating finish for semiconductor lead frames | |
| JP3148604B2 (ja) | 半導体装置 | |
| JPH0644579B2 (ja) | 半導体装置 | |
| JPS634945B2 (ja) | ||
| JPH01115151A (ja) | 半導体装置用リードフレーム | |
| EP0730296A2 (en) | Leadframe for plastic-encapsulated semiconductor device, semiconductor device using the same, and manufacturing method for the leadframe | |
| JP4104506B2 (ja) | 半導体装置の製造方法 | |
| JPH01313946A (ja) | 半導体装置の製造方法 | |
| JPH10289973A (ja) | リードフレームの表面処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |