JP2746840B2 - 集積回路パッケージとリードフレーム - Google Patents
集積回路パッケージとリードフレームInfo
- Publication number
- JP2746840B2 JP2746840B2 JP19630594A JP19630594A JP2746840B2 JP 2746840 B2 JP2746840 B2 JP 2746840B2 JP 19630594 A JP19630594 A JP 19630594A JP 19630594 A JP19630594 A JP 19630594A JP 2746840 B2 JP2746840 B2 JP 2746840B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- palladium
- nickel
- gold
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/021—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
- C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
- C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85444—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01052—Tellurium [Te]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12033—Gunn diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/922—Static electricity metal bleed-off metallic stock
- Y10S428/9265—Special properties
- Y10S428/929—Electrical contact feature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12875—Platinum group metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12861—Group VIII or IB metal-base component
- Y10T428/12889—Au-base component
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Description
特に、パッケージ内にシールされた集積回路ユニットと
リードフレームに関する。
積回路ユニットとリードフレームとを有する。このリー
ドフレームは、そのリードフレームの表面にニッケル層
をメッキしている。ニッケルメッキは、銅の拡散に対
し、バリアとして機能し、そのリードフレーム表面上の
酸化銅と硫化銅のような反応銅生成物の形成を阻止して
いる。10.2μm以下の厚さのニッケル層は多孔質
で、銅がリードフレームの表面に移動したり拡散したり
する。しかし、10.2μm以上の厚さのニッケル層は
その使用中に、ひび割れする傾向がある。
して、銅が拡散するのを減少させるような試みは、その
ニッケル層の上に薄いパラジウム/パラジウムニッケル
合金層を形成することである(これに関してはヨーロッ
パ特許出願第0,250,146号を参照)。しかし、
銅の酸化物、硫化物あるいは他の反応生成物を含む銅の
腐食性生成物がリードフレーム上にあらわれて、リード
フレームの表面を変色させて、ハンダの品質を劣化させ
る。さらに、これらの欠点を解決するために、銅ベース
に複数の層を、銅ベースから順番に、127nm厚のニ
ッケルストライク層と、76nm厚のパラジウム/ニッ
ケル合金層とを順にメッキすることが行われていた。こ
のニッケルストライク層とパラジウム/ニッケル合金層
は10.2μm厚以下のニッケル層が使用できるように
するために、リードフレームの表面に、銅イオンの移動
を阻止するように機能するものである(ヨーロッパ特許
出願第0、335、608号を参照)。しかし、これら
の層の組み合わせは、集積回路とリードとをカプセル化
する際に、その処理ステップに耐えられるものではなか
った。
目的は、リードフレームのベース金属を十分にカバーで
きるような合成層のコーティングを提供することであ
る。
に集積回路ユニット11が搭載されるパドル12とリー
ド13とを有する。リード13をこの段で接合するダム
バー14は、パッケージ媒体が注入された後、点線15
の部分から切断廃棄される。
ユニット11とパドル12とリード13とを有する。こ
の集積回路ユニット11は、ハンダまたは接着剤17に
より、パドル12の上に接合されており、集積回路ユニ
ット11は、ワイヤ18を介して、リード13に電気的
に結合されている。集積回路ユニット11とパドル12
とワイヤ18とリード13の、パドル12に隣接する一
部は、モールドパッケージ材料19内に包囲される。こ
のリード13は、ベース金属20とベース金属20の上
に形成されるニッケル層21と、ニッケル層21の上に
形成される保護合成層22とを有する。このベース金属
20は、一般的には、銅又は銅合金性である。銅合金
は、例えば、CDA No.102(99.95%の銅
と、残りは銀を含む)、CDA No.103(99.
95%の銅と、0.001〜0.005%の燐と、金を
含む)、CDA No.151(99.9%の銅と0.
1%の亜鉛を含む)、CDA No.155(97.8
%の銅と、0.034%の銀と、0.058%の燐と、
0.11%のマグネシウムを含む)、CDA No.1
94(97.5%の銅と、2.35%の鉄と、0.00
3%の燐と、0.12%の亜鉛を含む)、KLF N
o.125(94.55%の銅と、3.2%のニッケル
と、1.25%のすずと、0.7%のシリコンを含む)
であり、リードフレームに用いられる材料の代表例であ
る。他の合金、例えば、鉄ニッケル合金もベース金属と
して使用することもできる。
から銅及び銅化合物が、リードフレームのリードの表面
上に、拡散するのを阻止する、あるいは、減少させるの
に適切な金属コーティングについて開示している。しか
し、ニッケル及びニッケル酸化物のようなニッケル化合
物が、リードの表面に存在することは、銅及び銅化合物
が存在するのよりも、ハンダの適合性という観点から
は、より重要である。ニッケルがリードの表面上に、5
原子%以下、存在しても、表面のハンダ適合性に悪影響
を与える。このニッケルと、ニッケル化合物は、さまざ
まな処理ステップ高温及び酸化条件を含むに影響され
て、上部層の金属成分と反応したり、そこに拡散したり
する。ニッケル酸化物のようなニッケル化合物は、ハン
ダ処理及び接合処理と干渉する。さらに、ニッケルは、
従来の酸化クリーニングでは除去することが困難であ
る。
上に、全厚さが約250nmである多層構造体からなる
保護合成層22を堆積することであり、そして、銅及び
銅化合物あるいは、ニッケル及びニッケル化合物が、リ
ードの外側表面に移動(migration)するのを、阻止した
り、少なくとも減少させたりすることである。図3にお
いて、保護合成層22は、ニッケル層21から昇順に、
パラジウムまたは金のストライク層23とパラジウムニ
ッケル層24とパラジウム層25と金層26とを有す
る。この保護合成層22の全厚さは250〜7500n
mである。ニッケル層21の上の保護合成層22は、そ
の厚さが510〜5100nmの範囲である。
は、ニッケル層21とパラジウムニッケル層24との間
の、接合接着層として、機能し、その厚さは、25〜1
02nmである。25nm以下の層は、接合用には不十
分であるが、102nm以上の厚さの層でも特別な利点
はない。パラジウムまたは金のストライク層23は、そ
の接合特性以外に更に、低孔質の層で、孔が少なくて後
続の層の成長を早め、これにより、銅及びニッケルが、
上部層で拡散するのを減少させることができる。Pdス
トライク層は、米国特許第4,178,475号に開示
されているパラジウムストライク溶液から堆積される。
金の堆積についての組成条件と、電気メッキ条件は、
「Gold Plating Technology」 1987年第3版、Fran
k H. Reed/William Goldie共著、Electrochemical Publ
ications社刊スコットランド エールバーンズ ストリ
ート 8の26〜46ページに開示されている。
127〜2540nmである。このパラジウムニッケル
層24は、パラジウムまたは金のストライク(鍛造)層
23の上に形成されて、低孔層である。このパラジウム
ニッケル層24の層を形成する目的は、銅、鉄、ニッケ
ルとその酸化物のような化合物が、リードの表面、特
に、ハンダが行われるべき表面に拡散するのを阻止、ま
たは、減少させることである。127nm以下の厚さの
層では、銅及びニッケルが、拡散するのに対し、バリア
として機能しないが、2540nm以上の厚さの層にし
ても、それ以上特別の利点はない。このパラジウムニッ
ケル合金は、ニッケルが、10〜90重量%、好ましく
は、10〜30重量%の範囲の合金である。このニッケ
ルPd−Ni合金は、米国特許第4,9711,798
号及び第4,911,799号に開示されたパラジウム
電気メッキ溶液から堆積される。
540nmの範囲である。このパラジウム層25を、形
成する主な目的は、その下の層の有孔性の影響を取り除
き、パラジウムニッケル層24からニッケルが、ハンダ
されるべき表面上に拡散する速度を低下させることであ
る。25nm以下の層厚では、パラジウムニッケル層2
4からのニッケルが拡散するのに対し、バリアとして機
能しないが、一方、2540nm以上の層厚にしても、
それ以上特別な利点はない。このパラジウム層25の厚
さは、パラジウムニッケル層24に含有されるNiとそ
の厚さに依存する。このパラジウムニッケル層24内の
Niの含有量が高くなると、パラジウムニッケル層24
の厚さを厚くして、Niがパラジウムニッケル層24内
に拡散するのを阻止又は低下させる。
mの範囲内である。25nm以下の層厚では、保護合成
層22の他の層と組み合わせて、所望の拡散阻止機能を
提供することはできないが、2540nm以上の厚さの
層にしてもハンダ適合性と、外側層のハンダぬれ性と接
合性の観点からは、特別な利点を提供することはない。
経済的な理由から、高価な金層をこの目的のために使用
することは、最低、例えば、25〜51nm厚の最小厚
に維持すべきである。この金層26は、従来の電気メッ
キ用金の溶液から堆積され、好ましくは、この金層26
は、金ストライクとして堆積するのがよい。金を堆積す
るための成分と電気メッキの条件の例は、「Gold Plati
ng Technology」 1987年第3版、Frank H. Reed/Wi
lliam Goldie共著、Electrochemical Publications社刊
スコットランド エール バーンズ ストリート 8の
26〜46ページに開示されている。
度により処理される場合には、パラジウムまたは金のス
トライク層23の堆積厚さは、少なくとも25nmで、
パラジウムニッケル層24の堆積厚さは、少なくとも1
00nmで、パラジウム層25の堆積厚さは、少なくと
も25nm、好ましくは、75nm以上で、金層26の
堆積厚さは、少なくとも25nmであることが好まし
い。450℃の温度で処理される場合には、パラジウム
または金のストライク層23は、25〜125nmの範
囲内の厚さを有し、パラジウムニッケル層24とパラジ
ウム層25と金層26の最小厚さは、それぞれ、500
〜750nmの範囲内である。
ムは、ICユニットを搭載するプロセスに移行する。集
積回路ユニット11は、公示の方法、例えば、ハンダあ
るいは接着剤により、リードフレーム10のパドル12
上に搭載される。集積回路ユニット11とリード13と
の間の電気的接続が、ワイヤ18により行われる。リー
ド13の表面は、ワイヤ18に接合可能である。銅・ニ
ッケルのようなニッケルの好ましくない化合物が、存在
しないハンダが可能な表面は、そこにワイヤの接合にも
有効である。銅又はニッケルの好ましくない化合物が存
在する表面は、ワイヤボンディングには不向きで、少な
くとも有効なワイヤボンディングが不可能で、その接合
は、動作中切断されることがある。リード13の表面、
少なくともその接合部分で、ニッケル酸化物の薄い層が
存在すると、電気的接触は弱くなる。銅酸化物あるいは
銅硫化物のような銅化合物は、集積回路ユニット11を
搭載する前に、その表面を洗浄することにより除去する
必要がある。このようなニッケル酸化物のようなニッケ
ル副産物は、極めて接着性が高く、従来の洗浄溶液で
は、除去することが難しい。
置されて、プラスチック性のカプセルか材料が集積回路
ユニット11の周囲と、リード13の隣接部分とに注入
されてICユニットパッケージが形成される。この組立
品を、モールド装置から取り除いた後、このモールドさ
れたICパッケージは、リードフレームからのリードの
端部を分離し、リード間のダムバー14を取り除くこと
によって、リードフレームから分離される。その後、こ
のリードは、所望の形状、例えば、ガルウィング形状、
J形状のような所望の形状に折り曲げられる。モールド
化合物から露出したリードの部分は、酸洗いにより洗浄
されて、搭載ボード上のパッドにハンダ付けされる。こ
の洗浄されたリードは、搭載ボード上のハンダバンプ、
あるいはハンダペーストと接触して配置されて、搭載ボ
ード上のパッドにハンダ付けされる。別の場合には、こ
の洗浄されたリードは、ハンダの溶融バス内に浸積され
て、その後、搭載ボード上のフラックス化した端子パッ
ドと接触して配置される。
信頼性ある接続を確保するためには、リードは、ハンダ
付けが可能な表面を有さなければならない。このこと
は、搭載ボード上のパッドに接続されるリードの、これ
らの部分の表面は、ハンダの連続的なコーティングがで
きるようにならなければならない。ハンダがされるべき
領域の95%以上をカバーするハンダコーティングを有
する表面が、ハンダ可能となる。この表面は、28〜3
0/cm2以下、好ましくは、25/cm2以下の孔を有
する低孔性のハンダカバレッジを有さなければならな
い。
て、リードフレームは、さまざまな処理ステップで処理
されて、それにより、酸化相互拡散、蒸気汚染、クラッ
ク、汚染表面損傷のような、欠陥が発生することがあ
る。これらの処理ステップには、熱可塑性材料を注入モ
ールドすることにより、プラスチックフレームを形成し
150℃で30分間、回路の接着ヒート熱拡散装置の接
合150℃で30分間、切断及びリードの形成、酸素プ
ラズマ洗浄又はレーザH2O2洗浄を施して有機不純物を
除去し、ダイボンドエポキシ硬化160℃で1時間と、
カバー接着160℃で1時間と、焼き付け120℃で2
4時間を施すことにより、構造体から応力を解放し、完
全性のテストを行う。これらの処理ステップは、従来公
知のもので、これ以上ここではふれない。プラスチック
モールドパッケージの形成と、ハンダステップは、25
0℃もの高い温度の処理を含む。低融点ガラスでもって
カプセル化するセラミックパッケージのプロセスでは、
400℃以上の熱にさらされ、すなわち、400℃〜8
00℃の温度で0.5時間以上熱処理される。この処理
ステップは、リードフレームの材料上の、それにより得
られた好ましくない熱及び酸化の影響により、リードフ
レームのハンダ品質が、劣化することになる。
に適しているか否かを決定するために、カプセル化材料
でモールドする前、又は後の何れかで、信頼性のテスト
を受ける。そのテストの一つは、軍事仕様883C方法
203で、これは、それが使用可能かの品質試験であ
る。この標準には、90℃で95%の相対湿度で、4時
間、8時間又は16時間の蒸気劣化試験が含まれる。こ
れは、少なくとも6カ月の在庫を模擬するものである。
その後、このサンプルは、不活性のロジンフラックスを
露出した金属リードに塗布し、250℃で5秒間のハン
ダ内に浸積する。その後、このサンプルは、10倍のス
ケールで、ハンダの被覆程度を検査する。ハンダ適合性
のあるコーティングは、高品質の平滑なハンダで、28
〜30/cm2、好ましくはパラジウム層25/cm2以
下の、有孔性を有するものが95%を占めなければなら
ない。ハンダ最終表面を得るために、この蒸気劣化テス
ト方法は、非ハンダ最終表面を有する基板のテストにも
適用可能である。このテスト中の表面は、ハンダのコー
ティングを受け入れるかのように行われるこの有孔性テ
ストは、SO2蒸気を用いて行われ、これは、ASTM
B799−88(1988年11月)の463〜46
5ページに概要が記載されている。
たリードフレームを熱にさらすことがあるので、熱劣化
条件での層間の金属の拡散は、下の金属が、貴金属表面
層、例えば、ニッケルが金に拡散すると、表面の品質が
失われたことになる。それ故に、蒸気劣化試験に加え
て、メッキされた表面を熱劣化試験を受けさせるのが望
ましい。標準的な熱劣化試験の条件は、現在の所、確立
されていない。本発明により、異なる熱条件のもとでの
ハンダの適応性を判断するために、このコーティングは
150℃、200℃、250℃で1時間、2時間、5時
間、及び、450℃で1時間の熱試験を受ける。
を、270nm厚の合成層でコーティングした銅製パネ
ルでもって行われる。この合成層は、ニッケル層から順
に、75nm厚のPdストライク層と、100nm厚の
Pd−Ni80/20の合金層と75nm厚のPd層と
25nm厚の金フラッシュを有する。このサンプルは、
メッキされたままで98%以上のハンダカバレッジを有
する。このサンプルは、200℃で1時間、2時間、5
時間及び、250℃で2時間と5時間、熱処理をされた
ときに98%以上のハンダカバレッジを保持していた。
このハンダカバレッジは、このサンプルが、蒸気劣化9
5℃で95%湿度で、8時間テストされたときに、高く
98%以上維持されていた。
と、Pd−Ni合金層とPd層を有するが、外側の金フ
ラッシュを有さないサンプルをテストした。これらのサ
ンプルは、メッキされて98%以上のハンダカバレッジ
を有し、200℃で1時間及び2時間露出されたときに
は、その比率は98%以上で、200℃で5時間露出さ
れたときには、95%以上で、250℃で2時間及び5
時間露出されたときには90%以下になり、受け入れら
れないものであった。8時間の蒸気劣化試験でも、ハン
ダ適合性が90%以下に減少した。
ッケル層と、75nm厚のPdストライク層と、100
nm厚のPd/Ni合金80/20層と、75nm厚の
Pd層と25nm厚の金層とを、連続的に堆積した多層
を有する合成層を、オージェ深さプロファイル解析した
プロットをあらわす。この合成層を200℃で5時間の
熱処理にさらした。この熱処理の後、解析用に20nm
/分の速度で、スパッタリングを行った。図4からわか
るように、約3.5分では、Pd層にニッケルは検知さ
れなかった。これは、約70nm厚のPd層に相当す
る。しかし、図5によれば、同一厚さのPdストライク
層とPd−Ni合金層と、Pd層を有するが、外側の金
層を有さない合金層を、解析すると、Pd層の表面にニ
ッケルが存在していることが分かる。かくして、250
℃で5時間たつと、Pd−Ni合金層からニッケルが、
50〜75nm厚のパラジウム層の表面層に拡散し、ハ
ンダ適合性を損傷する。しかし、パラジウム層の上部表
面の、25nm厚の金層は、そのような拡散を阻止し、
完全なハンダ適合性を維持する。同様な状況は、外側金
層が存在する合成層と、存在しない合成層が、より高い
温度試験にさらされたときに起こる。例えば、450℃
で1時間の試験後、ニッケルは、500nm厚のPd層
と、75nm厚さの金層を貫通する。このような貫通を
阻止し、完全なハンダ適合性を得るには、500nm厚
のパラジウム層の上部に、500nm厚の金層を導入す
ることによって得られる。比較のために、2500nm
厚の金層のみすなわち、Pdストライク層と、Pd−N
i合金層とPd層とを含まないを、ニッケル層の上部表
面に形成すると、450℃でわずか10分間熱にさらし
た後でさえ、ハンダ適合性を失う。
ジ材料19の表面の上にベース金属20の個別の層を連
続的に堆積することである。このベース金属20は、全
体の厚さで、約310nmの厚さで、510nm厚のベ
ース金属20の上に形成される。
合わせ番号4として、次の積層した最終表面は、次のよ
うになる。
適合性で、その後、8時間の蒸気劣化試験のハンダ適合
性がテストされた。有孔性テストが、ハンダ適合性テス
トに用いられた、同一のパネルから、切断された部分で
行われた。この多層のハンダ適合性と、有孔性の性能結
果を、表3に示す。
するリードフレームは、従来のものに比較して、蒸気劣
化試験及び熱劣化試験に対して、従来のリードフレーム
よりも良好で、更に、有孔性が少ない。
たリードフレームの上面図。
れた素子の断面図。
るリードの部分拡大断面図。
にさらした後のオージェ深さプロファイルをプロットし
た図。
で5時間の熱処理にさらした後のオージェ深さプロフィ
ルをプロットした図。
Claims (8)
- 【請求項1】 モールドパッケージ材料(19)内に埋
設された集積回路ユニット(11)とリード(13)と
を有し、このリード(13)は、ベース金属(20)
と、ベース金属(20)の上に形成されたニッケル層
(21)と、このニッケル層(21)の上に形成された
保護合成層(22)とを有する集積回路パッケージにお
いて、 前記保護合成層(22)は、ニッケル層(21)の上に
順に、パラジウムまたは金のストライク層(23)と、
10〜90重量%のニッケルを有するパラジウムニッケ
ル層(24)と、パラジウム層(25)と、金層(2
6)とを有し、 前記パラジウムまたは金のストライク層(23)は、パ
ラジウムニッケル層(24)をニッケル層(21)に接
合する程度の厚さで堆積され、 前記パラジウムニッケル層(24)は、ベース金属(2
0)がリード(13)の表面に拡散するのを遅らせる程
度薄く堆積され、 前記パラジウム層(25)は、ニッケル層(21)がリ
ード(13)の表面に拡散するのを遅らせる程度薄く堆
積され、 前記金層(26)は、ニッケル層(21)がリード(1
3)の表面に拡散するのを防止する程度十分薄く堆積さ
れることを特徴とする集積回路パッケージ。 - 【請求項2】 前記保護合成層(22)は、250〜7
500nmの範囲の厚さで形成されることを特徴とする
請求項1のパッケージ。 - 【請求項3】 前記パラジウムまたは金のストライク層
(23)は、25nm以上の厚さで、 前記パラジウムニッケル層(24)は、100nm以上
の厚さで形成され、 前記パラジウム層(25)は、25nm以上の厚さで形
成され、 前記金層(26)は、25nm以上の厚さで 形成され
ることを特徴とする請求項1のパッケージ。 - 【請求項4】 前記パラジウムまたは金のストライク層
(23)は、75nm以上の厚さを有し、 前記パラジウムニッケル層(24)は、100nm以上
の厚さを有し、 前記パラジウム層(25)は、75nm以上の厚さを有
し、 前記金層(26)は、25nmの以上厚さを有し、 250℃以下の温度で使用されることを特徴とする請求
項1のパッケージ。 - 【請求項5】 前記パラジウムまたは金のストライク層
(23)は、25〜125nmの範囲内の厚さを有し、 前記パラジウムニッケル層(24)とパラジウム層(2
5)と金層(26)は、それぞれ500〜750nmの
範囲内の厚さを有し、 450℃以上の温度で使用されることを特徴とする請求
項1のパッケージ。 - 【請求項6】 前記ベース金属(20)は、銅を含有
し、 前記パラジウムニッケル層(24)は、20重量%のニ
ッケルを含有することを特徴とする請求項1のパッケー
ジ。 - 【請求項7】 前記金層(26)は、金ストライクを有
することを特徴とする請求項1のパッケージ。 - 【請求項8】 ベース金属(20)と、ベース金属(2
0)の上に形成されたニッケル層(21)と、このニッ
ケル層(21)の上に形成された保護合成層(22)と
を有するリードフレームにおいて、 前記保護合成層(22)は、ニッケル層(21)の上に
順に、パラジウムまたは金のストライク層(23)と、
10〜90重量%のニッケルを有するパラジウムニッケ
ル層(24)と、パラジウム層(25)と、金層(2
6)とを有し、 前記パラジウムまたは金のストライク層(23)は、パ
ラジウムニッケル層(24)をニッケル層(21)に接
合する程度の厚さで堆積され、 前記パラジウムニッケル層(24)は、ベース金属(2
0)がリード(13)の表面に拡散するのを遅らせる程
度薄く堆積され、 前記パラジウム層(25)は、ニッケル層(21)がリ
ード(13)の表面に拡散するのを遅らせる程度薄く堆
積され、 前記金層(26)は、ニッケル層(21)がリード(1
3)の表面に拡散するのを防止する程度十分薄く堆積さ
れることを特徴とするリードフレーム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US099118 | 1993-07-29 | ||
US08/099,118 US5360991A (en) | 1993-07-29 | 1993-07-29 | Integrated circuit devices with solderable lead frame |
US99118 | 1993-07-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07169901A JPH07169901A (ja) | 1995-07-04 |
JP2746840B2 true JP2746840B2 (ja) | 1998-05-06 |
Family
ID=22272859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19630594A Expired - Lifetime JP2746840B2 (ja) | 1993-07-29 | 1994-07-29 | 集積回路パッケージとリードフレーム |
Country Status (13)
Country | Link |
---|---|
US (1) | US5360991A (ja) |
EP (1) | EP0637082B1 (ja) |
JP (1) | JP2746840B2 (ja) |
KR (1) | KR100286151B1 (ja) |
CN (1) | CN1050935C (ja) |
CA (1) | CA2115732C (ja) |
DE (1) | DE69414929T2 (ja) |
DK (1) | DK0637082T3 (ja) |
ES (1) | ES2125411T3 (ja) |
HK (1) | HK1004872A1 (ja) |
MY (1) | MY111899A (ja) |
SG (1) | SG44354A1 (ja) |
TW (1) | TW230274B (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0714962A (ja) * | 1993-04-28 | 1995-01-17 | Mitsubishi Shindoh Co Ltd | リードフレーム材およびリードフレーム |
US5728285A (en) * | 1993-12-27 | 1998-03-17 | National Semiconductor Corporation | Protective coating combination for lead frames |
US5650661A (en) * | 1993-12-27 | 1997-07-22 | National Semiconductor Corporation | Protective coating combination for lead frames |
KR970011623B1 (en) * | 1994-01-13 | 1997-07-12 | Samsung Electronics Co Ltd | Lead frame of semiconductor package |
TW344109B (en) * | 1994-02-10 | 1998-11-01 | Hitachi Ltd | Methods of making semiconductor devices |
US6686226B1 (en) | 1994-02-10 | 2004-02-03 | Hitachi, Ltd. | Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame |
US5437096A (en) * | 1994-02-28 | 1995-08-01 | Technical Materials, Inc. | Method for making a multilayer metal leadframe |
US5454929A (en) * | 1994-06-16 | 1995-10-03 | National Semiconductor Corporation | Process for preparing solderable integrated circuit lead frames by plating with tin and palladium |
US5455446A (en) * | 1994-06-30 | 1995-10-03 | Motorola, Inc. | Leaded semiconductor package having temperature controlled lead length |
DE4431847C5 (de) * | 1994-09-07 | 2011-01-27 | Atotech Deutschland Gmbh | Substrat mit bondfähiger Beschichtung |
US6066514A (en) | 1996-10-18 | 2000-05-23 | Micron Technology, Inc. | Adhesion enhanced semiconductor die for mold compound packaging |
US5583372A (en) * | 1994-09-14 | 1996-12-10 | Micron Technology, Inc. | Adhesion enhanced semiconductor die for mold compound packaging |
KR960039315A (ko) * | 1995-04-06 | 1996-11-25 | 이대원 | 리드프레임 제조방법 |
US5675177A (en) * | 1995-06-26 | 1997-10-07 | Lucent Technologies Inc. | Ultra-thin noble metal coatings for electronic packaging |
US5817544A (en) * | 1996-01-16 | 1998-10-06 | Olin Corporation | Enhanced wire-bondable leadframe |
KR0183645B1 (ko) * | 1996-03-26 | 1999-03-20 | 이대원 | 다층 구조의 도금층을 구비한 반도체 리드 프레임 |
US5916696A (en) * | 1996-06-06 | 1999-06-29 | Lucent Technologies Inc. | Conformable nickel coating and process for coating an article with a conformable nickel coating |
TW335526B (en) * | 1996-07-15 | 1998-07-01 | Matsushita Electron Co Ltd | A semiconductor and the manufacturing method |
US6140703A (en) * | 1996-08-05 | 2000-10-31 | Motorola, Inc. | Semiconductor metallization structure |
KR100231828B1 (ko) * | 1997-02-20 | 1999-12-01 | 유무성 | 다층 도금 리드프레임 |
US6521358B1 (en) | 1997-03-04 | 2003-02-18 | Matsushita Electric Industrial Co., Ltd. | Lead frame for semiconductor device and method of producing same |
US6180999B1 (en) * | 1997-08-29 | 2001-01-30 | Texas Instruments Incorporated | Lead-free and cyanide-free plating finish for semiconductor lead frames |
KR100493187B1 (ko) * | 1997-11-13 | 2005-09-06 | 삼성테크윈 주식회사 | 건식도금법을이용한리드프레임과그제조방법 |
CN1134839C (zh) * | 1997-12-26 | 2004-01-14 | 三星航空产业株式会社 | 引线框架及涂敷引线框架的方法 |
DE59900741D1 (de) * | 1998-06-10 | 2002-02-28 | Heraeus Gmbh W C | Verfahren zur herstellung eines bleifreien substrates |
JP2000003988A (ja) * | 1998-06-15 | 2000-01-07 | Sony Corp | リードフレームおよび半導体装置 |
US20030011048A1 (en) * | 1999-03-19 | 2003-01-16 | Abbott Donald C. | Semiconductor circuit assembly having a plated leadframe including gold selectively covering areas to be soldered |
DE19921867C2 (de) * | 1999-05-11 | 2001-08-30 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit mindestens einem verkapselten Chip auf einem Substrat |
US6232651B1 (en) | 1999-05-21 | 2001-05-15 | Samsung Aerospace Industries, Ltd. | Lead frame for semiconductor device |
US7174626B2 (en) * | 1999-06-30 | 2007-02-13 | Intersil Americas, Inc. | Method of manufacturing a plated electronic termination |
KR100450090B1 (ko) * | 1999-10-01 | 2004-09-30 | 삼성테크윈 주식회사 | 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법 |
US6469386B1 (en) * | 1999-10-01 | 2002-10-22 | Samsung Aerospace Industries, Ltd. | Lead frame and method for plating the same |
JP2001185670A (ja) * | 1999-12-10 | 2001-07-06 | Texas Instr Inc <Ti> | リードフレームとその製法 |
US6838757B2 (en) * | 2000-07-07 | 2005-01-04 | Texas Instruments Incorporated | Preplating of semiconductor small outline no-lead leadframes |
US6452258B1 (en) | 2000-11-06 | 2002-09-17 | Lucent Technologies Inc. | Ultra-thin composite surface finish for electronic packaging |
US6538325B2 (en) * | 2001-03-06 | 2003-03-25 | Delphi Technologies, Inc. | Multi-layer conductor system with intermediate buffer layer for improved adhesion to dielectrics |
JP3854889B2 (ja) | 2001-04-19 | 2006-12-06 | キヤノン株式会社 | 金属または金属化合物パターンの製造方法および電子源の製造方法 |
DE50202629D1 (de) * | 2001-04-23 | 2005-05-04 | Fraunhofer Ges Forschung | Träger für elektrische schaltungselemente |
WO2003027689A1 (en) | 2001-09-24 | 2003-04-03 | Rika Electronics International | Electrical test probes and methods of making the same |
JP4136845B2 (ja) * | 2002-08-30 | 2008-08-20 | 富士電機ホールディングス株式会社 | 半導体モジュールの製造方法 |
US6984358B2 (en) * | 2002-09-13 | 2006-01-10 | Lockheed Martin Corporation | Diffusion bonding process of two-phase metal alloys |
DE10333439A1 (de) * | 2003-07-23 | 2005-02-17 | Robert Bosch Gmbh | Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes |
US7309909B2 (en) * | 2005-09-21 | 2007-12-18 | Texas Instruments Incorporated | Leadframes for improved moisture reliability of semiconductor devices |
JP4820616B2 (ja) * | 2005-10-20 | 2011-11-24 | パナソニック株式会社 | リードフレーム |
US7535086B2 (en) * | 2006-08-03 | 2009-05-19 | Stats Chippac Ltd. | Integrated circuit package-on-package stacking system |
JP2010045140A (ja) * | 2008-08-11 | 2010-02-25 | Nec Electronics Corp | リードフレーム、リードフレームの製造方法及び半導体装置の製造方法 |
US8432036B2 (en) * | 2009-01-22 | 2013-04-30 | Aculon, Inc. | Lead frames with improved adhesion to plastic encapsulant |
CN102244976B (zh) * | 2011-04-22 | 2013-07-31 | 杭州威利广光电科技股份有限公司 | 适于金线键合的bt线路板合金镀层 |
US8574722B2 (en) * | 2011-05-09 | 2013-11-05 | Tyco Electronics Corporation | Corrosion resistant electrical conductor |
US9224550B2 (en) | 2012-12-26 | 2015-12-29 | Tyco Electronics Corporation | Corrosion resistant barrier formed by vapor phase tin reflow |
WO2016072517A1 (ja) * | 2014-11-07 | 2016-05-12 | 新日鐵住金株式会社 | 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法 |
JP7069657B2 (ja) * | 2017-11-15 | 2022-05-18 | 昭和電工マテリアルズ株式会社 | ネガ型感光性樹脂組成物及び半導体装置部材の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB250146A (en) * | 1926-01-06 | 1926-04-08 | Joseph Coggans | An improved ceiling plate for electric lamp fittings |
GB335608A (en) * | 1929-06-27 | 1930-09-29 | Wood Newspaper Mach Corp | Improvements in and relating to web folding and associating machines |
US4268849A (en) * | 1978-11-03 | 1981-05-19 | National Semiconductor Corporation | Raised bonding pad |
CH673811A5 (ja) * | 1986-11-19 | 1990-04-12 | Schlatter Buchbinderei | |
EP0335608B1 (en) * | 1988-03-28 | 1995-06-14 | Texas Instruments Incorporated | Lead frame with reduced corrosion |
US4911798A (en) * | 1988-12-20 | 1990-03-27 | At&T Bell Laboratories | Palladium alloy plating process |
US4917967A (en) * | 1989-01-13 | 1990-04-17 | Avon Products, Inc. | Multiple-layered article and method of making same |
EP0384586A3 (en) * | 1989-02-22 | 1991-03-06 | Texas Instruments Incorporated | High reliability plastic package for integrated circuits |
US4911799A (en) * | 1989-08-29 | 1990-03-27 | At&T Bell Laboratories | Electrodeposition of palladium films |
JP2543619B2 (ja) * | 1990-09-05 | 1996-10-16 | 新光電気工業株式会社 | 半導体装置用リ―ドフレ―ム |
US5178745A (en) * | 1991-05-03 | 1993-01-12 | At&T Bell Laboratories | Acidic palladium strike bath |
-
1993
- 1993-07-29 US US08/099,118 patent/US5360991A/en not_active Expired - Lifetime
- 1993-12-15 TW TW82110644A patent/TW230274B/zh not_active IP Right Cessation
-
1994
- 1994-02-15 CA CA 2115732 patent/CA2115732C/en not_active Expired - Lifetime
- 1994-07-18 MY MYPI94001868A patent/MY111899A/en unknown
- 1994-07-20 EP EP19940305368 patent/EP0637082B1/en not_active Expired - Lifetime
- 1994-07-20 DE DE69414929T patent/DE69414929T2/de not_active Expired - Lifetime
- 1994-07-20 ES ES94305368T patent/ES2125411T3/es not_active Expired - Lifetime
- 1994-07-20 SG SG1995002181A patent/SG44354A1/en unknown
- 1994-07-20 DK DK94305368T patent/DK0637082T3/da active
- 1994-07-26 CN CN94108013A patent/CN1050935C/zh not_active Expired - Lifetime
- 1994-07-28 KR KR1019940018374A patent/KR100286151B1/ko active IP Right Grant
- 1994-07-29 JP JP19630594A patent/JP2746840B2/ja not_active Expired - Lifetime
-
1998
- 1998-05-08 HK HK98103992A patent/HK1004872A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950004511A (ko) | 1995-02-18 |
CA2115732A1 (en) | 1995-01-30 |
JPH07169901A (ja) | 1995-07-04 |
ES2125411T3 (es) | 1999-03-01 |
EP0637082A1 (en) | 1995-02-01 |
SG44354A1 (en) | 1997-12-19 |
CN1050935C (zh) | 2000-03-29 |
TW230274B (en) | 1994-09-11 |
EP0637082B1 (en) | 1998-12-02 |
MY111899A (en) | 2001-02-28 |
DE69414929T2 (de) | 1999-06-02 |
KR100286151B1 (ko) | 2001-05-02 |
DE69414929D1 (de) | 1999-01-14 |
CN1103204A (zh) | 1995-05-31 |
DK0637082T3 (da) | 1999-08-16 |
US5360991A (en) | 1994-11-01 |
CA2115732C (en) | 1997-12-09 |
HK1004872A1 (en) | 1998-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2746840B2 (ja) | 集積回路パッケージとリードフレーム | |
JP3062086B2 (ja) | Icパッケージ | |
KR100318818B1 (ko) | 리드프레임에대한보호피막결합 | |
US6452258B1 (en) | Ultra-thin composite surface finish for electronic packaging | |
KR101224935B1 (ko) | 반도체 장치용 리드프레임 | |
TWI419294B (zh) | 用於半導體裝置之引線框 | |
US10985096B2 (en) | Electrical device terminal finishing | |
JPS59155950A (ja) | 半導体装置用セラミックパッケージ | |
JP2001110971A (ja) | 半導体パッケージ用リードフレーム及びその製造方法 | |
JPS632358A (ja) | リ−ドフレ−ムとそのめっき方法 | |
US7250671B2 (en) | Lead frame and method for manufacturing semiconductor package with the same | |
KR100702956B1 (ko) | 반도체 팩키지용 리드프레임 및 그 제조 방법 | |
US6287896B1 (en) | Method for manufacturing lead frames and lead frame material for semiconductor device | |
US5958607A (en) | Lead frame for semiconductor device | |
US7268021B2 (en) | Lead frame and method of manufacturing the same | |
JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
JP3590603B2 (ja) | 半導体装置およびその製造方法 | |
JPH09252070A (ja) | リードフレーム、及びそれを用いた半導体装置 | |
JPS6227733B2 (ja) | ||
JPS6383291A (ja) | 金の導電層を有する電子部品 | |
JPS60147146A (ja) | 半導体用リ−ドフレ−ム | |
EP0730296A2 (en) | Leadframe for plastic-encapsulated semiconductor device, semiconductor device using the same, and manufacturing method for the leadframe | |
JPH11220084A (ja) | リードフレーム | |
JPS6184852A (ja) | 半導体リ−ドフレ−ム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080213 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090213 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100213 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110213 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120213 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130213 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140213 Year of fee payment: 16 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |