TWI419294B - 用於半導體裝置之引線框 - Google Patents

用於半導體裝置之引線框 Download PDF

Info

Publication number
TWI419294B
TWI419294B TW094113251A TW94113251A TWI419294B TW I419294 B TWI419294 B TW I419294B TW 094113251 A TW094113251 A TW 094113251A TW 94113251 A TW94113251 A TW 94113251A TW I419294 B TWI419294 B TW I419294B
Authority
TW
Taiwan
Prior art keywords
plating layer
lead frame
palladium
lead
gold
Prior art date
Application number
TW094113251A
Other languages
English (en)
Other versions
TW200541036A (en
Inventor
Kazumitsu Seki
Takashi Yoshie
Koichi Kadosaki
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200541036A publication Critical patent/TW200541036A/zh
Application granted granted Critical
Publication of TWI419294B publication Critical patent/TWI419294B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

用於半導體裝置之引線框 發明領域
本發明係關於一種半導體裝置，更特定地說，係關於一種用於半導體裝置之引線框，其具有改良的結合或連結性及改良的封裝性。
 發明背景
一種用於半導體裝置之引線框，其包括一用以架設半導體晶片的架台，經由金屬線連結而電性連接至該半導體晶片電極之內引線，及當該半導體裝置被架設在基材上或相類物時，用作外部連接端子的外引線。此處所想要的是，該架台對於該半導體晶片具有良好的連結性，該內引線具有良好的金屬線連結性，且該外引線經由焊接至一目標件(如半導體裝置裝設於其上的基材)而具有一良好的連結性。
第一圖係表示用於半導體裝置之引線框之一實例的平面圖。在該引線框10中，12代表外引線，14代表內引線，16代表當作晶片架設部份的架台，一半導體晶片(未圖示)被架設於該架台16上。該架台16經由支撐條18連接至軌道20，而22代表互連板(dambar)。
如稍後所述，在所欲的金屬膜形成於引線框10之上後，一半導體晶片被架設在架台上，且該半導體晶片經由金屬線連結而連接至內引線。最後半導體晶片、金屬線及 內引線14被以樹脂密封而完成一半導體裝置。一焊接膜被先前地形成在該半導體裝置之外引線12之上，或當架設該半導體裝置於基材上時再行焊接。
最近，在架設半導體裝置於基材上時，基於環保的觀點，一般都使用無鉛焊料來進行架設過程。而被使用的無鉛焊料，例如有錫鋅(Sn-Zn)為底的焊料、錫銀(Sn-Ag)為底的焊料或其他等等。
作為一種用於半導體裝置之引線框，有一種著名的「Pd-PPF」(Pd-預鍍框)，其係經由一鎳(Ni)鍍層作為下層而將鈀(Pd)或鈀合金膜鍍在一由銅(Cu)或銅合金組成的基材上，然後於其上再形成一薄的金(Au)塗膜或一薄的銀(Ag)鍍膜(見JP-A-4-115558)。
另一個具有上述外部鍍層之半導體引線框之實例為JP-A-4-337657，其揭示了一引線框，包括在該引線框之基材上的一鎳鍍層，在該內引線或外引線至少之一者之上的一鈀或鈀合金鍍層，及在其等之上的一金鍍層。此外，JP-A-11-111909揭示一具有如上相似鍍層之經鍍覆的引線框，且JP-A-2001-110971亦揭示一經鍍覆的引線框，其包括一鎳保護鍍層及形成在引線框之基材上的一鈀或鈀合金中間鍍層，且藉由交替鍍覆鈀與金於其等之上而形成之一最外層。更且，JP-A-2002-76229揭示一種經鍍覆的引線框，其藉由在引線框之基材上形成一鎳層及一鈀層，然後在其上形成一銀層而製成，其中該銀層於加熱時可被完全熔進鈀焊料中。
 發明概要
如前所述，在習知技藝中，有各種類型著名的「金/鈀/鎳」引線框，其係於引線框之基材上形成一鎳鍍層當作底層，再於其上形成一鈀或鈀合金鍍層，再於其上更形成一金鍍層。當一半導體裝置藉由使用這些引線框而被架設在封裝基材上時，該引線框與錫鋅(Sn-Zn)為底之焊料或與錫銀(Sn-Ag)為底之焊料之間(這些焊料都是被施用在基材側邊上的無鉛焊料)，存在著焊料浸溼性欠佳的問題。
即是，雖然於習知技藝中有各種裝置係考量金/鈀/鎳層的厚度或其他因素而製造，但對於錫鋅為底之焊料仍然有焊料浸濕不足夠或分散的問題。尤其是，當從包含該樹脂密封部份之封裝中曝露的具有寬焊接區域之晶粒墊部份，其焊料浸濕度不良時，則有時會引起封裝上的問題。
更且，於熔融狀態中，錫鋅為底之焊料(係一種無鉛焊料)易於朝向塊狀物之外側而被分離。於該具有金/鈀/鎳層之Pd-PPF(鈀預鍍框)中，鈀可以一種熔融態焊料之固相方式擴散。然而，當此處使用錫鋅為底之焊料時，因為鈀係以非常低的擴散速率擴散進入鋅分離層中，所以引起一種被鋅分離層所阻隔的狀態，以致呈現出焊料浸濕性惡化的現象。
所以，本發明提供了一種用於半導體裝置之引線框，該半導體裝置係基本上具Pd-PPF(鈀預鍍框)的結構。當一使用該引線框之半導體裝置藉由使用無鉛之錫鋅為底的 焊料、錫銀為底的銲料或任何其他無鉛焊料而被架設在一封裝基材上時，本發明之引線框使得錫鋅為底之焊料、錫銀為底之焊料或其他任何無鉛焊料呈現更好的浸溼性。
為達成以上目標，本發明提供了一種用於半導體裝置之引線框，其包括內引線及外引線，其中構成該引線框或至少該外引線之基材，其整個表面上具有一複合的鍍層，該複合的鍍層係形成於該引線框之上，且包括一由以鎳為底之鍍層構成之底層或下層，該以鎳為底之鍍層形成於構成該引線框之基材的整個表面上或形成於至少該外引線之上，一厚度0.005至0.01微米的鈀或鈀合金鍍層形成於該底層之上表面，且一厚度為0.02至0.1微米的金鍍層形成於該鈀或鈀合金鍍層之上表面。
更進一步，本發明提供了另一種用於半導體裝置之引線框，其包括內引線及外引線，其中構成該引線框或至少該外引線之基材的整個表面具有一複合鍍層。該複合鍍層形成於該引線框上，且包括一由以鎳為底之鍍層構成的底層，該底層形成於構成該引線框之基材的整個表面上或形成於至少該外引線之上，一厚度0.005至0.01微米之鈀或鈀合金鍍層形成於該底層之上表面上，且一厚度不大於0.03微米之銀或銀金合金鍍層及一厚度不大於0.03微米之金鍍層接續地形成於該鈀或鈀合金鍍層之上表面上，較佳地，該銀或銀金合金鍍層及該金鍍層每個都是單一層。
更且，本發明提供了另一種用於半導體裝置之引線框，其包括內引線及外引線，其中構成該引線框或至少該 外引線之基材的整個表面具有一複合鍍層，該複合鍍層形成於該引線框上，且包括一以鎳為底之鍍層構成的底層，該底層形成於構成該外引線框之基材的整個表面上或形成於至少該外引線之上，一厚度為0.005至0.01微米之鈀或鈀合金鍍層形成於該底層之上表面上，及每一均具有厚度為0.02至0.2微米之銀鍍層與金鍍層，其等交錯地形或於該鈀或鈀合金鍍層之上表面上。較佳地，每一該銀鍍層及該金鍍層均使用二層，即是，一共使用四層。
此外，依據本發明，該用於半導體裝置之引線框較佳地具有一無鉛的焊料層且該焊料層更形成於該複合鍍層之上。本發明之引線框可以經由無鉛焊料層被架設在一用於架設半導體裝置之封裝基材上。
依據本發明之另一較佳實施例，上述用於半導體裝置之引線框，可以設計成，在該無鉛焊料層已經形成於該引線框之複合鍍層上之後，經由無鉛焊料層，該引線框可以被架設在該用於架設半導體裝置之封裝基材上。
在此一較佳實施例中，該無鉛焊料層形成於該引線框之複合鍍層上，該無鉛焊料層雖未限制於，但較佳地係由無鉛的錫鋅為底之焊料、無鉛的錫銀為底之焊料或其等之組合所形成。
依據本發明，當該鈀或鈀合金鍍層之厚度及其上形成之該金鍍層或該銀鍍層之厚度被控制在預定範圍內時，使得相對於無鉛的錫鋅為底之焊料、無鉛的錫銀為底之焊料或其他任何無鉛焊料更加增進焊料之浸濕性變得可能，因 此，增進了該半導體裝置安裝上該封裝基材的連結性及封裝性。
圖式簡單說明
第1圖係習知用於半導體裝置之引線框的平面圖。
第2圖係一習知引線框之鍍層結構的剖面圖。
第3圖係另一習知引線框之鍍層結構的剖面圖。
第4圖係本發明實例1引線框之鍍層結構的剖面圖。
第5圖係本發明實例2引線框之鍍層結構的剖面圖。
第6圖係本發明實例3引線框之鍍層結構的剖面圖。
第7圖係本發明實例4引線框之鍍層結構的剖面圖。
第8圖係金鍍層厚度與焊料之浸濕及分散間關係的圖形。
 較佳實施例之詳細說明
以下，本發明之實施例及實例參照著附隨的圖式將被詳細地描述並與習知技藝之實例相互比較。
第4圖係本發明實例1之引線框的剖面圖，如圖所示，該引線框具有鍍覆在該引線框基材表面上以得到一金/鈀/鎳引線框結構的鍍層。該用於半導體裝置之引線框10係藉由下列方式產生：在由銅構成之基材表面上形成一鎳鍍層以作為底層，接著在該鎳鍍層上形成一鈀鍍層，再於其上形成一金鍍層。在此實例中，鍍覆之狀況如鍍覆時間及相似情形均受控制以獲得厚度為1.0微米的鎳鍍層、厚度為0.01微米之鈀鍍層及厚度為0.03微米的金鍍層。然而，於本例及以下各例中必須注意的是，該基材可以不是 由銅製成而是由銅合金或任何其他不是銅的物質製成。
第5圖係本發明實例2之引線框的剖面圖。如圖所示，該引線框具有鍍覆在該引線框之基材表面上的鍍層以獲得到一金/鈀/鎳的引線框結構。如同實例1所示，該引線框10在由銅組成之基材表面上形成一鎳鍍層以作為底層，在該鎳鍍層上形成一鈀鍍層，且在鎳鍍層上形成一金鍍層。然而，在此例中，鍍覆之狀況如鍍覆時間及相類似狀況可以變更以獲得厚度0.005微米之鈀鍍層及厚度0.05微米之金鍍層。而該鎳鍍層之厚度如實例1係1.0微米。
第2及3圖係習知之引線框的剖面圖，藉由在該引線框基材之表面上形成一具有金/鈀/鎳的鍍層。如第2及3圖所示之習知實例，由銅構成之基材表面上形成一鎳鍍層作為底層，在該鎳鍍層上形成鈀鍍層，及在該鈀鍍層上更形成金鍍層。正如第4及5圖分別說明之實例1及2所示，相似地，鎳鍍層之厚度被調整至1.0微米。但是於第2圖之習知技藝中，鍍覆的狀況例如鍍覆時間及其相類狀況被調整，使得最終該鈀鍍層的厚度為0.03微米且該金鍍層的厚度為0.01微米。更且，在第3圖之習知技藝中，該鍍覆的狀況如鍍覆時間及其相類狀況被調整以使得該鈀鍍層之厚度為0.01微米且該金鍍層之厚度為0.01微米。
將實例1及2與習知技藝的實例相比，藉由使用具有不同鍍層厚度之金/鈀/鎳引線框來製備數種待評估之樣品，以評估其等之焊料浸溼性。
首先，製備下列六種待評估之樣品，其等由金/鈀/鎳 引線框構成，其中鎳鍍層具有固定厚度1.0微米，且鈀鍍層具有固定厚度0.01微米，但如同於第4圖之實例1及第3圖之習知技藝的實例，對金鍍層之厚度加以變化。該等樣品依照下述程序評估它們的焊料浸溼性。
(1)金：0.005微米/鈀：0.010微米/鎳：1.0微米/銅基材
(2)金：0.010微米/鈀：0.010微米/鎳：1.0微米/銅基材(第3圖之習知技藝的實例)
(3)金：0.020微米/鈀：0.010微米/鎳：1.0微米/銅基材
(4)金：0.050微米/鈀：0.010微米/鎳：1.0微米/銅基材
(5)金：0.100微米/鈀：0.010微米/鎳：1.0微米/銅基材
(6)金：0.200微米/鈀：0.010微米/鎳：1.0微米/銅基材
首先，一種無鉛的錫鋅為底之銲料膏被鍍覆於樣品引線框上以形成一直徑1.6厘米且高0.2厘米之圓柱形鍍覆物。該焊料膏之組成為錫-8鋅-3鉍。
其次，帶有鍍覆焊料膏之樣品在熱盤上被加熱至220℃持續60秒。再者，於加熱時，在五個測定點測定浸濕且散布於該等樣品上之焊料的直徑。然後，決定在該五個點測定所得之焊料直徑的平均值，將此平均值與加熱前該焊料膏所測定之直徑(1.6厘米)比較。加熱後該焊料膏直徑 之平均值(%)即以加熱前焊料膏之直徑為準(當作100%)來顯示該焊料浸溼及散布的情形，製成座標圖如第8圖。
如由第8圖所瞭解的，當金鍍層之厚度如同於樣品(1)及(2)中不大於0.010微米時，焊料的浸溼及散布約為120%或更少，可以知道如此無法獲得良好的焊料浸溼性。在另一方面，當金鍍層之厚度如同於樣品(3)至(6)中不少於0.020微米時，可以知道可以獲致良好的焊料浸溼性。請注意，在樣品(1)至(6)中，樣品(2)相當於先前技藝的第3圖，且第4圖的實例1應被放在樣品(3)及樣品(4)之間。
其次，關於相同的金/鈀/鎳引線框，製備了如下述表1的14種引線框樣品，其等之差異處不限於金鍍層的厚度，也在於鈀鍍層的厚度。這些樣品依照與上述評估方法相近的方式，來評估其等之錫/鋅焊料的浸溼度。結果簡述於下表1。
如表1所示，引線框樣品(樣品號1至14)之焊料浸溼區域的測定係於如下之狀況中完成：無預熱當作前處理及於350℃加熱30秒。於表1中，“劣”表示焊料浸溼區域未大於100%，即表示該焊料係抗拒浸溼的；“未通過”表示焊料浸溼區域為100%至120%，即表示該焊炓係無法被使用的；“通過”表示焊料浸溼區域為121%至150%，即表示該焊料可被使用；而“良”係表示焊料浸溼區域不小於151%，此種焊料是較受歡迎的。
從表1之結果可以了解，如果金鍍層厚度不少於0.02微米，而當鈀鍍料之厚度為0.01微米時，可以獲得良好之 焊料浸溼度。同樣地，在第4圖所示的例1中，當金鍍層係0.03微米時，如表1所示，可以獲得良好的焊料浸溼度。
更且，可以瞭解到，若金鍍層厚度不少於0.02微米，即使當鈀鍍層之厚度僅為0.005微米，也可以得到良好的焊料浸溼度。同樣地，在第5圖所示之實例2中，當金鍍層之厚度係0.05微米時，如同表1所示，可獲得良好之焊料浸溼度。
也就是說，在結構為金/鈀/鎳的引線框中，如果鈀鍍層之厚度減少至仍然不會喪失熱抗性的程度，而且可以快速地擴散進無鉛銲料之鋅分隔層的金鍍層依其所欲的厚度被形成時，可因此獲得良好的焊料浸溼性。
第6及7圖分別顯示依據本發明實例3及4之用於半導體裝置的引線框。第6圖對應於實例3，其顯示出如下的組成，在引線框基材(銅)之表面上的鎳鍍層之上形成一鈀鍍層，且在該鈀鍍層上更接續地形成銀鍍層或銀金合金鍍層及金鍍層。第7圖對應於實例4，其顯示出如下的組成：在引線框基材(銅)之表面上的鎳鍍層之上形成一鈀鍍層，且在該鈀鍍層上更交替地形成銀鍍層及金鍍層。請注意，在這些鍍層組成中，一銀鍍層或/及金鍍層如有需要可進一步被置入。
本發明之實例參考著伴隨之圖形被描述如上，必須提醒的是，本發明並不侷限於上述實例中，而且可於本發明之範圍及精神內以各種形式修飾或改進本發明。
產業上利用性之開發
如上所述，本發明提供一種具有金/鈀/鎳結構之用於半導體裝置的引線框，其中該金/鈀/鎳鍍層之厚度，特別是鈀鍍層或金鍍層之厚度可被合適地選擇，致使當使用該引線框之半導體裝置藉由使用無鉛的錫鋅為底之焊料或無鉛的錫銀為底的焊料而被架設於一封裝基材上時，該無鉛焊料之浸溼性得以改善，因此在封裝基材上之半導體裝置的封裝性質也可以獲得改善。
此外，依據本發明，當藉由下列方式生產一用於半導體裝置之引線框時，可以如同上述之引線框般改善無鉛的以錫鋅為底焊料或無鉛的以錫銀為底焊料之浸溼性，此種方式為：在引線框基材表面上之以鎳為底的鍍層上形成一鈀鍍層，然後繼之以於該鈀鍍層上接續地形成一銀鍍層或一銀金合金鍍層及一金鍍層，或於該鈀鍍層上交替地形成銀鍍層及金鍍層。特別是，如果該鈀鍍層、金鍍層或銀鍍層的厚度被適當地選擇時，即可達成所欲的目的。
10‧‧‧引線框
12‧‧‧外引線
14‧‧‧內引線
16‧‧‧架台
18‧‧‧支撐條
20‧‧‧軌道
22‧‧‧互連板
第1圖係習知用於半導體裝置之引線框的平面圖。
第2圖係一習知引線框之鍍層結構的剖面圖。
第3圖係另一習知引線框之鍍層結構的剖面圖。
第4圖係本發明實例1引線框之鍍層結構的剖面圖。
第5圖係本發明實例2引線框之鍍層結構的剖面圖。
第6圖係本發明實例3引線框之鍍層結構的剖面圖。
第7圖係本發明實例4引線框之鍍層結構的剖面圖。
第8圖係金鍍層厚度與焊料之浸濕及分散間關係的圖形。
10‧‧‧引線框

Claims (8)

  1. 一種用於半導體裝置中之引線框，包括內引線及外引線，其中在構成該引線框之基材的整個表面或至少該外引線具有一施加於其上之複合鍍層，且該複合鍍層包括：一由鎳系鍍層所構成之底層，該鎳系鍍層係沉積於構成引線框之基材的整個表面或至少該外引線上；一鈀或鈀合金鍍層，係以0.005~0.01μm之厚度沉積於該底層之上表面上；及一厚度0.03μm以下的銀鍍層或銀-金合金鍍層以及一厚度0.03μm以下的金鍍層，依序沉積在該鈀或鈀合金鍍層之上表面上。
  2. 如申請專利範圍第1項之用於半導體裝置中之引線框，其中該銀鍍層或銀-金合金鍍層以及該金鍍層係各具有單一層結構。
  3. 一種用於半導體裝置中之引線框，包括內引線及外引線，其中構成該引線框之基材的整個表面或至少該外引線上施用有複合鍍層，且該複合鍍層包括：一由鎳系鍍層所構成之底層，該鎳系鍍層係沉積於構成引線框之基材的整個表面或至少該外引線上一鈀或鈀合金鍍層，係以0.005~0.01μm之厚度沉積於該底層之上表面上；及各自以厚度0.02~0.2μm之銀鍍層及金鍍層交互沉積在該鈀或鈀合金鍍層之上表面上。
  4. 如申請專利範圍第3項之用於半導體裝置中之引線框，其中該銀鍍層及該金鍍層係各自被形成為二層。
  5. 如申請專利範圍第1項之用於半導體裝置中之引線框，其中該基材係包含銅或銅合金。
  6. 如申請專利範圍第2項之用於半導體裝置中之引線框，其中該基材係包含銅或銅合金。
  7. 如申請專利範圍第3項之用於半導體裝置中之引線框，其中該基材係包含銅或銅合金。
  8. 如申請專利範圍第4項之用於半導體裝置中之引線框，其中該基材係包含銅或銅合金。
TW094113251A 2004-05-27 2005-04-26 用於半導體裝置之引線框 TWI419294B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004157668 2004-05-27

Publications (2)

Publication Number Publication Date
TW200541036A TW200541036A (en) 2005-12-16
TWI419294B true TWI419294B (zh) 2013-12-11

Family

ID=35451150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094113251A TWI419294B (zh) 2004-05-27 2005-04-26 用於半導體裝置之引線框

Country Status (6)

Country Link
US (1) US7408248B2 (zh)
JP (1) JP3998703B2 (zh)
CN (1) CN100483707C (zh)
MY (1) MY139004A (zh)
TW (1) TWI419294B (zh)
WO (1) WO2005117112A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4820616B2 (ja) * 2005-10-20 2011-11-24 パナソニック株式会社 リードフレーム
DE102006032074B3 (de) * 2006-07-11 2007-12-27 Infineon Technologies Ag Bauelement und zugehöriger Anschlussdraht
JP2008091818A (ja) * 2006-10-05 2008-04-17 Matsushita Electric Ind Co Ltd 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法
TWI359714B (en) * 2008-11-25 2012-03-11 Univ Yuan Ze Method for inhibiting the formation of palladium-n
WO2010074184A1 (ja) * 2008-12-26 2010-07-01 古河電気工業株式会社 光半導体装置用リードフレーム、その製造方法および光半導体装置
JP2011187687A (ja) 2010-03-09 2011-09-22 Panasonic Corp 半導体装置用リードフレームとその製造方法
JP5762081B2 (ja) * 2011-03-29 2015-08-12 新光電気工業株式会社 リードフレーム及び半導体装置
TW201309843A (zh) * 2011-08-23 2013-03-01 Taiwan Uyemura Co Ltd 薄鎳－鈀－金鍍層，帶有導線的此鍍層所成封裝結構以及彼等之製作方法
CN102817055B (zh) * 2012-08-15 2015-03-25 中山品高电子材料有限公司 引线框超薄镀钯镀金工艺
JP6493952B2 (ja) * 2014-08-26 2019-04-03 大口マテリアル株式会社 リードフレーム及びその製造方法
US9847468B1 (en) * 2016-06-20 2017-12-19 Asm Technology Singapore Pte Ltd Plated lead frame including doped silver layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684329A (en) * 1996-04-02 1997-11-04 Serizawa; Seiichi Lead frame for semiconductor device
JPH1084065A (ja) * 1996-09-09 1998-03-31 Furukawa Electric Co Ltd:The 電子部品用導電材料
US20020047186A1 (en) * 2000-07-13 2002-04-25 Tellkamp John P. Semiconductor leadframes comprising silver plating

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2543619B2 (ja) 1990-09-05 1996-10-16 新光電気工業株式会社 半導体装置用リ―ドフレ―ム
JPH04337657A (ja) 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH11111909A (ja) 1997-10-07 1999-04-23 Seiichi Serizawa 半導体装置用リードフレーム
US6469386B1 (en) 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684329A (en) * 1996-04-02 1997-11-04 Serizawa; Seiichi Lead frame for semiconductor device
JPH1084065A (ja) * 1996-09-09 1998-03-31 Furukawa Electric Co Ltd:The 電子部品用導電材料
US20020047186A1 (en) * 2000-07-13 2002-04-25 Tellkamp John P. Semiconductor leadframes comprising silver plating

Also Published As

Publication number Publication date
US20060125073A1 (en) 2006-06-15
CN100483707C (zh) 2009-04-29
JP3998703B2 (ja) 2007-10-31
US7408248B2 (en) 2008-08-05
TW200541036A (en) 2005-12-16
JPWO2005117112A1 (ja) 2008-04-03
CN1774803A (zh) 2006-05-17
WO2005117112A1 (ja) 2005-12-08
MY139004A (en) 2009-08-28

Similar Documents

Publication Publication Date Title
TWI419294B (zh) 用於半導體裝置之引線框
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
TWI353643B (en) Dual metal stud bumping for flip chip applications
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
KR100318818B1 (ko) 리드프레임에대한보호피막결합
US7329944B2 (en) Leadframe for semiconductor device
TWI505898B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
JPH10511226A (ja) フリップチップ実装用はんだバンプおよびその製造方法
HUE028794T2 (en) Lead-free high temperature connection
JPH10335531A (ja) ボールグリッドアレイ型半導体装置およびその製造方法ならびに電子装置
TWI381505B (zh) 導線架與利用此導線架製造半導體封裝的方法
TWI228309B (en) Semiconductor device
JPH04337657A (ja) 半導体装置用リードフレーム
US20070096318A1 (en) Semiconductor device with solder balls having high reliability
JP6212901B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JPH1093004A (ja) 電子部品およびその製造方法
JP6155755B2 (ja) 電子デバイス用の端子構造及び電子デバイス
KR101167650B1 (ko) 반도체 장치용 리드 프레임
JPH0146228B2 (zh)
JP6186802B2 (ja) 電子デバイス用の接合構造及び電子デバイス
JP4369643B2 (ja) はんだ接合層
JPH11251503A (ja) 電子部品およびその製造方法
US20110042802A1 (en) Semiconductor device, external connection terminal, method of manufacturing semiconductor device, and method of manufacturing external connection terminal
JP2002368175A (ja) 電子部品の製造方法
JPH0621146A (ja) フリップチップ実装方法