JPH0621146A - フリップチップ実装方法 - Google Patents
フリップチップ実装方法Info
- Publication number
- JPH0621146A JPH0621146A JP4196081A JP19608192A JPH0621146A JP H0621146 A JPH0621146 A JP H0621146A JP 4196081 A JP4196081 A JP 4196081A JP 19608192 A JP19608192 A JP 19608192A JP H0621146 A JPH0621146 A JP H0621146A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- flip chip
- substrate
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13169—Platinum [Pt] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】本発明は、錫，Ｓｎを含む接合材を使用して
も、電気的，機械的特性が低下しないようにした、スタ
ッドバンプによるフリップチップの実装方法を提供する
ことを目的とする。 【構成】フリップチップを構成する基板１０の電極１１
上にスタッドバンプ１２を形成すると共に、実装すべき
プリント基板１３等の電極１４の表面に接合材１５を前
以て配し、上記基板をプリント基板上の所定位置に載置
して、フリップチップを構成する基板の電極をプリント
基板等の電極に対向させて、加熱することにより、該ス
タッドバンプを介して、上記電極をプリント基板上の電
極に対して電気的に接続するようにした、フリップチッ
プ実装方法において、上記スタッドバンプが、白金また
は銅をワイヤボンディング方法により、該フリップチッ
プを構成する電極表面に形成されるようにフリップチッ
プ実装方法を構成する。
も、電気的，機械的特性が低下しないようにした、スタ
ッドバンプによるフリップチップの実装方法を提供する
ことを目的とする。 【構成】フリップチップを構成する基板１０の電極１１
上にスタッドバンプ１２を形成すると共に、実装すべき
プリント基板１３等の電極１４の表面に接合材１５を前
以て配し、上記基板をプリント基板上の所定位置に載置
して、フリップチップを構成する基板の電極をプリント
基板等の電極に対向させて、加熱することにより、該ス
タッドバンプを介して、上記電極をプリント基板上の電
極に対して電気的に接続するようにした、フリップチッ
プ実装方法において、上記スタッドバンプが、白金また
は銅をワイヤボンディング方法により、該フリップチッ
プを構成する電極表面に形成されるようにフリップチッ
プ実装方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップ実装方
法、特にフリップチップバンプを使用して、半導体，Ｓ
ＡＷフィルター等の固体素子からなるフリップチップを
構成する基板の電極を、実装すべきプリント基板上の電
極に対して接続するための実装方法に関するものであ
る。
法、特にフリップチップバンプを使用して、半導体，Ｓ
ＡＷフィルター等の固体素子からなるフリップチップを
構成する基板の電極を、実装すべきプリント基板上の電
極に対して接続するための実装方法に関するものであ
る。
【０００２】
【従来の技術】従来、フリップチップ実装は、例えば図
３に示すように、行なわれている。即ち、図３におい
て、実装すべき半導体からなるフリップチップを構成す
る基板１は、該基板１上に形成されたアルミニウム，Ａ
ｌ電極２の表面に、前以て金，Ａｕによりフリップチッ
プバンプ３を設けておき、また実装すべきプリント基板
等の基板４上には、銅，Ｃｕ電極５が形成されており、
該Ｃｕ電極５の表面には、前以て接合材６として、例え
ば鉛と錫の共晶であるＰｂ−Ｓｎからなるハンダが配さ
れている。
３に示すように、行なわれている。即ち、図３におい
て、実装すべき半導体からなるフリップチップを構成す
る基板１は、該基板１上に形成されたアルミニウム，Ａ
ｌ電極２の表面に、前以て金，Ａｕによりフリップチッ
プバンプ３を設けておき、また実装すべきプリント基板
等の基板４上には、銅，Ｃｕ電極５が形成されており、
該Ｃｕ電極５の表面には、前以て接合材６として、例え
ば鉛と錫の共晶であるＰｂ−Ｓｎからなるハンダが配さ
れている。
【０００３】このようにして、Ａｌ電極２の表面にスタ
ッドバンプ３が形成された基板１は、図４に示すよう
に、そのＡｌ電極２が、プリント基板４のＣｕ電極５に
対して、Ｐｂ−Ｓｎハンダからなる接合材６の表面に当
接せしめられ、加熱されることにより、該接合材６が、
該Ｃｕ電極５から、スタッドバンプ３の表面に沿って這
い上がることにより、接続が行なわれ得るようになって
いる。
ッドバンプ３が形成された基板１は、図４に示すよう
に、そのＡｌ電極２が、プリント基板４のＣｕ電極５に
対して、Ｐｂ−Ｓｎハンダからなる接合材６の表面に当
接せしめられ、加熱されることにより、該接合材６が、
該Ｃｕ電極５から、スタッドバンプ３の表面に沿って這
い上がることにより、接続が行なわれ得るようになって
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなスタッドバンプ３を使用した実装方法においては、
該スタッドバンプ３を構成するＡｕは、接合材６として
使用されるＰｂ−Ｓｎハンダ、場合によっては若干の
銀，Ａｇ等の添加物との共晶であるハンダに対して、相
性が悪く、特にそのハンダ中のＳｎに弱いことから、Ａ
ｕ−Ｓｎ合金６’ができてしまい、これによって、接合
部分における抵抗値が高くなってしまうと共に、高温環
境下での長期信頼性に欠けるので、接合部の電気的，機
械的特性が低下するという問題があった。
うなスタッドバンプ３を使用した実装方法においては、
該スタッドバンプ３を構成するＡｕは、接合材６として
使用されるＰｂ−Ｓｎハンダ、場合によっては若干の
銀，Ａｇ等の添加物との共晶であるハンダに対して、相
性が悪く、特にそのハンダ中のＳｎに弱いことから、Ａ
ｕ−Ｓｎ合金６’ができてしまい、これによって、接合
部分における抵抗値が高くなってしまうと共に、高温環
境下での長期信頼性に欠けるので、接合部の電気的，機
械的特性が低下するという問題があった。
【０００５】本発明は、以上の点に鑑み、錫，Ｓｎを含
む接合材を使用しても、電気的，機械的特性が低下しな
いようにした、スタッドバンプによる、半導体，ＳＡＷ
フィルター等の固体素子からなるフリップチップの実装
方法を提供することを目的としている。
む接合材を使用しても、電気的，機械的特性が低下しな
いようにした、スタッドバンプによる、半導体，ＳＡＷ
フィルター等の固体素子からなるフリップチップの実装
方法を提供することを目的としている。
【０００６】
【課題を解決するための手段】上記目的は、本発明によ
れば、フリップチップを構成する基板の電極上にスタッ
ドバンプを形成すると共に、実装すべきプリント基板等
の電極の表面に接合材を前以て配し、上記基板をプリン
ト基板上の所定位置に載置して、フリップチップを構成
する基板の電極をプリント基板等の電極に対向させて、
加熱することにより、該スタッドバンプを介して、上記
電極をプリント基板上の電極に対して電気的に接続する
ようにした、フリップチップ実装方法において、上記ス
タッドバンプが、白金または銅をワイヤボンディング方
法により、該フリップチップを構成する電極表面に形成
されることを特徴とする、フリップチップ実装方法によ
り、達成される。
れば、フリップチップを構成する基板の電極上にスタッ
ドバンプを形成すると共に、実装すべきプリント基板等
の電極の表面に接合材を前以て配し、上記基板をプリン
ト基板上の所定位置に載置して、フリップチップを構成
する基板の電極をプリント基板等の電極に対向させて、
加熱することにより、該スタッドバンプを介して、上記
電極をプリント基板上の電極に対して電気的に接続する
ようにした、フリップチップ実装方法において、上記ス
タッドバンプが、白金または銅をワイヤボンディング方
法により、該フリップチップを構成する電極表面に形成
されることを特徴とする、フリップチップ実装方法によ
り、達成される。
【０００７】
【作用】上記構成によれば、スタッドバンプ自体が、白
金，Ｐｔまたは銅，Ｃｕにより構成されていることか
ら、接合材として使用されるＰｂ−Ｓｎ系（鉛と錫を含
む共晶）のハンダに対して、相性が良く、該ハンダ中の
Ｓｎと反応しないので、抵抗値が高くなるようなことは
なく、また該スタッドバンプがワイヤボンディング方法
によるボールボンディング方法によって形成されること
から、従来と同様の方法で実装が行なわれので、特に工
程を変更することなく、容易に実装が行なわれ得ること
になり、さらに接合部分にて、電気的，機械的特性が向
上され得ることから、信頼性が高められることになる。
金，Ｐｔまたは銅，Ｃｕにより構成されていることか
ら、接合材として使用されるＰｂ−Ｓｎ系（鉛と錫を含
む共晶）のハンダに対して、相性が良く、該ハンダ中の
Ｓｎと反応しないので、抵抗値が高くなるようなことは
なく、また該スタッドバンプがワイヤボンディング方法
によるボールボンディング方法によって形成されること
から、従来と同様の方法で実装が行なわれので、特に工
程を変更することなく、容易に実装が行なわれ得ること
になり、さらに接合部分にて、電気的，機械的特性が向
上され得ることから、信頼性が高められることになる。
【０００８】
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図１は、本発明の方法によりスタ
ッドバンプを形成した、半導体，ＳＡＷフィルター等の
固体素子からなるフリップチップの基板の一実施例を示
している。
明を詳細に説明する。図１は、本発明の方法によりスタ
ッドバンプを形成した、半導体，ＳＡＷフィルター等の
固体素子からなるフリップチップの基板の一実施例を示
している。
【０００９】基板１０は、該基板１０上に形成されたア
ルミニウム，Ａｌ電極１１の表面に、前以て白金，Ｐｔ
または銅，Ｃｕによりフリップチップバンプ１２が形成
されており、また実装すべきプリント基板等の基板１３
上には、銅，Ｃｕ電極１４が形成されており、該Ｃｕ電
極１４の表面には、前以て接合材１５として、例えばＰ
ｂ−Ｓｎ系（鉛と錫を含む共晶）のハンダがコーティン
グされ、または１５乃至２０μｍ程度の厚さにメッキさ
れている。
ルミニウム，Ａｌ電極１１の表面に、前以て白金，Ｐｔ
または銅，Ｃｕによりフリップチップバンプ１２が形成
されており、また実装すべきプリント基板等の基板１３
上には、銅，Ｃｕ電極１４が形成されており、該Ｃｕ電
極１４の表面には、前以て接合材１５として、例えばＰ
ｂ−Ｓｎ系（鉛と錫を含む共晶）のハンダがコーティン
グされ、または１５乃至２０μｍ程度の厚さにメッキさ
れている。
【００１０】上記フリップチップバンプ１２は、ワイヤ
ボンディング法によって、例えばφ０．０３ｍｍ程度の
白金線または銅線を使用して、ボールボンディングマシ
ンにより、図１に示すように、１回のみのボンディング
を行なうことにより、約８５μｍ程度の高さになるよう
に形成されている。
ボンディング法によって、例えばφ０．０３ｍｍ程度の
白金線または銅線を使用して、ボールボンディングマシ
ンにより、図１に示すように、１回のみのボンディング
を行なうことにより、約８５μｍ程度の高さになるよう
に形成されている。
【００１１】このようにして、Ａｌ電極１１の表面にス
タッドバンプ１２が形成された基板１０は、図２に示す
ように、そのＡｌ電極１１が、プリント基板１３のＣｕ
電極１４に対して、Ｐｂ−Ｓｎ系ハンダからなる接合材
１５の表面に当接せしめられ、同時に加熱されることに
より、溶けた接合材１５が、該Ｃｕ電極１４から、スタ
ッドバンプ１２の表面に沿って這い上がることにより、
接続が行なわれ得るようになっている。その際、該Ｃｕ
電極１４の表面にコーティング等により備えられたＰｂ
−Ｓｎ系ハンダからなる接合材１５の表面には、酸化防
止及び位置決め等のために、図示しないフラックスが塗
布されるようになっている。
タッドバンプ１２が形成された基板１０は、図２に示す
ように、そのＡｌ電極１１が、プリント基板１３のＣｕ
電極１４に対して、Ｐｂ−Ｓｎ系ハンダからなる接合材
１５の表面に当接せしめられ、同時に加熱されることに
より、溶けた接合材１５が、該Ｃｕ電極１４から、スタ
ッドバンプ１２の表面に沿って這い上がることにより、
接続が行なわれ得るようになっている。その際、該Ｃｕ
電極１４の表面にコーティング等により備えられたＰｂ
−Ｓｎ系ハンダからなる接合材１５の表面には、酸化防
止及び位置決め等のために、図示しないフラックスが塗
布されるようになっている。
【００１２】ここで、該スタッドバンプ１２は、その成
分が白金，Ｐｔまたは銅，Ｃｕであることから、Ｐｂ及
びＳｎと、場合によっては若干の銀等の添加物との共晶
であるハンダに対して相性が良く、該ハンダ中のＳｎと
反応して合金を形成するようなことはない。従って、接
合部分において、抵抗値が高くなってしまうようなこと
がないと共に、確実に接合が行なわれることにより、電
気的，機械的な特性が低下しないことにより、信頼性が
向上せしめられ得ることとなる。
分が白金，Ｐｔまたは銅，Ｃｕであることから、Ｐｂ及
びＳｎと、場合によっては若干の銀等の添加物との共晶
であるハンダに対して相性が良く、該ハンダ中のＳｎと
反応して合金を形成するようなことはない。従って、接
合部分において、抵抗値が高くなってしまうようなこと
がないと共に、確実に接合が行なわれることにより、電
気的，機械的な特性が低下しないことにより、信頼性が
向上せしめられ得ることとなる。
【００１３】尚、上述した実施例においては、接合材１
５として、ハンダを使用しているが、これに限らず、例
えばエポキシ系の銀ペーストや銅ペーストを塗布するよ
うにしてもよい。この場合には、ハンダの場合に比較し
て、接合に必要な温度が１００℃程度低くて済むことに
なる。
５として、ハンダを使用しているが、これに限らず、例
えばエポキシ系の銀ペーストや銅ペーストを塗布するよ
うにしてもよい。この場合には、ハンダの場合に比較し
て、接合に必要な温度が１００℃程度低くて済むことに
なる。
【００１４】本発明の方法によりスタッドバンプを形成
したフリップチップの実装結果は、表１に示すように、 １． 試験条件 サンプル ハンダ ； Ｐｂ−６０Ｓｎ リフロー条件 ； ピーク２３０℃×１０Ｓｅｃ． 試験条件 保存温度 ； １５０℃ の条件における、銅，Ａｕ及び白金，Ｐｔスタッドバン
プのハンダジョイントにおける高温保存での抵抗変化を
実測したところ、その結果は、二例のパッド（図３のプ
リント基板の電極５に相当する）ともに、Ｐｔでは変化
がなく、良好な結果が得られた。一方、Ａｕでは二例の
パッドともに抵抗の増加が認められた。又、Ｃｕスタッ
ドバンプでも僅かな変化しか見られなっかた。
したフリップチップの実装結果は、表１に示すように、 １． 試験条件 サンプル ハンダ ； Ｐｂ−６０Ｓｎ リフロー条件 ； ピーク２３０℃×１０Ｓｅｃ． 試験条件 保存温度 ； １５０℃ の条件における、銅，Ａｕ及び白金，Ｐｔスタッドバン
プのハンダジョイントにおける高温保存での抵抗変化を
実測したところ、その結果は、二例のパッド（図３のプ
リント基板の電極５に相当する）ともに、Ｐｔでは変化
がなく、良好な結果が得られた。一方、Ａｕでは二例の
パッドともに抵抗の増加が認められた。又、Ｃｕスタッ
ドバンプでも僅かな変化しか見られなっかた。
【００１５】
【表１】
【００１６】
【発明の効果】以上述べたように、本発明によれば、Ｓ
ｎを含む接合材を使用しても、電気的，機械的特性が低
下するようなことのない、極めて優れたスタッドバンプ
によるフリップチップの実装方法が提供され得ることに
なる。
ｎを含む接合材を使用しても、電気的，機械的特性が低
下するようなことのない、極めて優れたスタッドバンプ
によるフリップチップの実装方法が提供され得ることに
なる。
【図１】本発明によりスタッドバンプが形成されたフリ
ップチップの基板の一部を示す部分断面図である。
ップチップの基板の一部を示す部分断面図である。
【図２】図１の基板をプリント基板に対して実装した状
態の部分断面図である。
態の部分断面図である。
【図３】フリップチップの基板をプリント基板に接続し
た状態を示す断面図である。
た状態を示す断面図である。
【図４】従来例による基板をプリント基板に対して実装
した状態の説明に供する部分断面図である。
した状態の説明に供する部分断面図である。
１０ フリップチップの基板 １１ Ａｌ電極 １２ スタッドバンプ １３ プリント基板 １４ Ｃｕ電極 １５ 接合材
Claims (1)
- 【請求項１】 フリップチップを構成する基板の電極上
にスタッドバンプを形成すると共に、実装すべきプリン
ト基板等の電極の表面に接合材を前以て配し、上記基板
をプリント基板上の所定位置に載置して、フリップチッ
プを構成する基板の電極をプリント基板等の電極に対向
させて、加熱することにより、該スタッドバンプを介し
て、上記電極をプリント基板上の電極に対して電気的に
接続するようにした、フリップチップ実装方法におい
て、 上記スタッドバンプが、白金または銅をワイヤボンディ
ング方法により、該フリップチップを構成する電極表面
に形成されることを特徴とする、フリップチップ実装方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196081A JPH0621146A (ja) | 1992-06-29 | 1992-06-29 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4196081A JPH0621146A (ja) | 1992-06-29 | 1992-06-29 | フリップチップ実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621146A true JPH0621146A (ja) | 1994-01-28 |
Family
ID=16351891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4196081A Pending JPH0621146A (ja) | 1992-06-29 | 1992-06-29 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
-
1992
- 1992-06-29 JP JP4196081A patent/JPH0621146A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| US5470787A (en) | Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same | |
| US6010060A (en) | Lead-free solder process | |
| KR100719905B1 (ko) | Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자 | |
| JPH0831835A (ja) | 半導体装置の製造方法と半導体装置及び電子回路装置の製造方法と電子回路装置 | |
| JPH0788681A (ja) | 無鉛高温すずベース多成分はんだ | |
| JPH1197480A (ja) | 導電性接着剤による相互接続構造物 | |
| JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
| US5973406A (en) | Electronic device bonding method and electronic circuit apparatus | |
| US7452750B2 (en) | Capacitor attachment method | |
| KR20080038028A (ko) | 기판에 전자 부품을 탑재하는 방법 및 솔더면을 형성하는방법 | |
| JP2001298051A (ja) | はんだ接続部 | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| JP3339384B2 (ja) | 半田材料並びにプリント配線板及びその製造方法 | |
| JPH0621146A (ja) | フリップチップ実装方法 | |
| JP2813409B2 (ja) | 半導体チップの接続方法 | |
| JPH09213702A (ja) | 半導体装置及び半導体装置の実装方法 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JPH04307944A (ja) | 半導体素子の接続材料および半導体装置 | |
| US5537739A (en) | Method for electoconductively connecting contacts | |
| JP2894172B2 (ja) | 半導体装置 | |
| JP2633745B2 (ja) | 半導体装置の実装体 | |
| JPS63168028A (ja) | 微細接続構造 |