TWI452657B - 用於改良耐脆裂性之焊接方法及相關裝置 - Google Patents

用於改良耐脆裂性之焊接方法及相關裝置 Download PDF

Info

Publication number
TWI452657B
TWI452657B TW097127688A TW97127688A TWI452657B TW I452657 B TWI452657 B TW I452657B TW 097127688 A TW097127688 A TW 097127688A TW 97127688 A TW97127688 A TW 97127688A TW I452657 B TWI452657 B TW I452657B
Authority
TW
Taiwan
Prior art keywords
layer
phosphorus
solder bump
nickel
solder
Prior art date
Application number
TW097127688A
Other languages
English (en)
Other versions
TW200926373A (en
Inventor
Ahmed Amin
Frank Baiocchi
John Delucca
John Osenbach
Brian T Vaccaro
Original Assignee
Agere Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems Inc filed Critical Agere Systems Inc
Publication of TW200926373A publication Critical patent/TW200926373A/zh
Application granted granted Critical
Publication of TWI452657B publication Critical patent/TWI452657B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Description

用於改良耐脆裂性之焊接方法及相關裝置
本發明係關於焊接。更特定言之，本發明揭示一種用於減少由無鉛焊料製得之接頭之脆裂性失效之方法。
對應於環境問題及法令動作，電子裝置的製造商從含鉛(含Pb)焊料轉換至無鉛(無Pb)焊料。從含鉛至不含鉛的該轉換並非沒有問題。在電子工業中，大多數廣泛使用的無鉛焊料包含一高錫(Sn)含量，一般超過94wt.%，及進而包含銀(Ag)、銅(Cu)或兩者，及可能之其他元素諸如鎳(Ni)、鈷(Co)、鋅(Zn)、鉍(Bi)，等等。含有Sn、Ag及Cu之焊接合金被認為係較佳SAC焊料。若其等含有額外元素，其等通常被稱為SACX，其中X代表該額外元素。SAC與SACX無鉛焊料典型地比共熔物PbSn焊料具有一較高熔點。因此，對於無鉛焊料的所需峰值回流溫度比共熔物Pb/Sn焊料高。這些較高回流溫度可導致非所需的熱載荷效應，包含與差動熱膨脹誘導應力有關者。SAC與SACX無鉛焊料比PbSn焊料具有一較高的彈性模組與降伏點(參見例如該NIST網站)。此外，無鉛合金的該降伏點(實質上對接頭可暴露之應力等級有一限制)，對於施加應力的應變率比PbSn合金更靈敏。無鉛焊料之該等組合機械性能傾向於使得接頭對脆裂性失效比由PbSn焊料製造接頭更脆弱。此在該等接頭暴露至高應變率所施加的應力時尤其確實，如於測試、操作與裝配期間可能發生者。含有焊料球體之封裝，一般稱為焊接球或焊接塊，作為該整體裝置互連部分更易引起高應變率脆裂性。一問題稱為焊接球落下，或錯失焊接球體。
圖1顯示球柵陣列(BGA)封裝1的底側，其最後將附接於另一電路上，如電路板。該封裝1的互連至電路板之電及機械互連可經由焊接球20作成，該焊接球體一般稱為焊接球20。將被理解的係此處及此揭示內容之剩餘部分內沒有任何圖示係按照比例；對易於觀看提列而言，某些項的尺寸已被放大，而其他已被縮小。該封裝1之一BGA 5包括一基板10，其典型地係由導電與非導電層製造的積層板。該等導電層將該基板10前側上嵌入聚合物7的積體電路連接至該基板10底側。該基板10底側具有可被焊接球20附接在其上之露出的金屬焊墊11。該等露出的金屬焊墊11典型上包括銅，其在該基板10中提供該導電層，覆有一雙層鎳/金(Ni/Au)薄膜之電解沉積物。該焊接球20可被用於其後將該電子裝置1焊接至一電路板或其他電子組件上。
圖2係恰在該等球20焊接回流至該等BGA焊墊11之前之電子裝置1之部分側視圖。該基板10包含一非導電芯層12，其典型地係雙馬來醯亞胺三嗪(BT)。Cu軌跡14以具有通孔陣列之複合三維圖案配置在該芯層12兩側上以使得該Cu軌跡14可提供電連接，從該晶片互連至該BGA基板10底側。在該Cu軌跡14上係一聚合物膜(圖中未顯示)，一般稱為焊劑遮罩。該聚合物膜具有可選擇性露出該Cu軌跡14的孔穴。在該Cu層14中該等露出區域隨後經由電解電鍍鍍覆一雙層Ni/Au膜17。該金(Au)層18提供用於焊接球20附著的可濕表面。因為Cu在Au中係快速擴散體，故經常使用阻止Cu快速遷移通過該Au層18障壁，以確保Au表面維持其對焊料20之濕潤性。此障壁由該Ni層16提供。此外，該Ni層16在冶金學上均與該焊料20相容，且避免Cu從Cu層12遷移至焊料20內。該Au層18進而保護該Ni層16不被氧化。該Cu層14典型的金屬化層厚度係10至70μm，該Ni層16係2至10μm，該Au層18係0.05至2μm。
圖3係側視圖顯示一結合至其各自焊墊11的焊接球20。雖然未顯示，但助熔劑通常在焊接球附接之前被安置於該Au層18或該等焊接球20上。該助熔劑被用以移除自然發生的出現在該等焊接球20上的金屬氧化物，同時也保持該等焊接球20在該焊接到達其熔點之前的定位，此時該焊料20與該焊墊11反應金屬化。在熔化之後，該等焊接球20被置於該等BGA焊墊11的頂部。在焊接球20放置後，接著將基板10插入回流焊爐內，在此期間該焊料20被熔化且濕潤該BGA焊墊11。該無鉛焊接球20典型地係一錫(Sn)、銀(Ag)及銅(Cu)的合金，但亦可其他無鉛合金。
該回流過程加熱該焊接球20及隨後冷却以將該焊接球20結合至該焊墊11的該等金屬化層。此回流過程可係相當複雜，且詳細討論超出本揭示內容的該範圍。然而，結果係，當該焊料20熔化時，該Au層18與該熔化的焊料20接觸相當快速變成溶液進入該焊料20，因此使該Ni層16於該焊料20上露出。該焊料20與該Ni 16反應，及形成一金屬間化合物(IMC)區域19，其機械地使該焊料20與該Ni層16結合。該IMC 19典型地由Ni及Sn(NiSn)構成；由Ni、Sn及Cu(NiCuSn)構成；或由Ni、Cu、Au及Sn構成且可係非常薄，從約0.1μm至約5μm，取決於SAC中Cu的量、用於回流之熱履歷及該裝置1所暴露之回流周期數而定。
該IMC 19可被認為係將該焊接球20保持在該基板10上的"膠"。此膠中的缺陷可導致焊接球掉落，如圖1所示焊墊11a。不具有焊接球20的焊墊11a無法電連接至一電路板且因此係該裝置1的電故障點。在測試、運輸、裝配期間對該等焊接球20施以壓力，意外的掉落或類似情况可引起該等焊接球20與其等各自的焊墊11分離，及因此導致電性故障。此類分離(或球掉落)源自該焊料20內或周圍至焊墊11金屬化界面之的脆裂性；即，在該IMC區域19內。
為了解決此問題，先前技術已經設法調整該無鉛合金組成。最普遍使用的SAC組成係含有3至4重量百分比(wt.%)的Ag、0.5至1wt.%的Cu及95至96.5wt.%的Sn的合金。Ag含量減少將降低合金的降伏强度。因為機械負載期間焊接接頭所經歷之最大應力實質上由該合金的降伏强度决定，故當該焊料20暴露至高應變率機械負載時，低Ag含量意味著接頭上之較少應力。因此，降低該Ag含量預期可提供一焊接接頭，其在暴露至高應變率應力時在該INC 19中較不易脆裂。雖然有些研究人員已經發現低Ag含量焊料在掉落測試期間較不易脆裂，但其他資料並不明確。這可能意味著在該接頭易脆性質中有存在其他機制扮演著某作用。
因此，立即需要一種在焊接接頭中較不易脆裂之改善焊接之方法及相關的電子裝置。
在一態樣中，揭示一種電子裝置，其具有較不易脆裂之改善焊接接頭。在一實施例中，一電子裝置包括一非導電芯層，一個或多個導電銅(Cu)層，一個或多個聚合物絕緣層，一在該最外面Cu層上帶有開口以露出稱為焊墊的Cu區域的聚合物層，一配置在至少該露出的Cu焊墊之一部分上的鎳(Ni)層，一沉澱在該Ni層頂部的金(Au)層，及一將該焊接塊結合至該Ni層之金屬間化合物(IMC)區域。該Ni與Au層含有不超過5000ppm重量的磷(P)，較佳地係少於500ppm重量的P，更佳地係少於50ppm重量的P，甚至更佳地係少於10ppm重量的P，且又更佳地係少於1ppm重量的P。
在其他較佳實施例中，該焊接塊包括至少90重量%的錫，且該IMC區域包括一鎳與錫之合金，鎳、銅與錫之合金，或Ni、Cu、Au與Sn的合金。
在另一態樣中，揭示一種焊接方法。一組件與一焊接塊一起接觸，及接著使該焊接塊加熱以形成以IMC區域，其將焊接塊結合至該組件上的Ni層。該Ni層含有不超過5000ppm重量的磷(P)，較佳地係少於500ppm重量的P，更佳地係少於50ppm重量的P，甚至更佳地係少於10ppm重量的P，且又更佳地係少於1ppm重量的P。在某些較佳實施例中，該組件進而包括一配置在該Ni層之至少一部分上的Au層。該Au層具有不超過5000ppm重量的磷(P)，較佳地係少於500ppm重量的P，更佳地係少於50ppm重量的P，甚至更佳地係少於10ppm重量的P，且又更佳地係少於1ppm重量的P。
在其他較佳實施例中，該焊接塊包括至少90重量%的錫，且該IMC區域包括一鎳與錫之合金，或鎳、錫與銅的合金。在一特定實施例中，該焊料被加熱到至少230℃以形成該IMC。
本文大體上描述一種焊接方法及使用依據該焊接方法形成的焊接接頭之相關裝置。對於下述目的而言，金屬間化合物(IMC)區域需要不僅含有金屬，也可含有以內含物的形式在該焊料本身中及在該焊料可反應或接觸之該金屬化層中的其他元素。一IMC可被認為係在該焊料與該焊料所結合之金屬之間之反應區域或接觸區域。此外，當一第一層被描述係設置在一第二層或裝置”上(over)”時，應理解的係該第一層可被配置在該第二層或裝置上，或可被配置在一第三層上且隨後被配置在該第二層或裝置上。該第三層為了簡化可不被明確地指出。
已經發現高應變率脆裂性發生在該基板焊墊金屬化/焊接反應區域內的一焊接接頭中，即，在該IMC內。該斷裂區域包括在該焊料及該Ni基板金屬化間形成之該IMC層內之含有鎳與磷之薄層(NiP)。意外地，該斷裂區域僅在一般厚度的Au與Ni層中磷(P)含量小於5000每百萬份(ppm)重量時才出現及發展。具有P含量超過1重量%，諸如用於與沉浸金組合的無電解鎳鍍層(稱為ENIG，其典型地含有2-12重量%的P)之金屬化區域一般不會經歷此類型的高應變率脆裂。更特別言之，已發現焊接接頭在該Ni及/或Au層中的該P含量介於50與5000ppm重量之間時尤其容易脆裂。不希望被理論限制，相信消除或實質上消除在該IMC區域內形成之含P層將可顯著地改善該焊接接頭的斷裂強度，因而降低在高應變率機械負載期間脆裂的傾向。
某些電鍍的Ni與Au金屬化層可能含有P為普遍未知。然而，用以形成Ni與Au金屬化雙層之該電鍍槽化學品有時含有各種形式之P。其中，常添加P以改善該電鍍過程，例如，均勻性、生產量、效率等等。若P出現於電鍍槽中，其有些比例係在該電鍍過程本身期間被無意地併入該Ni/Au雙層中。然而存在其他電鍍槽，其不含P，但因為無鉛焊接至含有低量P的Ni/Au膜引致脆化問題在本發明揭示之前為未知，故熟悉該項技術者並不被鼓勵使用此類槽。例如，一種此類無鉛Ni電鍍槽係由Rohm and Hass公司的NiKal PC-3槽。相信使用含有相對較少或沒有P的電鍍槽，可在基板上形成實質上無磷(無P)的Ni/Au雙層，其隨後將確保在該焊接接頭中實質上無磷的IMC區域。此隨後將改進該焊接接頭的耐脆裂性。
圖4A於24B顯示兩個不同基板BGA焊墊的平面掃描電子顯微鏡(SEM)的顯微圖，其在電子裝置暴露至高應變率所施加之應力後顯示該焊接接頭之一般脆裂失效。在兩種情况下該失效發生在該IMC反應區域內。焊料101、102在圖4A與4B中係可見。圖5顯示這兩個焊墊的橫截面SEM顯微圖。在該顯微圖中可見者係Cu 103、104；Ni 105、106；及Ni/Sn IMC 107、108。圖6顯示具有仍保持在該等焊墊109-112上之各自焊料113-116的四個焊墊109-112之橫截面SEM顯微圖，其中該等四個焊墊109-112以錯失(掉落)之焊接球緊鄰該兩個焊墊。如所示，在各例中在該IMC層內存在一明顯的暗層，其係位於鄰近表面處，該表面被暴露在該等具有錯失焊接球的焊墊上(圖5中顯示的脆裂表面)。其他的球滴失效以類似方式檢驗。在各例中獲得相似的微結構資訊。此證據顯示脆裂發生在該IMC之暗區域內。圖7A顯示其SEM橫截面顯示在該框格120中之圖6的焊接接頭之區域的橫截面透射式電子顯微圖(TEM)。亦顯示取自TEM橫截面的能量散射光譜(EDS)之元素化學組成圖。該IMC區域121係由(NiCu)Sn組成。如圖7B與7C中所示，在(NiCu)Sn IMC中觀察到隔離的AgSn 122與AuSn 123與沉澱物。在IMC層內的特定層124係由Ni、P及可能的Sn組成；然而，在IMC的任何其他區域內未觀察到P。假定Ni與Sn存在於整個IMC層，此將證明P在脆裂中發揮決定性角色。進而觀察到在由將該焊料加熱至230℃或更高的溫度所形成之焊接接頭中易形成失效區域。當使用較低溫度，如用於PbSn之可低於225℃之溫度，則未發現此含P層。此增加的溫度可能係在PbSn焊接接頭中未觀察到相同失效機制之原因之一。相信P的消除將會消除於230℃以上形成的焊接接頭之此失效模式，但亦相信P的消除亦將有助於降低在其他形式的焊接接頭中的脆裂。
圖8係使用依據一實施例焊接方法形成的焊接接頭43之電子裝置30的透視圖。該電子裝置30包括至少一個焊接塊50，其可為例如藉由回流焊接附接至金屬化層41之預形成之焊接球。該焊接接頭43包括將焊接塊50塊體結合至金屬化層41之IMC區域。例如，如圖9所示，該裝置30可係一BGA組件，具有結合至BGA中之焊墊41的焊接球50。然而，任何使用焊料的電子裝置均可使用該實施例方法以形成耐脆裂的焊接接頭43。該焊接接頭43實質上且理想上完全無嵌入IMC區域內的含P層。這藉由限制該Ni與Au層中的P含量在少於50ppm重量，更好係少於10ppm重量，及甚至更理想地係少於1ppm重量而實現某些特定實施例。
更一般言之，在該Ni與Au層中的P濃度可被認為係形成據信可引起脆裂性的薄Ni-P層所需之量。因此，為了限制系統中每單位體積的P總含量，具有相對較厚的Ni與Au層之金屬化結構可比相對較薄的Ni與Au層具有一更低P濃度閥值。在Ni的情况下，與該焊料反應之Ni量可經動力學地限制在約0.1至0.2μm，其取決於該焊料/金屬發生反應的該溫度。此外，Ni厚度典型地係完全超出1至2μm。因此，該絕對的Ni厚度對造成IMC的P之全量具有一相對小的影響。更確切地，此係經反應的Ni厚度，其主要决定在將開始脆化的該大部分Ni層中P濃度閥值。此P濃度可為約2000至5000ppm，取決於該焊料/Ni反應的該溫度。添加其他元素諸如Au與/或Cu至IMC可引起較厚含Ni的IMC層，其可能影響Ni中開始脆化之所有P含量要求。此量可低至1ppm的P，取決於該反應之Ni厚度。在Au的情况下，該厚度可顯著地不同，但典型地係在0.1至0.8μm之間。對特定設計而言可能有較大變化。Au厚度變化在整個單一基板中一般不會太大。然而，在基板之間厚度變化可至多跨越0.1至0.8μm的規格。此外，在一標準焊接過程中，Au厚度超過3μm可容易溶解於該焊料中。事實上，此係P含量的該範圍開始對該Au層起作用。若在該Ni層上的該Au厚度可被控制在0.1μm，則P最大範圍可為約5000ppm。類似地，對0.8μm厚之層而言，可為約625ppm。對於比0.8μm厚之層而言，其明顯少於100ppm且可低至1ppm。最終，在該Au與Ni層中可接受的P濃度係稍微取決於此接頭中使用的焊料體積。例如，對於上述計算而言，焊料體積約為0.00131cm3 (直徑630μm的焊接球)。對於較小的焊接球而言，例如直徑300μm者，對既定Au與Ni反應厚度係可接受之P濃度可降低該焊接球體積比率之三次方，例如(630μm/2/300μm/2)3 ~9.3，相對於直徑630μm焊接球的情况。
在多種實施例中，降低焊接接頭中的脆裂性可因此包括，控制Ni層中的P量，及視情況Au層中P量，以避免IMC中有效的NiP層的形成，否則將會導致脆裂。控制該P量可係隨著該等焊接球之期望大小而變化。一有效的NiP層係導致脆裂者，例如藉由足够厚或寬以致引起脆裂。在特定實施例中，避免IMC中的有效NiP層的形成意指著在該IMC內NiP層之有效厚度(其可包括含NiP材料的連續區域、非連續的區域或兩者)不大於1500埃()，更佳地係不大於150，又更佳地係不大於10。該NiP層的有效厚度可被計算，例如，藉由合計在該IMC中含NiP材料之所有非連續與連續的區域或層之該等體積，且接著藉由將使總體積除以被該IMC覆蓋的焊接接頭面積。含NiP材料可被認為係材料的非連續相，其至少部分地包括Ni與P，其中該相的Ni與P成分係主要(10-100%)或次要(1-10%)組成的量。
如圖9所示，一實施例方法以一基板40開始，該基板40包括一配置在一芯層42上的金屬化層41。該金屬化層41一般包括一Cu層44，其可係鍍有一層在特定區域具有孔穴以露出該Cu層44的聚合物膜。該Cu層44之該等露出區域接著可鍍有一雙層金屬膜47。更特別言之，該雙層金屬膜47可包含一Ni層46。該Ni層46覆蓋BGA焊墊41，將該焊接塊50電連接至其他電路組件，如在裝置30內的一半導體晶片。該芯層42可係，例如，非導電有機材料，諸如BT。在該BGA焊墊41上完成該雙層金屬膜47係Au層48，其覆蓋在該Ni層46上。該Au層48未必需要，但係較好，例如，以防止該鎳層46氧化。雖然高度所需，但是該Cu層44未必需要。即，該雙層47可直接配置在該芯層42上，或該Ni層46可單獨配置在該芯層42上。如上所述，當形成該雙層金屬膜47時，控制該等層46、48內的P量以防止在一隨後的焊接過程中於該IMC區域內任何有效的NiP層形成。即，控制P量以防止Nip層或區域形成，否則其將會導致脆裂。
雖然圖9中未顯示，但可視情況使用任何適合的助熔劑以覆蓋該Au層48、該焊接塊50或兩者。接著，使該焊接塊50與該基板40接觸，及特別係與該助熔劑及雙層金屬化層41接觸。該焊接塊50(較佳係SAC、SACX或其他通常使用的無鉛焊接合金)被加熱到至少該焊接塊50(即SAC合金)的熔點且隨後冷卻以形成IMC區域49，其提供該焊接接頭43的基礎，如圖10所示。任何已知的加熱裝置及方法可被使用以加熱該焊接塊50、該金屬化層41或兩者，以致形成IMC區域49。在某些特定實施例中，該焊接塊50係加熱至一至少為235℃的溫度，但較低溫度如約230℃亦可行。該區域49結合該焊接塊50至該鎳層46。更特別言之，當使用SAC作為該焊接塊50時，該IMC區域49包括NiSn、NiCuSn或兩者。在某些較佳實施例中，該IMC區域49含有少於500ppm的P，較佳地少於100ppm的P，甚至更佳地少於50ppm的P，甚至又更佳地係少於10ppm的P且理想上少於1ppm的P或實質上不含P。在其他實施例中，該IMC區域49不具有有效厚度超過1500的NiP區域或層。在某些較佳實施例中，該IMC區域49不具有有效厚度超過10的NiP區域或層。
當熔化的焊料50接觸該Ni層46並與之反應時形成IMC區域49。不希望被理論所限制，據信當來自Au層48之Au變成溶液進入焊料50中，該熔化Au中存在之P形成一趨向集中於該IMC區域49內之開端。另外，可存在於該Ni層46內之P亦可形成於該IMC區域49內。因此形成該Au層48與Ni層46因而在某些實施例中，其各自的P濃度係十分少以致於在該IMC區域49內不形成超過0.150μm厚且更佳地係0.035μm厚之含P層。此外，在這些實施例中理想上，在該IMC層49中涵蓋超過該IMC區域49表面積之25%不存在有比0.150μm更厚的含P區域(更佳地係0.035μm)。例如，該Au層48與該Ni層46均具有不超過50ppm重量的P。甚至更佳地係，Ni層46及Au層48兩者均具有少於10ppm重量之P，及又更佳係少於1ppm重量的P。然而，如上所述，這些值可依據Ni層46與Au層48的各自厚度而改變。理想地，Au層48與Ni層46實質上不含有P。在上述中，需注意含P層可被認為係一薄膜，其實質上跨越過整個IMC 49；即，沿著該金屬化層41之平面跨過該IMC之所有或幾乎所有該橫截面表面積。含P區域可被認為係該IMC 49內的次區域或該IMC 49內的部分層。另一方面，有效NiP層可被認為係基於所有含NiP區域或層之該等體積及被該IMC覆蓋的焊接接頭之面積之數學構成，且其具有足以導致脆裂之有效厚度。
回到圖9，已知的微影蝕刻技術可用於在該芯層42上形成該金屬化層41。該基板40包含一非導電芯層42，其一般係雙馬來醯亞胺三嗪(BT)。使用已知方法，可以具有通孔陣列之複合三維圖案在該芯層42兩側上設置Cu軌跡44，因而該Cu軌跡44提供從該晶片互連至該BGA基板40底側之電性連接。在該Cu軌跡44上，如之前所闡釋，可配置有聚合物膜，其一般稱為焊料遮罩。該聚合物膜可具有一個或多個露出該Cu軌跡44的開口。該露出的Cu層44可隨後經由例如電解電鍍而鍍有一雙層Ni/Au膜47。用以執行該電解電鍍的該等槽應該含有少量P或不含P，以致在該Au層48與Ni層46中的各P濃度係足夠低以避免隨後在該IMC 49中形成含P之區域或層。如前所述，可使用的電鍍槽例子係NiKal PC-3。然而，可使用其他合適的電鍍槽。此外，只要該雙層47具有必需的低量P濃度，責可使用任何其他電鍍方法以形成該雙層47。該Au層48提供一用於焊接球50附接的可濕潤表面。該Ni層46係冶金學上與該焊料50相容者且避免Cu從該Cu層44遷移至該焊料20，同時也避免該Au層48中之Au擴散至該Cu層44。該Au層48保護該Ni層46不被氧化。典型的金屬化層厚度對Cu層44係10-70μm，對Ni層46係2-10μm，及對Au層48係0.05-2μm。
應理解除了Au的表面拋光可用於該雙金屬化層47。例如，可使用Sn及/或Ag層以取代該Au層48，以致該雙金屬化層47形成於Ni的底層46與Sn的頂層48。同樣地，其他障壁層如代替Ni或除了Ni以外的Pd或Pt可放置在該Au與該Cu之間或該Ni與該Au之間。如上述實施例，層46、48均應具有少量或不含P以避免在該IMC 49中形成含P層或區域。因此，一般而言，可以預料的係無論該焊墊41使用何種金屬，終止形成該IMC區域49之金屬反應區域應如上所述含有少量或不含P以防止在該IMC 49中形成任何含P層或區域，否則其可導致脆裂。
圖11與12提供利用實施例焊接方法以將各種裝置彼此電連接的實例。在圖11中，積體電路52、54係電連接至電路板50。該電路板50具有按照電鍍化學法形成的焊墊56，及亦按照實施例電鍍化學法形成之電鍍通孔58。積體電路52具有使用表面安裝技術焊接至該等焊墊56上的引線53，而積體電路54具有使用通孔安裝技術焊接至該等通孔58內的引線55。一不連續元件59例如可使用表面安裝技術焊接至焊墊56上，或使用通孔安裝技術焊接至電鍍通孔58上。該不連續元件59可包含，但不限於，電阻器、電容器、電晶體、感應器、結晶等。該電路板50亦可包含導電軌跡51，其可用以使各種裝置電性連接在一起。
在圖12中，使用實施例焊接方法安裝覆晶或BGA裝置62至電路板60的基板上。該基板具有按照實施例電鍍化學法形成的焊墊64，及該覆晶或BGA裝置62具有依據實施例電鍍化學法形成之相應焊墊66。焊接球68係配置在該等焊墊64、66之間，其按照實施例焊接方法焊接至焊墊64、66，且其將裝置焊墊66電性連接至另一相應的基板焊墊64。
如上述，該等實施例焊接技術可用以將BGA焊接至電路板上，將覆晶焊接至電路板上，及將不連續元件焊接至電路板上，諸如，但不限於，電阻、電容、感應器、結晶等。然而亦須理解本發明之焊接方法及相關電鍍化學法亦可使用於例如將覆晶焊接至另一覆晶上。實際上，據信需要將一元件焊接至另一元件的大部分(若非全部)應用均可成功地使用本發明焊接方法。
雖然本發明在此已經參考特定實施例加以描述，但應理解的係，這些實施例僅係說明本發明之原則與應用。例如，雖然已具體參考BGA裝置加以討論，但應理解本揭示有益於利用焊接接頭之任何電子裝置，如一般電路板。另外，應理解額外層可被用於該電子裝置中，除了該等明確揭示者。例如，其可能在該Cu層與該實質上無P的Ni層之間插入一含P的Ni層，或其他層。因此應理解可對該等說明性的實施例進行多種修改且其他配置在不背離如下列申請專利範圍定義的本發明之該精神與範圍的情況下可被設計。
1．．．球柵陣列封裝
5．．．BGA
7．．．聚合物
10．．．基板
11．．．金屬焊墊
12．．．非導電芯層
14．．．Cu軌跡
16．．．Ni層
17．．．雙層Ni/Au膜
18．．．金(Au)層
19．．．金屬間化合物(IMC)區域
20．．．焊接球體/焊接球
30．．．電子裝置
40．．．基板
41．．．金屬化層
42．．．芯層
43．．．焊接接頭
44．．．Cu層
46．．．Ni層
47．．．雙層金屬膜
48．．．Au層
49．．．IMC區域
50．．．焊接塊
50．．．電路板
51．．．導電軌跡
52．．．積體電路
53．．．引線
54．．．積體電路
55．．．引線
56．．．焊墊
58．．．電鍍通孔
59．．．不連續元件
60．．．電路板
62．．．BGA裝置
64．．．焊墊
66．．．焊墊
68．．．焊接球
101,102．．．焊料
103,104．．．Cu
105,106．．．Ni
107,108．．．Ni/Sn IMC
109-112．．．焊墊
113-116．．．焊料
120．．．盒子
121．．．IMC區域
122．．．AgSn
123．．．AuSn
124．．．特定層
圖1係具有一球柵陣列(BGA)的電子裝置的透視圖。
圖2係圖1中所示在回流加熱前該BGA之一部分的側視圖。
圖3係示於圖1中的該BGA之一部分的側視圖。
圖4A及4B係BGA焊墊的SEM顯微圖。
圖5顯示描述於圖4A及4B中的該等焊墊的橫截面SEM顯微圖。
圖6顯示描述於圖4A及4B中緊鄰兩塊焊墊之四塊焊墊的橫截面SEM顯微圖。
圖7A顯示圖6中所示的其SEM橫截面的焊接接頭之區域的橫截面透射式電子顯微圖。
圖7B係圖7A中所示的該圖像之一部分的具體圖。
圖7C係圖7A中所示的該圖像之一部分的另一具體圖。
圖8係一實施例電子裝置的透視圖。
圖9係圖4中所示的該電子裝置在回流加熱前之一部分的側視圖。
圖10係圖4中所示的電子裝置在回流加熱後之一部分的側視圖。
圖11與12提供運用一實施例焊接方法以將各種裝置彼此電連接的實例。
30．．．電子裝置
40．．．基板
41．．．金屬化層
43．．．焊接接頭
50．．．焊接塊

Claims (10)

  1. 一種電子裝置，其包括：一芯層；一配置在該芯層之至少一部分上的鎳層；一配置在該鎳層之至少一部分上的焊接塊；及一金屬間化合物區域，其係將該焊接塊結合至該鎳層，該金屬間化合物區域缺乏一有效的鎳-磷層及具有不超過5000每百萬份重量的磷，其中該鎳層包含一磷量，其係經控制為隨該焊接塊之期望大小的函數。
  2. 如請求項1之電子裝置，其中該金屬間化合物區域係缺乏任何比0.150μm更厚的含磷層，且不含有超過該金屬間化合物區域表面積的25%且比0.150μm更厚的任何含磷區域。
  3. 如請求項1之電子裝置，其中該金屬間化合物區域係缺乏具有一有效厚度超過大約1500Å的鎳-磷層或區域。
  4. 如請求項1之電子裝置，其中該鎳層係直接結合至該金屬間化合物層且包括不超過50每百萬份重量的磷。
  5. 如請求項1至4中任一項之電子裝置，其進一步包括一配置在該芯層與該鎳層之間的銅層。
  6. 如請求項5之電子裝置，其進一步包括一配置在該鎳層之至少一部分上的金層，該金層包括不超過50每百萬份重量的磷。
  7. 一種焊接方法，其包括： 提供一基板，其包括一芯層與至少一配置在該芯層之至少一部分上的鎳層，該鎳層具有不超過一預定量的磷，該預定量適合防止形成一有效鎳-磷層；使該基板與一焊接塊一起接觸；及加熱該焊接塊至一至少係該焊接塊的熔點溫度之溫度，以形成一使該焊接塊結合至該鎳層之金屬間化合物區域，其中該鎳層包含一磷量，其係經控制為隨該焊接塊之期望大小的函數。
  8. 如請求項7之方法，其中提供該基板係包括使用一電鍍程序以在該芯層上電鍍該鎳層，該電鍍程序係利用實質上不含磷之電鍍槽。
  9. 一種電子裝置，其包括：一芯層；一配置在該芯層之至少一部分上的鎳層；一配置在該鎳層之至少一部分上的焊接塊；及一金屬間化合物區域，其係使該焊接塊結合至該鎳層，該金屬間化合物區域實質上不含有比0.150μm更厚之任何鎳-磷層或區域，其中該鎳層包含一磷量，其係經控制為隨該焊接塊之期望大小的函數。
  10. 一種焊接方法，其包括：提供一包括一鎳層之第一電子組件，該鎳層具有不超過一預定量的磷，該預定的量適合以防止形成有效鎳-磷 層；提供一具有一電接點之第二電子組件；使一焊接塊與該第一電子組件及該電接點接觸；及加熱該焊接塊至一至少係該焊接塊熔點溫度之溫度，以形成一將該焊接塊結合至該鎳層且將該焊接塊結合至該電接點上之金屬間化合物區域，其中該鎳層包含一磷量，其係經控制為隨該焊接塊之期望大小的函數。
TW097127688A 2007-09-21 2008-07-21 用於改良耐脆裂性之焊接方法及相關裝置 TWI452657B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2007/020479 WO2009038565A1 (en) 2007-09-21 2007-09-21 Soldering method and related device for improved resistance to brittle fracture

Publications (2)

Publication Number Publication Date
TW200926373A TW200926373A (en) 2009-06-16
TWI452657B true TWI452657B (zh) 2014-09-11

Family

ID=40468180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097127688A TWI452657B (zh) 2007-09-21 2008-07-21 用於改良耐脆裂性之焊接方法及相關裝置

Country Status (5)

Country Link
US (1) US8242378B2 (zh)
KR (1) KR101317019B1 (zh)
CN (1) CN103299406A (zh)
TW (1) TWI452657B (zh)
WO (1) WO2009038565A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1924393A1 (en) * 2005-08-24 2008-05-28 Fry's Metals Inc. Reducing joint embrittlement in lead-free soldering processes
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass
JP4547411B2 (ja) * 2007-10-05 2010-09-22 富士通株式会社 半導体装置、及び半導体装置の製造方法
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
JP5438114B2 (ja) * 2008-09-18 2014-03-12 アイメック 材料ボンディングのための方法およびシステム
US8013444B2 (en) 2008-12-24 2011-09-06 Intel Corporation Solder joints with enhanced electromigration resistance
JP5680342B2 (ja) * 2009-09-02 2015-03-04 Tdk株式会社 めっき膜、プリント配線板及びモジュール基板
FR2961638B1 (fr) * 2010-06-21 2012-07-06 Commissariat Energie Atomique Microbatterie et procede de fabrication d'une microbatterie
JP5905085B2 (ja) * 2012-04-23 2016-04-20 株式会社日立製作所 ひずみセンサチップ実装構造体、ひずみセンサチップおよびひずみセンサチップ実装構造体の製造方法
KR101284363B1 (ko) * 2013-01-03 2013-07-08 덕산하이메탈(주) 금속코어 솔더볼 및 이를 이용한 반도체 장치의 방열접속구조
US9159695B2 (en) * 2013-01-07 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structures in package structure
TW201516158A (zh) * 2014-05-19 2015-05-01 Pro Material Technology Co Ltd 錫－銀－銅－鉍合金錫球
DE202016008419U1 (de) 2015-12-23 2017-12-20 Apple Inc. Gehäuse mit metallischer lnnenflächenschicht
US10447834B2 (en) 2016-09-21 2019-10-15 Apple Inc. Electronic device having a composite structure
GB2557439B (en) 2016-10-24 2021-06-30 Jaguar Land Rover Ltd Apparatus and method relating to electrochemical migration
US20190378963A1 (en) * 2018-06-06 2019-12-12 Advanced Semiconductor Engineering, Inc. Electronic apparatus and method for manufacturing the same
CN110233110B (zh) * 2019-05-30 2021-04-27 同辉电子科技股份有限公司 一种GaN倒装芯片的焊接方法
US10950531B2 (en) 2019-05-30 2021-03-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP3444245B2 (ja) * 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
TWI248384B (en) * 2000-06-12 2006-02-01 Hitachi Ltd Electronic device
JP2002198635A (ja) 2000-12-27 2002-07-12 Matsushita Electric Ind Co Ltd 配線板及びその製造方法
US6445069B1 (en) * 2001-01-22 2002-09-03 Flip Chip Technologies, L.L.C. Electroless Ni/Pd/Au metallization structure for copper interconnect substrate and method therefor
WO2002062117A1 (fr) * 2001-01-31 2002-08-08 The Furukawa Electric Co., Ltd. Procede d'assemblage de pieces electroniques
JPWO2003021664A1 (ja) 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
JP3682654B2 (ja) * 2002-09-25 2005-08-10 千住金属工業株式会社 無電解Ｎｉメッキ部分へのはんだ付け用はんだ合金
US6756687B1 (en) * 2003-03-05 2004-06-29 Altera Corporation Interfacial strengthening for electroless nickel immersion gold substrates
US20050067699A1 (en) * 2003-09-29 2005-03-31 Intel Corporation Diffusion barrier layer for lead free package substrate
US20060068218A1 (en) * 2004-09-28 2006-03-30 Hooghan Kultaransingh N Whisker-free lead frames
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
CN100428414C (zh) * 2005-04-15 2008-10-22 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法
US20060251910A1 (en) * 2005-05-06 2006-11-09 Lancsek Thomas S Composite electroless plating
WO2006131979A1 (ja) * 2005-06-10 2006-12-14 Senju Metal Industry Co., Ltd. 無電解Ｎiめっき部のはんだ付け方法
US8064219B2 (en) * 2006-09-26 2011-11-22 Hitachi Metals, Ltd. Ceramic substrate part and electronic part comprising it
US8242378B2 (en) * 2007-09-21 2012-08-14 Agere Systems Inc. Soldering method and related device for improved resistance to brittle fracture with an intermetallic compound region coupling a solder mass to an Ni layer which has a low concentration of P, wherein the amount of P in the underlying Ni layer is controlled as a function of the expected volume of the solder mass

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200541423A (en) * 2004-03-05 2005-12-16 Ngk Spark Plug Co Wiring substrate and process for manufacturing the same

Also Published As

Publication number Publication date
US8242378B2 (en) 2012-08-14
US20100243300A1 (en) 2010-09-30
TW200926373A (en) 2009-06-16
KR20100102033A (ko) 2010-09-20
CN103299406A (zh) 2013-09-11
KR101317019B1 (ko) 2013-10-11
WO2009038565A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
TWI394632B (zh) 藉由添加銅以改善焊料互連
JP5099644B2 (ja) 電子部品、半導体パッケージ及び電子機器
US5470787A (en) Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
KR100790978B1 (ko) 저온에서의 접합 방법, 및 이를 이용한 반도체 패키지 실장 방법
TWI451822B (zh) 電路板、半導體裝置及製造半導體裝置的方法
CN103123916B (zh) 半导体器件、电子器件以及半导体器件制造方法
US20050275096A1 (en) Pre-doped reflow interconnections for copper pads
JP2010109032A (ja) 半導体装置の製造方法
WO2014115858A1 (ja) 配線基板およびその製造方法
US6917118B2 (en) Semiconductor device
US20150258636A1 (en) Solder alloy for low-temperature processing
US8071472B2 (en) Semiconductor device with solder balls having high reliability
JP4888096B2 (ja) 半導体装置、回路配線基板及び半導体装置の製造方法
US6742248B2 (en) Method of forming a soldered electrical connection
US20120280023A1 (en) Soldering method and related device for improved resistance to brittle fracture
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
US20150247244A1 (en) Thin nib or cob capping layer for non-noble metallic bonding landing pads
JP2017107955A (ja) 電子装置及び電子装置の製造方法
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
JP2012019244A (ja) 半導体装置、回路配線基板及び半導体装置の製造方法