JP5099644B2 - 電子部品、半導体パッケージ及び電子機器 - Google Patents

電子部品、半導体パッケージ及び電子機器 Download PDF

Info

Publication number
JP5099644B2
JP5099644B2 JP2008517858A JP2008517858A JP5099644B2 JP 5099644 B2 JP5099644 B2 JP 5099644B2 JP 2008517858 A JP2008517858 A JP 2008517858A JP 2008517858 A JP2008517858 A JP 2008517858A JP 5099644 B2 JP5099644 B2 JP 5099644B2
Authority
JP
Japan
Prior art keywords
layer
ubm
rich
electrode pad
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008517858A
Other languages
English (en)
Other versions
JPWO2007138922A1 (ja
Inventor
禎道 曽川
隆雄 山崎
信明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2008517858A priority Critical patent/JP5099644B2/ja
Publication of JPWO2007138922A1 publication Critical patent/JPWO2007138922A1/ja
Application granted granted Critical
Publication of JP5099644B2 publication Critical patent/JP5099644B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11502—Pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects
    • H01L2924/3651—Formation of intermetallics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電極パッド上にバリアメタル層を有する電子部品、半導体パッケージ及び電子機器に関する。
近年の電子機器の高性能化に伴い半導体パッケージの高密度実装への要求が高まっている。このような高密度半導体パッケージを実現する方法としては、ＬＳＩチップの表面にある電極パッド上にハンダバンプを形成し、ビルドアップ基板やフレキシブル基板などのインターポーザー基板やマザーボード、あるいは別のＬＳＩチップに対してフリップチップ接続する方法が挙げられる。
通常、ＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ，ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ，ＳｎＩｎなどのハンダバンプを用いてフリップチップ接続をする場合、リフローによる接合時、リペア工程時、製品の高温使用時などに、ハンダバンプの主成分であるＳｎがＬＳＩチップのＡｌやＣｕの電極パッドや配線に拡散して電気不良が発生する場合がある。
そこで、これを防止する目的で、電極パッドとハンダバンプ間にハンダ拡散防止効果の高いＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）（バリアメタル層）が用いられる。バリア機能があるＵＢＭとしては通常、電解めっきにより形成されたＮｉや無電解めっきにより形成されたＮｉＰが用いられることが多い。この理由は、ＮｉがＳｎに対して拡散しにくく、高温保管後もバリア性を維持できるからである。
しかしながら、Ｎｉはハンダの濡れ性（密着性）が良くないことから、通常、これらのＮｉやＮｉＰの表面にはハンダの濡れ性を確保するために電解めっきや置換めっき処理によりハンダに対して濡れ性が良いＡｕが形成されている。
また、近年、半導体パッケージを高密度にプリント配線基板などに実装するため、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ／Ｓｃａｌｅ Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の使用が増えており、これらの半導体パッケージでは二次接続部分にハンダバンプが用いられている。これらの場合、通常、インターポーザー基板やプリント配線基板はＣｕ配線とＣｕ電極が用いられている。このため、ハンダ中の成分がリフローなどの熱によってＣｕ配線に拡散して電気的な不具合が発生するのを防止する目的で、Ｃｕ電極パッドとハンダバンプ間に、電解めっきにより表面にＡｕ膜を形成したＮｉ膜や、無電解めっき法により表面にＡｕ膜を形成したＮｉＰ膜のＵＢＭが施されることが多い。
従来技術の接続構造では、電極パッドとハンダバンプ間に中間金属層として厚さ１μｍ程度の銅を用いた場合はリフロー時などにほとんどの銅がハンダバンプ中に拡散して中間金属層とハンダパンプ間の密着性が低下して信頼性を損なうという問題が発生していた。また、中間金属層にスパッタリングなどで磁性材料であるニッケルを形成する場合は作業効率が低下するという問題が発生していた。そこで、従来からＵＢＭに特別な合金を用いることで、これらの問題を解決する試みが行われている。
例えば、このようなＵＢＭとしては、ＮｉやＮｉＰ、膜厚の厚いＣｕが用いられるほか、特開平０６−０８４９１９号公報に記載のように、ＣｕＮｉを用いる場合がある。図１４に、ＣｕＮｉ系合金をバリアメタル層（ＵＢＭ）に用い、このバリアメタル層により電極パッドとハンダバンプ間を接続した構造の断面図を示す。図１４のような接続構造では、バリアメタル層（ＵＢＭ）１０５としてＣｕＮｉ系合金を用いている。これにより、中間金属層１０４とハンダバンプ１０６との間の密着性の低下を防止できるだけでなく、通常の真空蒸着成膜法に比べて膜の均一性・膜強度、及び成膜効率・信頼性を高くでき、低コスト化を実現している。
また、特開２００２−２０３９２５号公報では、ＵＢＭとしてＮｉＰ膜上にＡｕ膜を設けた接続構造、又はＮｉＣｕＰ膜上にＡｕ膜を設けた接続構造が提案されている。図１５に、ＵＢＭとしてＮｉＰまたはＮｉＣｕＰ系合金を用い、電極パッドとハンダバンプ間を接続した構造の断面図を示す。この接続構造では、金属配線１０８上にＮｉＰ層（またはＮｉＣｕＰ層）１０９を形成し、さらに高Ｐ−Ｎｉ層（またはＮｉＣｕ層）１１０と、ＮｉＳｎ系合金層（またはＮｉＣｕＳｎ系合金層）１１１を形成してハンダバンプ１１２と接続している。このようなカーケンダルボイドの発生を抑えた構造にすることで密着強度を高めることができる。
（従来技術の問題点）
（ａ）従来のＬＳＩチップや、プリント基板、フレキシブル基板などの配線基板では、ＡｌやＣｕの電極パッド上に、電解Ｎｉ膜上にＡｕ膜を設けたＵＢＭや、無電解ＮｉＰ膜上にＡｕ膜を設けたＵＢＭを形成していた。そして、このＵＢＭによりＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＣｕ、ＳｎＰｂなどのハンダバンプと接続していた。しかしながら、このようなＵＢＭを用いた場合、ハンダバンプとバリアメタル層（ＵＢＭ）との界面に針状のＮｉ３Ｓｎ４や（Ｎｉ、Ｃｕ）３Ｓｎ４などのＮｉリッチな合金が形成されやすくなっていた。このようなＮｉリッチな合金が形成された接続構造では接合界面に対して応力や衝撃が加わった場合、このＮｉリッチな合金層で破断して接合強度が低下する現象がしばしば発生していた。特に、もともとハンダ中に全くＣｕを含まない場合や、ハンダ中のＣｕ量が少ない場合などでは、この合金層で破壊し接合強度が低くなる傾向が大きくなっていた。
また、これ以外に、ハンダ中のＣｕの含有量がある程度多く（約０．５〜１％程度）、ＵＢＭとハンダの界面の合金層にＣｕ６Ｓｎ５、（Ｃｕ、Ｎｉ）６Ｓｎ５、Ｃｕ３Ｓｎ、（Ｃｕ、Ｎｉ）３ＳｎなどのＣｕリッチな合金層が形成された電子部品が考えられる。しかし、このような場合であっても、長期間にわたり電子部品を高温環境下で使用することによりハンダバンプ中のＣｕが枯渇することとなっていた。この結果、ＵＢＭとハンダバンプ界面のＣｕ含有量が低下し、次第にＮｉリッチな（Ｎｉ、Ｃｕ）３Ｓｎ４やＮｉ３Ｓｎ４金属間化合物が形成され、この部分で破壊が生じ接合強度が低下する現象が発生することとなっていた。つまり、この接合強度の低下現象は、ＵＢＭが所定の組成を有することにより、接続界面にＣｕリッチな合金がほとんどなくなりＮｉリッチな合金となった場合に起こっていた。
そこで、このような問題を防ぐためには、ＵＢＭ中のハンダバンプとの界面を、針状のＮｉリッチな合金のみにより覆われることを抑制する構造とする必要があった。なお、本発明で意味するＮｉリッチな合金とはＵＢＭとハンダとの界面に形成されたＣｕ、Ｎｉを含有する合金において、Ｃｕの含有量よりもＮｉの含有量が多い状態、すなわちＮｉ／Ｃｕ＞１（原子数基準）のことを意味している。逆にＮｉ／Ｃｕ≦１（原子数基準）の合金をＣｕリッチ合金と定義している。
（ｂ）また、狭い面積に多数の電極パッドを有する高密度なＬＳＩチップや配線基板に対しては、ＵＢＭ材料として電気めっきリード線やシード層がなくても低コストでＵＢＭが形成可能なＡｕ膜を設けた無電解ＮｉＰ膜が用いられることが多い。しかし、この無電解めっき法により形成したＡｕ膜を設けたＮｉＰ膜では、ハンダバンプと接合した場合にＵＢＭ中のＮｉがハンダバンプ中へ拡散することにより、ハンダバンプとＵＢＭとの界面にＰリッチＣｕＮｉＰ層やＰリッチＮｉＰ層（Ｎｉ３Ｐを主成分とする層）などのＰリッチ層が形成される場合があった。これらの層の中でも特に硬くて脆いＰリッチＮｉＰ層ではクラックが生じることがあり、熱応力や落下などの衝撃が加わった場合に、このＰリッチ層で破壊が生じやすいことが問題であった。従って、接合強度を低下させないためには、ＵＢＭ中のハンダバンプとの界面を、ＰリッチなＮｉＰ層等の発生を抑制する構造とする必要があった。
（ｃ）さらに、ＬＳＩの電極パッドがＡｌの場合では、ハンダバンプがＡｌに対して十分な接合強度が得られないので中間層としてＵＢＭが用いられている。このとき、使用するバリアメタル層（ＵＢＭ）がＣｕなどのバリア性の弱い材料の場合、高温状態で使用されることによりＵＢＭが完全に溶解して、バリア性が失われてしまい、Ａｌとハンダバンプとが直接、接触してＡｌとハンダバンプとの界面の強度が著しく低下するという問題が発生していた。
また、プリント基板やフレキシブル基板などではＵＢＭを用いずにＣｕ電極に直接、ハンダバンプを接続することもあるが、ＣｕはＳｎに対して非常に拡散しやすいという特性を有する。このため、両面実装や長期間の高温環境下での使用、リペア工程などにより、電極中のＣｕがハンダバンプ側に拡散してしまい、Ｃｕ配線の内部にまで侵入したＳｎ合金の部分で断線が生じることがあった。そこで、これを未然に防ぎ、優れた長期接合信頼性を得るには、やはりＣｕ電極とハンダバンプとの間に接合強度とバリア性に優れたＵＢＭを用いなければならなかった。
また、近年、ＬＳＩでは配線や電極パッド材料としてＡｌの代わりにＣｕが一部用いられているが、このＬＳＩ上のＣｕの膜厚は一般的に１μｍ程度と非常に薄かった。このため、リフローなどによりハンダバンプと接続すると、電極中のＣｕが全てハンダ側に拡散してしまうという問題が発生していた。そこで、この問題を回避するためにＣｕ電極上にバリア性と接合性に優れたＵＢＭを設ける必要があった。以上のようにＵＢＭには長期間高温状態で保管された場合でも、そのバリア性が失われないことも必要不可欠条件といえる。
（ｄ）また、従来のＡｕ膜を設けたＮｉ膜やＡｕ膜を設けたＮｉＰ系合金のＵＢＭを用いた場合、ＵＢＭのハンダ濡れ性を改善するために用いているＡｕが、ハンダバンプと接続した界面に脆いＳｎＡｕ合金として存在する場合があった。この理由は、ＡｕがＳｎと脆弱な金属間化合物を形成することにより、応力や衝撃が加わった場合に、このＡｕＳｎ合金を起点にして破断が生じるためである。このような問題を防ぐためには、ＵＢＭの表面にＡｕめっきを施さないほうが望ましいが、従来のＵＢＭ材料はＮｉに対してハンダ濡れ性が悪いため、現実的にはＡｕめっきを用いざるをえなかった。そこで、実用上は、Ａｕめっきを用いたことによるＡｕＳｎ合金の発生を抑制するため、Ａｕの膜厚を薄くしているが、それでも完全に脆弱なＡｕＳｎ合金の発生を抑制できていなかった。
一方、特開平０６−０８４９１９号公報、特開２００２−２０３９２５号公報には、ＣｕＮｉ系合金やＣｕＮｉＰ系合金を用いたＵＢＭが報告されている。しかしながら、上記（ａ）〜（ｄ）の問題点に関して、ＵＢＭの組成が最適でないと初期の接合強度は良くても、前述のように高温環境下にさらされた後に、ＵＢＭのハンダバンプとの界面の組成が変化して接合強度が大きく低下してしまう場合があった。言い換えるとＵＢＭにＣｕＮｉ系合金やＣｕＮｉＰ系合金を用いても、全ての組成範囲で長期的なハンダ接合強度が得られるわけではなかった。
一般的にＬＳＩに用いられるＵＢＭでは通常、（１）ハンダバンプ形成時、（２）インターポーザー基板への接続時、（３）半導体パッケージのマザーボードへの接続時、という３回のリフロー工程のほか両面実装、リペア工程などを考慮すると５回以上のリフロー工程にさらされる。そして、ＬＳＩが発熱した状態で長期間、使われＵＢＭとハンダバンプとの接合部に熱が加わると、ＵＢＭのハンダバンプとの界面組成の変化が促進され、ますます接合強度が低下することとなっていた。このため、高温保持後にも接合強度が低下しないＵＢＭが求められていた。
また、上記のように本発明者の調査により高温保持後に接合強度が低下する原因としては、下記のものが挙げられ、これらの問題を解決できるＵＢＭが必要とされていた。
（ａ）Ｎｉリッチな（Ｎｉ、Ｃｕ）３Ｓｎ４合金の形成と成長、
（ｂ）Ｐリッチ層の発生と成長、
（ｃ）ＵＢＭの完全溶解によるハンダバンプと電極パッドの接触、
（ｄ）ＡｕＳｎ合金の形成による接合強度低下。
本発明者は鋭意検討した結果、多数回のリフロー工程や高温環境下での長期使用後でも、接合強度が低下しない最適なＵＢＭ組成を見出した。すなわち、上記課題を解決するため、本発明は以下の構成を有する。
１．基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように設けられたバリアメタル層とを有し、前記バリアメタル層は、電極パッド側と反対側に１５〜６０ａｔ％のＣｕ及び４０〜８５ａｔ％のＮｉを含むＣｕＮｉ系合金層を有することを特徴とする電子部品。
２．基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように設けられたバリアメタル層とを有し、前記バリアメタル層は、電極パッド側と反対側に１５ａｔ％以上のＣｕ、４０ａｔ％以上のＮｉ、及び０ａｔ％を超え、２５ａｔ％以下のＰを含むＣｕＮｉＰ系合金層を有することを特徴とする電子部品。
３．基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように設けられたバリアメタル層とを有し、前記バリアメタル層は、電極パッド側と反対側に４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層を有することを特徴とする電子部品。
４．基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
前記バリアメタル層及びＣｕＮｉＳｎ系合金層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプとを有し、
前記バリアメタル層は、前記ＣｕＮｉＳｎ系合金層に接するように、１５〜６０ａｔ％のＣｕ及び４０〜８５ａｔ％のＮｉを含むＣｕＮｉ系合金層を有することを特徴とする半導体パッケージ。
５．基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
前記バリアメタル層とＣｕＮｉＳｎ系合金層間に設けられたＰを含むＰリッチ層と、
前記バリアメタル層、ＣｕＮｉＳｎ系合金層及びＰリッチ層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプとを有し、
前記バリアメタル層は、前記Ｐリッチ層に接するように、１５ａｔ％以上のＣｕ、４０ａｔ％以上のＮｉ、及び０ａｔ％を超え２５ａｔ％以下のＰを含むＣｕＮｉＰ系合金層を有することを特徴とする半導体パッケージ。
６．基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
前記バリアメタル層とＣｕＮｉＳｎ系合金層間に設けられたＰを含むＰリッチ層と、
前記バリアメタル層、ＣｕＮｉＳｎ系合金層及びＰリッチ層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプとを有し、
前記バリアメタル層は、前記Ｐリッチ層に接するように、４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層を有することを特徴とする半導体パッケージ。
なお、本明細書において、「ａｔ％」とは原子数の割合を表し、「原子％」と記載することもできる。
また、上記「５」及び「６」に記載の「Ｐを含むＰリッチ層」には、第１Ｐリッチ層及び第２Ｐリッチ層が含まれる。
すなわち、本発明の電子部品及び半導体パッケージ等では具体的にＵＢＭとして、（１）Ｃｕを１５〜６０ａｔ％、Ｎｉを４０〜８５ａｔ％含むＣｕＮｉ系合金層、（２）Ｃｕを１５ａｔ％以上、Ｎｉを４０ａｔ以上、Ｐを０ａｔ％を超え、２５ａｔ％以下の範囲で含むＣｕＮｉＰ系合金層、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層を用いて、電極パッドとハンダバンプを接続させる。
なお、「ＣｕＮｉＳｎ系合金層」とは、ＵＢＭ上にハンダバンプ材料を堆積させた後、熱処理を行なうことによりＵＢＭとハンダバンプ間に自動的に形成される層のことである。また、本発明のＵＢＭ、ＣｕＮｉＳｎ系合金層、Ｐリッチ層、ハンダバンプは、ＳＥＭ（走査型電子顕微鏡）や、ＳＥＭとＥＤＸ（エネルギー分散型Ｘ線分析）を併用することにより、明確に判別することができる。
上記（１）〜（３）のようなＵＢＭ組成とすることにより、従来、Ｎｉ、ＮｉＰ、Ｃｕを含有するＵＢＭで問題となってきた、以下の４つの問題を解決した長期接合信頼性に優れた接合部分を提供できる。
（ａ）Ｎｉリッチ金属間化合物の成長による接合強度低下
（ｂ）ＰリッチＮｉＰ層やＣｕＮｉＰ層の形成による接合強度低下
（ｃ）バリア性の喪失による接合強度低下
（ｄ）ＡｕＳｎ合金の形成による接合強度低下。
本発明による（１）ＣｕＮｉ系合金のＵＢＭでは、Ｓｎを含むハンダバンプと接合させた場合、ＵＢＭ中のＣｕがＮｉよりも優先的にハンダバンプ中へ拡散する。これにより、ＵＢＭとハンダバンプの界面中のＣｕ濃度が高まり、結果的に接合強度低下の原因となる、（ａ）針状のＮｉリッチ金属間化合物の成長を抑制できる。この効果はＵＢＭ中のＣｕ含有量が１５〜６０ａｔ％の時に顕著であり、Ｃｕが１５〜６０ａｔ％のＵＢＭを使用した場合は界面を構成する合金中のＣｕの濃度が十分、高くなりＮｉリッチ合金の形成を抑制できる。
更に、（２）ＣｕＮｉＰ系合金のＵＢＭではＣｕ含有量が１５ｔａｔ％以上、（３）ＣｕＮｉＰ系合金のＵＢＭではＣｕ含有量が４４〜６０ａｔ％と、Ｃｕ含有量が高いレベルとなっている。このため、これらのＵＢＭでも、ＵＢＭ中のＣｕがＮｉよりも優先的にハンダバンプ中へ拡散して、接合強度低下の原因となる、（ａ）針状のＮｉリッチ金属間化合物の成長を抑制できる。
本発明の、（２）ＣｕＮｉＰ系合金のＵＢＭを用いた場合、ＵＢＭ中にＣｕが１５ａｔ％以上含まれている。また、（３）ＣｕＮｉＰ系合金のＵＢＭでは、Ｃｕ含有量が４４〜６０ａｔ％となっている。このため、Ｃｕを含まないＮｉＰ系合金を用いた場合と比べて、これらのＵＢＭでは、ＵＢＭとハンダバンプとの相互拡散が起きやすくなっている。このため、このＵＢＭをＳｎを含むハンダバンプと接合させた場合、界面に形成される、（ｂ）ＰリッチなＮｉＳｎＰ層またはＮｉＣｕＳｎＰ層の厚さが厚くなるものの、ＰリッチなＮｉＰ層又はＣｕＮｉＰ層の形成を大幅に抑制できる。
また、本発明の（１）ＣｕＮｉ系合金層又は（２）ＣｕＮｉＰ系合金層中にＮｉを４０ａｔ％以上含有させることにより、低Ｎｉ含有量のＣｕＮｉ系合金などのＵＢＭで問題となっていた、（ｃ）バリア性を大きく改善させることができる。Ｎｉ含有量が４０ａｔ％未満になると、ＵＢＭ中の組成によっては高温保持後に電極パッドとハンダバンプが直接、接触して接合強度が著しく低下してしまう場合がある。しかし、Ｎｉ含有量が４０ａｔ％以上であればＵＢＭの膜厚が５μｍという実用的な膜厚でリフローや高温使用環境下でもバリア性が失われることなく接合強度も低下しない。
また、本発明の（３）ＣｕＮｉＰ系合金のＵＢＭを用いた場合、ハンダバンプとＵＢＭの界面に形成されるＰリッチ層によりハンダバンプとＵＢＭの間の相互拡散が抑制される。このため、（ｃ）ＵＢＭのバリア性が向上し、Ｎｉ含有量が４０ａｔ％以下で５μｍ以下の膜厚とした場合であってもリフローや高温使用環境下で接続信頼性を確保できる。
さらに、従来のＮｉやＮｉＰ系合金のＵＢＭでは、表面にＡｕめっきを施さないとハンダ濡れ性が悪かった。しかし、本発明による、（１）ＣｕＮｉ系合金層、又は（２）、（３）ＣｕＮｉＰ系合金層では、ハンダ濡れ性に優れたＣｕが含まれるため、ハンダ濡れ性がＮｉやＮｉＰ系合金に比べて優れている。このため、Ａｕめっき処理を施さなくても、ハンダバンプと電極パッド間を容易に接合することができる。このＣｕによるハンダ濡れ性改善効果は、Ｃｕが６０ａｔ％までは良好に維持される。Ａｕ処理を施さない結果、本発明による構造ではハンダバンプと接合したときに脆弱なＡｕＳｎ層が一切、形成されなくなるので、（ｄ）ＡｕＳｎ層を起点とした接合不良が生じる危険性が完全になくなり、良好な接合信頼性を得ることができる。
本発明では、電極パッド上に、（１）Ｃｕ１５〜６０ａｔ％、Ｎｉ４０〜８５ａｔ％を含むＣｕＮｉ系合金のＵＢＭ、（２）Ｃｕを１５ａｔ％以上、Ｎｉを４０ａｔ以上、Ｐを０ａｔ％を超え、２５ａｔ％以下の範囲で含むＣｕＮｉＰ系合金のＵＢＭ、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量（原子数基準）がＰ含有量（原子数基準）の２．５倍以上であるＣｕＮｉＰ系合金のＵＢＭを形成する。
これによって、ＵＢＭとＳｎを含むハンダバンプとを接合させた場合、その接合界面において、高いバリア性を維持したままＮｉリッチ合金の形成やＰリッチＮｉＰ、ＣｕＮｉＰ層の発生を抑制できる。また、ＡｕＳｎ合金の形成によるハンダバンプと電極パッド間の接合強度の低下を防止できる。この結果、長期高温使用後でもハンダ接合強度がほとんど低下せず、信頼性の高い電子部品を提供できる。
本発明では、１以上の基板上又は半導体素子上（電子部材上）に電極パッドを電気的に接続する。各電極パッド上に、（１）Ｃｕ１５〜６０ａｔ％、Ｎｉ４０〜８５ａｔ％を含むＣｕＮｉ系合金層、（２）Ｃｕを１５ａｔ％以上、Ｎｉを４０ａｔ以上、Ｐを０ａｔ％を超え、２５ａｔ％以下の範囲で含むＣｕＮｉＰ系合金層、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層、のＵＢＭを形成する。
そして、互いに異なる電子部材上に設けられた２つ以上のＵＢＭを電気的に接続するように、Ｓｎを含むハンダバンプを形成することにより、ＵＢＭとハンダバンプ間にＮｉ／Ｃｕの平均比率が２．３以下のＣｕＮｉＳｎ系合金層が形成される。この結果、高いバリア性を維持したままＮｉリッチなＣｕＮｉＳｎ系合金やＰリッチＮｉＰ、ＣｕＮｉＰ層の発生を抑制できる。また、Ａｕめっき処理を施さなくても比較的、優れたハンダ濡れ性を実現でき、脆弱なＡｕＳｎ合金層の発生を抑制して高い接合強度が得られる。この結果、長期高温使用後でもハンダ接合強度がほとんど低下せず信頼性の高い半導体パッケージを提供できる。
本発明の電子部品の一例の断面図である。 ＵＢＭ上にハンダバンプを形成した、本発明の電子部品の一例の断面図である。 ＣｕＮｉ系合金のＵＢＭ上にハンダバンプを形成した、本発明の電子部品の一例の断面拡大図である。 ＣｕＮｉＰ系合金のＵＢＭにハンダバンプを形成した、本発明の電子部品の一例の断面拡大図である。 ＵＢＭ中のＣｕ含有率と、ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率との関係を示す図である。 従来のＮｉＰ系合金のＵＢＭと、ＳｎＡｇＣｕのハンダバンプを接合させた接続部の断面図である。 本発明のＣｕＮｉＰ系合金のＵＢＭと、ＳｎＡｇＣｕのハンダバンプを接合させた接続部の一例の断面図である。 ＵＢＭ中のＮｉ含有率と、ＵＢＭ溶解膜厚との関係を示す図である。 本発明のＵＢＭの最適な組成範囲を示す相図である。 ＵＢＭと電極パッドの間に中間層を設けた、本発明の電子部品の一例の断面図である。 ＣｕＮｉ系合金のＵＢＭと電極パッドの間に中間層を設けた、本発明の電子部品の一例の断面図である。 ＣｕＮｉＰ系合金のＵＢＭと電極パッドの間に中間層を設けた、本発明の電子部品の一例の断面図である。 本発明の半導体パッケージの一例を示す図である。 従来のＣｕＮｉ系合金のＵＢＭをハンダバンプと接続した接続部の断面を示す図である。 従来のＮｉＰ系合金又はＣｕＮｉＰ系合金のＵＢＭをハンダバンプと接続した接続部の断面を示す図である。 本発明のＵＢＭの最適な組成範囲を示す相図である。
符号の説明
１：電子部品
２：電極パッド
３：ＵＢＭ
４：パッシベーション
５：ハンダバンプ
６：ＣｕＮｉＳｎ系合金層
７：第１Ｐリッチ層
８：第２Ｐリッチ層
９：中間層
２１：マザーボード
２２：インターポーザー基板
２３：半導体チップ
２４：一次接続用ハンダバンプ
２５：二次接続用ハンダバンプ
２６：プリント基板の電極パッド
２７：インターポーザー基板の二次接続用電極パッド
２８：インターポーザー基板の一次接続用電極パッド
２９：半導体チップの電極パッド
３０：プリント基板の電極パッド上のＵＢＭ
３１：インターポーザー基板の二次接続用電極パッドのＵＢＭ
３２：インターポーザー基板の一次接続用電極パッドのＵＢＭ
３３：半導体チップの電極パッドのＵＢＭ
３４：アンダーフィル樹脂
３５：モールド樹脂
１０１：半導体チップ
１０２：半導体チップのフェイスダウンボンディング表面の金属電極（アルミ電極）
１０３：ＳｉＮ絶縁膜
１０４：チタン膜（中間金属層の中の一層）
１０５：銅−ニッケル合金膜中間金属層
１０６：ハンダバンプ
１０７：セラッミク（絶縁）基板
１０８：配線（金属パターン）
１０９：ＮｉＰ（またはＮｉＣｕＰ）層
１１０：高Ｐ−ＮｉＰ（またはＮｉＣｕＰ）層
１１１：ＮｉＳｎ（またはＮｉＣｕＳｎ）層
１１２：ハンダバンプ
以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳しく説明する。
（第１の実施形態）
図１に示すように本発明による電子部品１の一例では、基板又は半導体素子上に設けられたＡｌ、Ｃｕ、Ａｇなどの電極パッド２上にＵＢＭ（バリアメタル層）３が形成されている。この電極パッドは基板の配線、又は半導体素子と電気的に接続されている。
このＵＢＭ３は、少なくともその電極パッドと接する側と反対側に、（１）Ｃｕ１５〜６０ａｔ％、Ｎｉ４０〜８５ａｔ％を含むＣｕＮｉ系合金層、（２）Ｃｕ１５ａｔ％以上、Ｎｉ４０ａｔ％以上、Ｐが０ａｔ％を超え、２５ａｔ％以下の範囲内で含むＣｕＮｉＰ系合金層、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量（原子数基準）がＰ含有量（原子数基準）の２．５倍以上であるＣｕＮｉＰ系合金層が形成されている。
すなわち、（２）のＣｕＮｉＰ系合金層においては、Ｃｕが１５ａｔ％以上、Ｎｉが４０ａｔ％以上、含まれている必要があり、例えば、Ｐがｘ（ａｔ％）含まれる場合、ＣｕとＮｉの組成は、Ｃｕ１５ａｔ％以上（６０−ｘ）ａｔ％以下、Ｎｉ４０ａｔ％以上（８５−ｘ）ａｔ％以下（Ｃｕ、Ｎｉ，Ｐを含み、各元素の原子数比率がＣｕ：Ｎｉ：Ｐ＝１５〜６０：４０〜８５：０を超え２５以下）となる。
また、（３）のＣｕＮｉＰ系合金層においては、４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上の領域となる。これらの条件を満たすＵＢＭは、図１６に示すようにＣｕ４４―Ｎｉ４０―Ｐ１６、Ｃｕ６０―Ｎｉ２９―Ｐ１１、Ｃｕ６０―Ｎｉ３２−Ｐ８、Ｃｕ５２―Ｎｉ４０―Ｐ８の四角形で囲まれる組成領域となる。なお、ＵＢＭ作製法である電解めっきや無電解めっきでＰをＵＢＭに共析させる場合、Ｐ含有量はＮｉ含有量の約４０％程度が共析限界であるのでＮｉ含有量はＰ含有量の約２．５倍以上となる。
ＵＢＭは、その一部にＣｕＮｉ系合金層、又はＣｕＮｉＰ系合金層を有していても、その全部がＣｕＮｉ系合金層、又はＣｕＮｉＰ系合金層から構成されていても良いが、少なくともその電極パッドと接する側と反対側には、ＣｕＮｉ系合金層、又はＣｕＮｉＰ系合金層を有する必要がある。また、（１）ＣｕＮｉ系合金層中の平均Ｎｉ／Ｃｕ比は０．６７〜５．７であることが好ましく、上記（２）ＣｕＮｉＰ系合金層中の平均Ｎｉ／Ｃｕ比は０．６０〜５．５が好ましく、上記（３）ＣｕＮｉＰ系合金層中の平均Ｎｉ／Ｃｕ比は０．４８〜０．９１が好ましい。なお、この（１）ＣｕＮｉ系合金層又は（２）、（３）ＣｕＮｉＰ系合金層中の平均Ｎｉ／Ｃｕ比はリフロー工程などの熱処理を行なっても、ほとんど変化せず、この比率は後述する図５の測定方法と同じ方法によって測定することができる。
なお、ＵＢＭ３に用いられるＣｕＮｉ系合金やＣｕＮｉＰ系合金は、それぞれ２元、または３元系合金に限られるわけではない。ＣｕＮｉ系合金やＣｕＮｉＰ系合金は、ハンダ濡れ性を改善するためにＡｇ、Ｐｄ、Ｓｎ、Ｐｂなどを少量添加したり、バリア性を改善するためにＣｏ、Ｆｅ、Ｐｄ、Ｐｔ、Ｗ、Ｔｉ、Ｃｒを少量添加した３元系、４元系以上の材料とすることも可能である。ただし、本発明のＵＢＭ３はその組成が（１）Ｃｕ１５〜６０ａｔ％、Ｎｉ４０〜８５ａｔ％、（２）Ｃｕ１５ａｔ％以上、Ｎｉ４０ａｔ％以上、Ｐが０ａｔ％を超え、２５ａｔ％以下、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上、の何れかの範囲に入っている必要がある。
図１に示したＵＢＭ３上には、図２に示すようにＣｕＮｉＳｎ系合金層６を介して、ＳｎＰｂ、ＳｎＡｇ、ＳｎＣｕ、ＳｎＡｇＣｕ、ＳｎＩｎ、ＳｎＺｎ、ＳｎＺｎＢｉなどのＳｎを主成分とするハンダバンプ５が、実装されている。この接合界面に存在するＣｕＮｉＳｎ系合金層６における平均Ｎｉ／Ｃｕ比率は２．３以下となっている。なお、ＣｕＮｉＳｎ系合金層は、ＵＢＭ上にハンダバンプ材料を積層した後、ハンダバンプを形成する際にＵＢＭとハンダバンプ間に形成されるものである。従って、この平均Ｎｉ／Ｃｕ比とは、ＵＢＭ上にハンダバンプを形成し、ＣｕＮｉＳｎ系合金層が形成された後のＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比を表している。
このＣｕＮｉＳｎ系合金層は、Ｃｕリッチな（Ｃｕ、Ｎｉ）６Ｓｎ５やＣｕリッチな（Ｃｕ、Ｎｉ）３Ｓｎを含む合金により構成されている。この層には、一部にＮｉリッチな（Ｎｉ、Ｃｕ）３Ｓｎ４やＮｉリッチな（Ｎｉ，Ｃｕ）３Ｓｎ４が含まれている場合もあるが、これらを含めた場合であってもＣｕＮｉＳｎ系合金層６における平均Ｎｉ／Ｃｕ比率は２．３以下の組成となっている。
なお、ここで、上記各合金の具体的な組成は、厳密な金属間化合物の組成比からわずかな誤差が発生する場合があるものの、ＳＥＭ−ＥＤＸによる組成分析では、以下の通りとなる。
・Ｃｕリッチな（Ｃｕ、Ｎｉ）６Ｓｎ５：２４〜５５ａｔ％のＣｕ、０〜２４ａｔ％のＮｉ、４０〜５０ａｔ％のＳｎを含むＣｕＮｉＳｎ合金
・Ｃｕリッチな（Ｃｕ、Ｎｉ）３Ｓｎ：３５〜７５ａｔ％のＣｕ、０〜３５ａｔ％のＮｉ、２０〜３０ａｔ％のＳｎを含むＣｕＮｉＳｎ合金
・Ｎｉリッチな（Ｎｉ，Ｃｕ）３Ｓｎ４：２０〜４５ａｔ％のＮｉ、０〜２０ａｔ％のＣｕ、５５〜６５ａｔ％のＳｎを含むＣｕＮｉＳｎ合金。
図３は、ＵＢＭ３が（１）ＣｕＮｉ系合金層の場合、図４はＵＢＭ３が（２）、又は（３）ＣｕＮｉＰ系合金層の場合の、ＵＢＭ、ＣｕＮｉＳｎ系合金層、ハンダバンプの接合界面付近の断面拡大図を示している。
図３に示すように、ＵＢＭ３として（１）ＣｕＮｉ系合金層を用いた場合、ＵＢＭ３とハンダバンプ５との間にＣｕＮｉＳｎ系合金層６が形成されているが、ＵＢＭ３がＰを含まないため、これらの層を形成後もＣｕＮｉＳｎ系合金層６の組成は変化しない。
一方、図４に示すように、ＵＢＭ３に（２）、又は（３）ＣｕＮｉＰ系合金を用いた場合では、ＣｕＮｉＳｎ系合金層６とＵＢＭ３との間に、主にＮｉＳｎＰ系合金、又はＮｉＣｕＳｎＰ系合金から構成される第１Ｐリッチ層７が形成されている。この第１Ｐリッチ層７は、ＣｕとＳｎが相互拡散することにより形成されたＰ含有量が周辺に比べて若干、高い層である。この第１Ｐリッチ層７の組成は流動的であるが、典型的にはＮｉが３０〜５０ａｔ％、Ｓｎが２０〜４０ａｔ％、Ｐが１０〜３０ａｔ％、Ｃｕ５〜１５ａｔ％程度の組成を有している。
また、この第１Ｐリッチ層７とＵＢＭ３との間にはＰリッチなＮｉＰ系合金（Ｎｉ３Ｐを主成分とする合金）や、ＣｕＮｉＰ系合金等からなる第２Ｐリッチ層８が形成されている。なお、第２Ｐリッチ層中のＣｕＮｉＰ系合金は、４５〜８０ａｔ％のＮｉ、０〜３０ａｔ％のＣｕ、１５〜３０ａｔ％のＰを含むＣｕＮｉＰ合金である。
本発明では、この第２Ｐリッチ層８が従来のＮｉＰのＵＢＭを用いた場合と比べて、極めて薄くなっている点に特徴がある。本発明の（２）、又は（３）ＣｕＮｉＰ系合金を用いた場合に形成されるＰリッチ層には、この第１Ｐリッチ層７及び第２Ｐリッチ層８が含まれ、これらのＰリッチ層はＵＢＭやハンダバンプと比べてＰ濃度が若干、高くなっている。
以下、本発明の作用効果について説明する。
（ａ）Ｎｉリッチ金属間化合物の成長の防止
本発明では、（１）ＣｕＮｉ系合金層中のＣｕ含有量を１５〜６０ａｔ％、Ｎｉ含有量を４０〜８５ａｔ％、（２）ＣｕＮｉＰ系合金層中のＣｕ含有量を１５ｔａｔ％以上、Ｎｉ含有量を４０ａｔ％以上、Ｐ含有量を０ａｔ％を超え、２５ａｔ％以下、又は（３）ＣｕＮｉＰ系合金層中のＣｕ含有量を４４〜６０ａｔ％、Ｎｉ含有量を２９〜４０ａｔ％及びＰ含有量を８〜１６ａｔ％とし、かつＮｉ含有量がＰ含有量の２．５倍以上である。これにより、高温環境下の使用後でもＮｉリッチ（Ｎｉ，Ｃｕ）３Ｓｎ４やＮｉ３Ｓｎ４の合金層の発生を大幅に抑制することができる。
また、Ｃｕリッチ（Ｃｕ、Ｎｉ）６Ｓｎ５の合金層の形成を促進し、高温使用後のハンダバンプとの接合強度を改善できる。これは、ＵＢＭとしてＣｕＮｉ系合金層またはＣｕＮｉＰ系合金層を用いた場合、ＣｕがＮｉよりも優先的にハンダバンプ中へ拡散するためである。すなわち、ＵＢＭとハンダバンプとの界面に形成されるＣｕＮｉＳｎ系合金層中のＣｕ濃度が高くなり、高温保持後にも接合強度低下の原因となる針状のＮｉリッチ合金の形成と成長が抑制されるためである。
また、このＣｕによるＮｉリッチＣｕＮｉＳｎ系合金形成の抑制効果は、ＣｕＮｉ系合金層またはＣｕＮｉＰ系合金層中に所定量のＣｕを含有し、Ｎｉ含有量が８５ａｔ％以下のときに顕著となる。Ｎｉ含有量が、８５ａｔ％を超えるとＵＢＭとハンダバンプとの界面に形成されるＣｕＮｉＳｎ系合金層中には、繰り返しリフロー後にＮｉリッチＣｕＮｉＳｎ系合金が形成されやすくなる。なお、「ＮｉリッチなＣｕＮｉＳｎ系合金」とはＣｕＮｉＳｎ系合金中のＮｉ／Ｃｕ比率が１．０を超えることを意味しており、「ＣｕリッチなＣｕＮｉＳｎ系合金」とはＣｕＮｉＳｎ系合金中のＮｉ／Ｃｕ比率が１．０以下のことを指している。
熱履歴による接合強度の低下が顕著になってくるのは、界面に形成されるＣｕＮｉＳｎ系合金層のほぼ全てがＮｉリッチなＣｕＮｉＳｎ系合金によって構成される場合である。これは、具体的には、ＣｕＮｉＳｎ系合金層中における平均Ｎｉ／Ｃｕ比率がおおよそ２．３を超える場合となる。従って、ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率は２．３以下の必要がある。一方、ＮｉリッチなＣｕＮｉＳｎ系合金とＣｕリッチなＣｕＮｉＳｎ系合金が共存する場合（平均Ｎｉ／Ｃｕ比率がおおよそ、０．７＜Ｎｉ／Ｃｕ≦２．３の範囲）では、ＮｉリッチＣｕＮｉＳｎ系合金層破壊による接合強度の低下現象はほとんどみられない。さらには、ＣｕＮｉＳｎ系合金層がＣｕリッチなＣｕＮｉＳｎ系合金のみによって支配される場合（平均Ｎｉ／Ｃｕ比率がおおよそ０．７以下の範囲）も、接合強度の低下はほとんど生じない。
（ＵＢＭ中のＣｕ組成、及びＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比と接合強度との関係）
ここで、図５に一例としてＵＢＭにＣｕＮｉＰ系合金を用い、ハンダバンプとしてＳｎＡｇＣｕを用いたときの、ＵＢＭ中のＣｕ含有量に対するＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率の関係を示す。
なお、図５において、試料の作成及び各特性値の測定は以下のようにして行なった。
・試料作製方法
Ｎｉイオン、Ｃｕイオン、次亜リン酸ナトリウムを含むめっき液を用いて無電解めっきを行ない、この際、めっき液中のＮｉイオン、Ｃｕイオン、次亜リン酸ナトリウムの濃度を変化させてＣｕ含有量の異なるＣｕＮｉＰ系合金製のＵＢＭを形成した。
・リフロー条件
リフロー炉を用い、ＭＡＸ３００℃・窒素雰囲気下で、ＵＢＭ上にフラックスで固定したＳｎＡｇＣｕ（＝９６．５：３：０．５）ハンダバンプを溶解させて接合させた。なお、リフロー８回後の試料を作製する場合は、このリフロー作業を８回繰り返した。
・ＵＢＭ中のＣｕ含有量の測定方法
ハンダバンプとＵＢＭを接合した界面を断面加工により露出させ、ＵＢＭをＳＥＭ−ＥＤＳにより組成分析し、Ｃｕ含有量を測定した。
・ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比の測定
ハンダバンプとＵＢＭを接合した界面を断面加工により露出させ、ＣｕＮｉＳｎ系合金層に相当する部分をＳＥＭ−ＥＤＳにより組成分析し、平均Ｎｉ／Ｃｕ比を測定した。平均Ｎｉ／Ｃｕ値を算出する場合には、厚さ２μｍ×幅５０μｍの領域において、ＳＥＭ−ＥＤＸによるエリア組成分析を実施し求めた。ただし、ＣｕＮｉＳｎ系合金層が薄い場合などエリア分析が難しい場合は、点分析によりＣｕＮｉＳｎ系合金層を１０箇所、測定して平均値を求めることで、平均Ｎｉ／Ｃｕ値を求めた。
なお、上記８回のリフローを行った場合、ＣｕＮｉＳｎ層の組成の変化は認められたが、ＵＢＭ及びハンダバンプの組成は変化しないか、ほとんど変化しなかった。上記のようなＵＢＭとハンダバンプを用いた場合には、その界面にＣｕＮｉＳｎ系合金層が形成される。ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率はＵＢＭ中のＣｕ含有量の減少に伴って増大するが、この平均Ｎｉ／Ｃｕ比率の増大する割合はＵＢＭ中のＣｕ含有量が約１５ａｔ％を境にして急激に大きくなる。すなわち、ＵＢＭ中のＣｕ含有量が１５ａｔ％以上の領域では、ＭＡＸ３００℃のリフロー８回という非常に厳しい温度条件下でも平均Ｎｉ／Ｃｕ比率が小さく、ＵＢＭ中のＣｕ含有量の変化に伴うＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率の変化率（図５中の線の傾き）は小さくなっている。また、ＵＢＭ中のＣｕ含有量が１５ａｔ％以上の領域では、ハンダバンプとの接合界面に接合強度低下の原因の１つとなるＮｉリッチな合金層がほとんど発生せず、ＣｕリッチなＣｕＮｉＳｎ系合金を含む合金層が形成されていることが分かる。すなわち、ＵＢＭ中のＣｕ含有量が１５ａｔ％以上の領域では、リフロー１、８回後のＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率が共に２．３以下となっていることが分かる。
更に、接合界面に存在するＣｕＮｉＳｎ系合金層における平均Ｎｉ／Ｃｕ比率が０．７以下の場合はＣｕリッチなＣｕＮｉＳｎ系合金、０．７を超え２．３以下の場合はＣｕリッチＣｕＮｉＳｎ系合金、ＮｉリッチＣｕＮｉＳｎ系合金が共存、２３を超える場合はほぼＮｉリッチなＣｕＮｉＳｎ系合金により構成されることが確認できた。
ここで、表１、表２に、それぞれリフロー１回、８回後のＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率とバンププル強度の関係をそれぞれ示す。なお、バンププル強度は以下のようにして測定した。
・バンププル強度の測定方法
１３０μｍφのＡｌ電極上に形成した５μｍ程度のＵＢＭ上に、１５０μｍφのＳｎＡｇＣｕ（＝９６．５：３：０．５）のハンダバンプを形成した試料について、デイジ社のコールドプル強度試験装置により、バンププル強度を測定した。
表１の結果から、リフロー１回後では全てのＵＢＭ組成でバンププル強度が１１０ｇ以上の高い値を示している。しかし、通常の接合部の形成条件は、表１のような穏和な条件ではなく、リフロー８回後の表２のような条件に相当する。そこで、表２の結果を見ると、ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率が２．３以下の場合はバンププル強度が１１０ｇ以上の高い値を示しているのに対し、平均Ｎｉ／Ｃｕ比率が２．３を超える値（３．４、４．３９）の場合にはＮｉリッチなＣｕＮｉＳｎ系合金がＵＢＭとハンダバンプとの界面を支配し始め、バンププル強度が大きく低下することが分かる。なお、リフロー回数の増大とともに、ＣｕＮｉＳｎ系合金中の平均Ｎｉ／Ｃｕ比率が増加してバンププル強度は低下する傾向にあるといえる。しかし、Ｃｕ含有量が１５ａｔ％以上の場合は、リフロー回数の増大に伴い平均Ｎｉ／Ｃｕ比率が大きくなる割合が小さく、ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率が低く抑えられ、高温環境下に長時間さらされた場合でもバンププル強度の低下量を小さく抑えることができる。
以上、述べたように、ＣｕＮｉＳｎ系合金層の平均Ｎｉ／Ｃｕ比率が２．３以下の場合、ＣｕリッチＣｕＮｉＳｎ系合金を含有することができ、バリア性が破壊されない限りＵＢＭとハンダバンプとの接合強度は高い値を維持できる。従って、ＵＢＭとしてのＣｕＮｉ系合金層の最適な組成は、長期的な高温環境での製品使用時でもＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比率を２．３以下に維持できてハンダ接合強度が低下しないＣｕ１５〜６０ａｔ％、Ｎｉ４０〜８５ａｔ％である。同様にして、ＵＢＭとしてのＣｕＮｉＰ系合金の最適な組成は、（２）Ｃｕ１５ａｔ％以上、Ｎｉ４０ａｔ以上、Ｐが０ａｔ％を超え、２５ａｔ％以下、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上の範囲である。
（ｂ）Ｐリッチ層の発生、成長の抑制
従来の無電解ＮｉＰを用いたＵＢＭでは、ハンダバンプ接合時にＵＢＭ中のＮｉがハンダバンプへ拡散することによりＰリッチＮｉＰ層（Ｎｉ３Ｐを主成分とする層）等が形成され、応力や衝撃が加わった場合にこの部分で破壊が生じて接合強度が低下する問題があった。しかし、本発明では、ハンダに対して拡散速度の速いＣｕがＵＢＭ中に高含量で含有されていることにより、ＵＢＭにもある程度、ハンダバンプ中に含まれるＳｎが拡散しやすくなっている。このため、Ｓｎを含まないＰリッチＮｉＰ層等の発生を大幅に抑制でき、接合強度の低下を防止できる。
図６は、従来のＮｉＰ系合金のＵＢＭを用い、ＣｕＮｉＳｎ系合金層を介してＳｎＡｇＣｕハンダバンプと接合したときの界面の断面ＳＥＭ像を表す。また、図７は、Ｃｕを１５ａｔ％以上、Ｎｉを４０ａｔ％以上、Ｐを０ａｔ％を超え、２５ａｔ％以下含む、本発明のＣｕＮｉＰ系合金のＵＢＭを用い、ＣｕＮｉＳｎ系合金層を介してＳｎＡｇＣｕハンダバンプを接合したときの界面の断面ＳＥＭ像を表す。
図６の場合では、ＵＢＭとハンダバンプとの界面に厚いＰリッチＮｉＰ層（第２Ｐリッチ層）が形成されている。一方、ＣｕＮｉＰ系合金を用いた図７のＵＢＭでは、ＮｉＰ系合金のＵＢＭを用いた場合と比べてＰリッチＮｉＰ層（Ｎｉ３Ｐを主成分とする層：第２Ｐリッチ層）が非常に薄くなっており、その発生が大幅に抑制されている。ＣｕＮｉＰ系合金を用いた図７のＵＢＭでは、ＰリッチＮｉＰ層（Ｎｉ３Ｐを主成分とする層）の厚さが薄い代わりにＰリッチＮｉＳｎＰ層（ＮｉＣｕＳｎＰ、すなわち、典型的にはＮｉが３０〜５０ａｔ％、Ｓｎが２０〜４０ａｔ％、Ｐが１０〜３０ａｔ％、Ｃｕ５〜１５ａｔ％程度の組成を有する層Ｐ：第１Ｐリッチ層）が厚く形成されている。また、接合強度評価の結果、ＣｕＮｉＰ系合金層を用いた接合強度試験においてＰリッチ層に起因する破壊モードは確認されず、全てハンダバンプの破壊モードとなり、さらに接合強度も低下しなかった。
なお、本発明ではＵＢＭ中のＰ濃度を高くすることにより、多数回、リフロー後のバリア性を高めることができる。従って、ＵＢＭ中のＰ含有量は用途によって適宜、調整することが望ましい。また、例えば、Ｐが２５ａｔ％程度と多い場合であっても、ＵＢＭ中にＣｕが１５ａｔ％以上、Ｎｉが４０ａｔ％以上、含まれている場合はＰリッチＮｉＰ層等の発生と、そこでの破壊を大幅に抑制できており、特に問題はなかった。
更に、（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量（原子数基準）がＰ含有量（原子数基準）の２．５倍以上であるＣｕＮｉＰ系合金層を形成した場合であっても、上記と同様にして、ＰリッチＮｉＰ層等（第２Ｐリッチ層）の形成を抑制することができる。この結果、電極パッドとハンダバンプ間に高い接合強度を維持できる。
（ｃ）バリア性の喪失による接合強度低下の防止
（ＵＢＭ中のＮｉ組成と接合強度との関係）
本発明では，ＵＢＭ中にＣｕに比べて高いバリア性を有する、（１）Ｎｉを４０〜８５ａｔ％含有させたＣｕＮｉ系合金層、又は（２）Ｎｉを４０ａｔ％以上、含有させたＣｕＮｉＰ系合金層を用いることにより、ハンダに対するバリア性を確保し、高温保持後の接合強度の低下を防止している。一例として、本発明で形成したＣｕＮｉＰ系合金のＵＢＭによるＳｎＡｇＣｕハンダバンプに対するバリア性を図８に示す。図８は、ＵＢＭ中のＮｉ含有率とリフロー後のＵＢＭ溶解膜厚の関係を示している。ここで、溶解膜厚とは、ハンダバンプを形成する前後において、減少したＵＢＭの膜厚のことを表す。また、図８において、各特性値の測定は以下のようにして行なった。
・リフロー処理の条件
リフロー炉を用い、ＭＡＸ３００℃・窒素雰囲気下で、ＵＢＭ上にフラックスで固定したＳｎＡｇＣｕ（＝９６．５：３：０．５）ハンダバンプを溶解させて接合させた。リフロー８回後の試料を作製する場合は、このリフロー作業を８回繰り返した。
・ＵＢＭ中のＮｉ含有率の測定方法
ハンダバンプとＵＢＭを接合した界面を断面加工により露出させ、ＵＢＭをＳＥＭ−ＥＤＳにより組成分析し、Ｎｉ含有量を測定した。
・ＵＢＭの溶解膜厚の測定方法
同一試料内において、ハンダバンプを形成した電極パッドと、ハンダバンプを形成していない電極パッドの両方をＳＥＭで観察し、両者のＵＢＭの膜厚差を実測することでＵＢＭ溶解膜厚を求めた。溶解膜厚の測定ポイントは１０箇所とし、これらの平均値から溶解膜厚を求めた。
図８から分かるように、ＵＢＭ中でのバリア性に優れたＮｉ含有量の増大に伴ってＵＢＭ溶解膜厚は顕著に減少している。そして、Ｎｉ含有量が４０ａｔ％以上の領域では溶解膜厚が５μｍ以下となっており、リフロー８回後でも５μｍという現実的な膜厚でもＵＢＭが溶解せず、通常の電子機器の使用範囲において十分なバリア性を保てることが分かった。
表３に、ＵＢＭとして各種ＣｕＮｉＰ系合金を用いたときのリフロー８回後の接合強度を示す。なお、バンププル強度は、表１，２と同じ条件で測定した。表３の結果より、Ｎｉ含有量が４０ａｔ％より少ないＵＢＭではバンププル強度が９２ｇ以下と低い値となっていることが分かる。そして、膜厚が５μｍ程度だとバリア層が破壊され、Ａｌ／ハンダバンプ界面剥離により接合強度が急激に低下していることが分かる。一方、Ｎｉ含有量が４０ａｔ％より多いＣｕＮｉＰ系合金のＵＢＭではバンププル強度が１２０ｇ以上の高い値となっており、バリア性が保たれるので高温環境での保管後もこのような急激な接合強度低下は起きないことが分かる。従って、ＣｕＮｉ系合金、ＣｕＮｉＰ系合金を用いたＵＢＭにおいてはＮｉ含有量を４０ａｔ％以上（Ｃｕ含有量が６０ａｔ％以下）とする必要があることが分かる。
なお、ＣｕＮｉＰ系合金層におけるバリア性はＮｉ含有量だけではなくＰ含有量によっても影響をうけ、ＵＢＭ中のＰ含有量が多いほうがバリア性は高い。特に、Ｐ含有量が８ａｔ％以上であればＣｕ含有量が多少、多く、Ｎｉ含有量が多少、少なくてもバリア性を維持できるので、Ｐが８ａｔ％以上であることが必要である。
また、本発明者の更なる調査の結果、Ｐ含有量を８ａｔ％以上とすることで、Ｎｉ含有量が４０ａｔ％を下回っていてもバリア性を確保でき、長期的な接合信頼性を確保できることが分かった。表４にＰ含有量が８ａｔ％以上、Ｎｉ含有量が４０ａｔ％以下のＣｕＮｉＰ系合金のリフロー８回後のＵＢＭ溶解膜厚と平均Ｎｉ／Ｃｕ比率、接合強度を示す。なお、バンププル強度は、表１，２と同じ条件で測定した。表３に示したＰ含有量が８ａｔ％未満の試料ではその組成によっては、リフロー８回後の接合強度が確保できないのに対し、表４に示すようにＰ含有量が８ａｔ％以上でＣｕ含有量が６０ａｔ％以下のＵＢＭを用いれば、Ｎｉ含有量が４０ａｔ％以下でもバリア性が保たれ、１２０ｇ以上の高い接合強度を維持できることが分かる。なお、表４のＮｉ含有量はいずれもＰ含有量の２．５倍以上となっている。
（ｄ）ＡｕＳｎ合金の形成による接合強度低下の防止
本発明の、（１）ＣｕＮｉ系合金や（２）、（３）ＣｕＮｉＰ系合金を用いたＵＢＭでは、従来のＮｉ、ＮｉＰ系合金などのＵＢＭとは異なり、濡れ性の良いＣｕが１５ａｔ％以上、含まれている。このため、これらのＵＢＭ上にＣｕＮｉＳｎ系合金層を介してハンダバンプが形成されると、従来のＡｕめっき処理を施したＣｕＮｉ膜やＡｕめっき処理を施したＮｉＰ膜のＵＢＭに近いハンダ濡れ性が得られる。このＣｕによるハンダ濡れ性改善効果は、Ｃｕが６０ａｔ％以上まで多く増やさなくても得られる。
なお、ＣｕＮｉ系合金層やＣｕＮｉＰ系合金層の表面には酸化膜が形成されやすいため、活性の強いフラックスでこの酸化膜を除去することが望ましい。しかし、通常のフラックスによる除去であってもＣｕＮｉ系合金層やＣｕＮｉＰ系合金層ではハンダ濡れ性の良いＣｕが添加されているので十分に、ハンダとの接合が可能である。以上のようにＣｕＮｉ系合金層やＣｕＮｉＰ系合金層の表面にＡｕ処理を施さないことにより、高温保管後もＡｕＳｎなどの脆弱な合金が接合界面に形成されることがなくなる。このため、本発明者は、Ｎｉ含有量が比較的、高いＣｕＮｉ系合金やＣｕＮｉＰ系合金をＵＢＭに用いた場合であっても、高い接合強度が維持できることを見出した。
以上のことから、本発明では、高温環境下での使用後もＮｉリッチＣｕＮｉＳｎ系合金の形成、ＰリッチＮｉＰ層の形成及びＣｕＮｉＰ層の形成を抑制し、バリア性確保を実現し、高い接合強度を維持できる。このための好適な（２）、（３）ＣｕＮｉＰ組成は、図９に示すように１５ａｔ％≦Ｃｕ＜６０ａｔ％、４０ａｔ％≦Ｎｉ＜８５ａｔ％、０ａｔ％＜Ｐ≦２５ａｔ％の領域、及び図１６に示すように４４ａｔ％≦Ｃｕ≦６０ａｔ％、２９ａｔ％≦Ｎｉ≦４０ａｔ％、８ａｔ％≦Ｐ≦１６ａｔ％の領域で表される。
（第２の実施形態）
本発明の電子部品としては以上に述べてきたような構造のほかに、図１０に示すように、Ａｌ、Ｃｕ、Ａｇなどの電極パッド２とＣｕＮｉ系合金層、ＣｕＮｉＰ系合金層３との間に、中間層９を挟んだ２層以上の構造であっても構わない。ただし、ＣｕＮｉＳｎ系合金層と接続する最表面のバリアメタル層の組成がＣｕＮｉ系合金、又はＣｕＮｉＰ系合金となっていることが必要である。
また、このような中間層９の材料としては、Ｎｉ、Ｃｕ、Ｐｄ、Ｐｔ、Ｆｅ、Ｃｏ、Ｃｒ、Ｔｉや、これらの金属を含むＮｉＰ系合金、ＮｉＢ系合金、ＣｏＰ系合金などを挙げることができる。
なお、中間層中の上記各合金は、以下の組成を有する。
・ＮｉＰ系合金：Ｐを２〜２５ａｔ％含むＮｉＰ系合金
・ＮｉＢ系合金：Ｂを１〜１０ａｔ％含むＮｉＢ系合金
・ＣｏＰ系合金：Ｐを２〜２５ａｔ％含むＣｏＰ系合金。
この中間層９を用いる理由の１つとしては、ＣｕＮｉ系合金層、ＣｕＮｉＰ系合金層と電極パッド２との密着強度を更に改善できることが挙げられる。
また、極端な使用条件下ではＣｕＮｉ系合金やＣｕＮｉＰ系合金のバリア層が局所的に破壊される場合がある。この場合、Ａｌ等の電極パッドとハンダバンプとが直接、接することとなり、この直接、接した部分の強度はほとんど０となる。この場合に、Ｎｉ、ＮｉＢ系合金、ＮｉＰ系合金などの中間層９を用いることにより、非常に強固なバリア層として働き、このような極端な接合強度の低下を、ゆるやかな強度低下にとどめることが可能となる。
この中間層を持つ電子部品をハンダバンプに接続したときの断面構造を図１１及び１２に示す。図１１はＣｕＮｉ系合金のＵＢＭを用いた場合、図１２はＣｕＮｉＰ系合金のＵＢＭを用いた場合を示す。これらは中間層が追加されている以外は、図３及び図４の構造と同じである。
（第３の実施形態）
本発明でここまでに述べてきた電子部品とは、プリント基板、フレキシブル基板、セラミックス基板、ガラスセラミックス基板、半導体基板上に設けられたものや、チップコンデンサー、チップ抵抗など、電気回路を構成する部品全般のことを指している。
また、本発明の半導体パッケージとは、電子部材間をＵＢＭ、ハンダバンプ等を介して電気的に接続したものである。この電子部材としては、基板（マザーボード基板、インターポーザー基板、半導体パッケージ、プリント基板、フレキシブル板、セラミックス基板、ガラスセラミックス基板、半導体基板など）、半導体チップ（半導体素子）が挙げられる。また、この電子部材間の接続形態としては、基板と基板、半導体素子と半導体素子、基板と半導体素子間の接続を挙げることができる。
図１３は、半導体素子に電気的に接続された電極パッドの表面に本発明のＵＢＭを形成し、これら２つ以上の半導体素子の電極パッド間をＣｕＮｉＳｎ系合金層を介してハンダバンプにより接続したパッケージをプリント基板に搭載した半導体パッケージの断面図を示している。
図１３の半導体パッケージでは、マザーボード基板２１、インターポーザー基板２２、半導体チップ２３の各電極パッド２６、２７、２８、２９と一次接続用ハンダバンプ２４、二次接続用ハンダバンプ２５との間に、ＣｕＮｉ系合金、又はＣｕＮｉＰ系合金のＵＢＭ３０、３１、３２、３３を用いたパッケージ構造が考えられる。
なお、図１３に示した半導体パッケージは一例であって、本発明の半導体パッケージには、チップ（半導体素子）とチップの電極をハンダバンプで接続したチップオンチップ、パッケージとパッケージの電極をハンダバンプで接続したパッケージスタックが含まれる。また、チップをマザーボードに接続したチップオンボードなどにおいて、本発明のＵＢＭとハンダバンプとの接続構造を適用したものも含まれる。さらに、本発明のＵＢＭやハンダバンプ接続構造は、携帯電話、コンピューター、デジタルカメラ、メモリーモジュール、ＰＤＡ、などのあらゆる電子機器に適用することが可能である。
（実施例１）
本発明の接続構造を利用した半導体パッケージについて以下に実施例を述べる。まず、表面にＡｌ電極パッドを有する半導体ウエハーに対して、Ｐｄ触媒処理、またはジンケート処理により表面の活性化を行った後、８０℃に保った無電解ＣｕＮｉＰめっき液に２０分ほど浸漬させ、半導体ウエハー表面にＣｕＮｉＰ系合金層を５μｍ程度、析出させる。電極パッド材料がＣｕの場合、Ｐｄ触媒を用いて電極パッドを活性化させることができ、電極パッド上に無電解ＣｕＮｉＰ系合金層を選択的に形成することができる。なお、無電解ＣｕＮｉＰめっき液にはＣｕイオン、Ｎｉイオン、次亜リン酸ナトリウム、錯化剤、ｐＨ緩衝剤、安定剤などが適量、含まれている。この無電解ＣｕＮｉＰめっき液中の、ＣｕイオンとＮｉイオンの量を調節することでＣｕを１５ａｔ％以上、Ｎｉを４０ａｔ％以上、Ｐを２５ａｔ％以下、含むＣｕＮｉＰ系合金のＵＢＭを５μｍ、形成することができる。
次に、ＵＢＭを形成した半導体ウエハーの電極パッド上に、フラックスを供給した後、ボール転写法によりＳｎＡｇＣｕのハンダバンプを搭載し、リフローを行うことでＵＢＭとハンダバンプとを接合する。この処理により、ハンダバンプとＵＢＭとの間に平均Ｎｉ／Ｃｕ比率が０．７程度のＣｕＮｉＳｎ系合金層を２μｍ程度、及びＰリッチ層を形成することが可能となる。この半導体ウエハーをダイシングしてチップに個片化し、同様の組成を持つＣｕＮｉＰ系合金のＵＢＭが形成されたビルドアップ基板に対してマウンターを用いて位置合わせをした後、リフロー炉に投入して半導体ウエハーをビルドアップ基板に接続する。
このようにして作製したフリップ接続部分にアンダーフィル樹脂を注入することでＣＳＰやＢＧＡを作製する。なお、ハンダバンプの形成方法としては、ハンダボール転写法以外にも、ハンダペースト印刷、スーパーソルダー法、スーパージャフィット法、電解めっき、スパッタリング、蒸着などの方法を適用することも可能である。
（参考例１）
表面にＣｕ電極パッドを有する半導体ウエハーに対し、スパッタリングによりＴｉなどの給電層を形成した後、フォトリソグラフィー技術によって電極パッド部分を開口させた。次に、ＣｕイオンとＮｉイオンを含む電解ＣｕＮｉめっき液に浸漬させて電流を流し、半導体ウエハー上にＣｕＮｉ系合金層を５μｍ、析出させる。この電解めっきの場合も実施例１の無電解めっきと同様、めっき液中のＣｕとＮｉの含有量を調整し、所望の膜組成（Ｃｕ：１５〜６０ａｔ％、Ｎｉ：４０〜８５ａｔ％）が得られるようにする。なお、電解めっきによりＣｕＮｉＰ系合金層を形成する場合は、めっき液中に次亜リン酸ナトリウムなどのＰ源を添加すれば良い。
電解めっきによりＣｕＮｉ系合金層を形成した後、さらにハンダめっき液中に半導体ウエハーを浸漬させて通電させることにより、ハンダバンプを１００μｍ程度の厚さで形成する。この後、レジストと給電層を除去した後、リフロー炉に通すことでハンダバンプとＵＢＭとの界面に平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層を有する接合構造を備えた装置を形成する。
（実施例３）
表面にＣｕ電極パッドを有するビルドアップ基板に対して、Ｐｄ触媒処理を施し電極パッド表面を活性化させた後、先の実施例１に述べた無電解ＣｕＮｉＰめっき液に浸漬させてＣｕＮｉＰ系合金膜を５μｍ程度析出させる。その後、ハンダペーストを電極部分に印刷してリフローを行うことによりＣｕＮｉＰ系合金層上にＳｎＡｇハンダのプリコートを形成する。この後、このプリント基板にＳｎＡｇハンダバンプが形成されたＣＳＰを実装することで、ハンダバンプとＵＢＭとの界面に平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層及びＰリッチ層を有する装置を作製する。
（参考例２）
表面にめっきリード線とつながっているＣｕ電極パッドを設けてあるプリント基板を電解ＣｕＮｉめっき液中に浸漬させ、陰極側につないで電流を流すことで、Ｃｕの電極パッド上にのみＣｕＮｉ系合金層膜組成（膜組成はＣｕ：１５〜６０ａｔ％、Ｎｉ：４０〜８５ａｔ％）を３μｍ形成する。その後、ＵＢＭを形成した電極パッド上に、ＳｎＡｇＣｕペーストを印刷してリフローを行なうことによりＵＢＭ上にハンダバンプが形成され、ハンダバンプとＵＢＭとの界面に平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ合金層の接合構造を有する装置を形成する。
（実施例５）
表面にＡｇ電極パッドが形成されたガラセラ基板に、Ｐｄ触媒処理を施し電極パッド表面を活性化させた後、まず密着性を高めるために無電解ＮｉＰめっき液に浸漬させ、ＮｉＰ系合金を１μｍ程度、形成する。この後、このＮｉＰめっき膜上にさらにＰｄ触媒で活性化処理を行った上で無電解ＣｕＮｉＰめっき液に浸漬させて、Ｃｕ２０ａｔ％、Ｎｉ６０ａｔ％、Ｐ２０ａｔ％のＣｕＮｉＰ系合金層を３μｍ程度、形成する。この後、この基板をＳｎＡｇＣｕハンダ溶融槽に浸漬させてＣｕＮｉＰ表面にハンダバンプを形成する。この後、リフロー炉に通すことでハンダバンプとＵＢＭとの界面に平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層及びＰリッチ層を有する接合構造を備えた装置を形成する。
（実施例６）
表面にＡｌ電極パッドを有する半導体ウエハーに対して、ジンケート処理により表面の活性化を行った後、８０℃に保った無電解ＣｕＮｉＰめっき液に２０分ほど浸漬させ、半導体ウエハー表面にＣｕＮｉＰ系合金層を５μｍ程度、析出させる。このとき無電解ＣｕＮｉＰめっき液中の次亜リン酸ナトリウム濃度を高くすることにより（０．１〜１．０ｍｏｌ／Ｌ程度）、４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含むＣｕＮｉＰ系合金のＵＢＭを５μｍ、形成することができる。なお、電解めっきや無電解めっきでＰをＣｕＮｉＰ系合金に共析させる場合、ＰはＮｉと共に共析する性質があるので、ＰはＮｉ含有量の約４０％以下しか析出させることができない。このため、ＣｕＮｉＰ系合金中のＮｉ含有量はＰ含有量の約２．５倍以上となる。
次に、ＵＢＭを形成した半導体ウエハーの電極パッド上に、フラックスを供給した後、ボール転写法によりＳｎＡｇＣｕのハンダバンプを搭載し、リフローを行うことでＵＢＭとハンダバンプとを接合する。この処理により、ハンダバンプとＵＢＭとの間に平均Ｎｉ／Ｃｕ比率が約０．４のＣｕＮｉＳｎ系合金層を３μｍ程度、及びＰリッチ層を形成することが可能となる。
この半導体ウエハーをダイシングしてチップに個片化し、同様の組成を持つＣｕＮｉＰ系合金のＵＢＭが形成されたプリント配線基板に対してマウンターを用いて位置合わせをする。この後、リフロー炉に投入することでハンダバンプとＵＢＭとの界面にＣｕリッチなＣｕＮｉＳｎ合金層の接合構造を有する装置を形成する。
上記実施例１、３、５、６および参考例１、２によって形成したＵＢＭ、ハンダバンプの組成、ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比、及びバンププル強度を測定した。なお、これらの特性値は、図５及び図８と同じ方法によって測定した。また、ハンダバンプの組成もＵＢＭの組成と同じ方法により測定した。結果を表５，６に示す。
表５、６の結果より、ＵＢＭとして、（１）１５〜６０ａｔ％のＣｕ及び４０〜８５ａｔ％のＮｉを含むＣｕＮｉ系合金層、（２）１５ａｔ％以上のＣｕ、４０ａｔ％以上のＮｉ、及び０ａｔ％を超え、２５ａｔ％以下のＰを含むＣｕＮｉＰ系合金層、又は（３）４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上のＣｕＮｉＰ系合金層を用い、（４）ＣｕＮｉＳｎ系合金層中の平均Ｎｉ／Ｃｕ比を２．３以下にすることで、１２０ｇ以上の高いバンププル強度が得られることが分かる。

Claims (13)

  1. 基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように設けられたバリアメタル層とを有し、
    前記バリアメタル層は、電極パッド側と反対側に１５ａｔ％以上のＣｕ、４０ａｔ％以上のＮｉ、及び０ａｔ％を超え、２５ａｔ％以下のＰを含むＣｕＮｉＰ系合金層を有することを特徴とする電子部品。
  2. 前記ＣｕＮｉＰ系合金層中の平均Ｎｉ／Ｃｕ比が、０．６０〜５．５であることを特徴とする請求項１に記載の電子部品。
  3. 基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように設けられたバリアメタル層とを有し、
    前記バリアメタル層は、電極パッド側と反対側に４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層を有することを特徴とする電子部品。
  4. 前記電極パッドと前記バリアメタル層との間に更に、Ｎｉ、ＮｉＰ系合金、又はＮｉＢ系合金を含む中間層が形成されていることを特徴とする請求項１〜３の何れか１項に記載の電子部品。
  5. 基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
    各電子部材上に設けられた電極パッドと、
    前記電極パッドを覆うように設けられたバリアメタル層と、
    前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
    前記バリアメタル層及びＣｕＮｉＳｎ系合金層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプと
    を有し、
    前記バリアメタル層は、前記ＣｕＮｉＳｎ系合金層に接するように、１５〜６０ａｔ％のＣｕ及び４０〜８５ａｔ％のＮｉを含むＣｕＮｉ系合金層を有することを特徴とする半導体パッケージ。
  6. 前記ＣｕＮｉ系合金層中の平均Ｎｉ／Ｃｕ比が、０．６７〜５．７であることを特徴とする請求項５に記載の半導体パーケージ。
  7. 基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
    各電子部材上に設けられた電極パッドと、
    前記電極パッドを覆うように設けられたバリアメタル層と、
    前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
    前記バリアメタル層とＣｕＮｉＳｎ系合金層間に設けられたＰを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層と、
    前記バリアメタル層、ＣｕＮｉＳｎ系合金層、並びに、Ｐを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプと
    を有し、
    前記バリアメタル層は、前記Ｐを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層に接するように、１５ａｔ％以上のＣｕ、４０ａｔ％以上のＮｉ、及び０ａｔ％を超え２５ａｔ％以下のＰを含むＣｕＮｉＰ系合金層を有することを特徴とする半導体パッケージ。
  8. 前記ＣｕＮｉＰ系合金層中の平均Ｎｉ／Ｃｕ比が、０．６０〜５．５であることを特徴とする請求項７に記載の半導体パーケージ。
  9. 基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
    各電極部材上に設けられた電極パッドと、
    前記電極パッドを覆うように設けられたバリアメタル層と、
    前記バリアメタル層を覆うように設けられた、平均Ｎｉ／Ｃｕ比が２．３以下のＣｕＮｉＳｎ系合金層と、
    前記バリアメタル層とＣｕＮｉＳｎ系合金層間に設けられたＰを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層と、
    前記バリアメタル層、ＣｕＮｉＳｎ系合金層、並びに、Ｐを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層を介して、互いに異なる電子部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバンプと
    を有し、
    前記バリアメタル層は、前記Ｐを含むＰリッチＮｉＣｕＳｎＰ層又はＰを含むＰリッチＮｉＳｎＰ層に接するように、４４〜６０ａｔ％のＣｕ、２９〜４０ａｔ％のＮｉ及び８〜１６ａｔ％のＰを含み、かつＮｉ含有量がＰ含有量の２．５倍以上であるＣｕＮｉＰ系合金層を有することを特徴とする半導体パッケージ。
  10. 前記電極パッドと前記バリアメタル層との間に更に、中間層が形成されていることを特徴とする請求項５〜９の何れか１項に記載の半導体パッケージ。
  11. 前記中間層が、Ｎｉ、ＮｉＰ系合金、又はＮｉＢ系合金を含むことを特徴とする請求項１０に記載の半導体パッケージ。
  12. 前記バリアメタル層からハンダバンプまでの間に、Ａｕを含まないことを特徴とする請求項５〜１１の何れか１項に記載の半導体パッケージ。
  13. 請求項５〜１２の何れか１項に記載の半導体パッケージを有することを特徴とする電子機器。
JP2008517858A 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器 Expired - Fee Related JP5099644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008517858A JP5099644B2 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2006148207 2006-05-29
JP2006148207 2006-05-29
JP2007010094 2007-01-19
JP2007010094 2007-01-19
JP2008517858A JP5099644B2 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器
PCT/JP2007/060423 WO2007138922A1 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2007138922A1 JPWO2007138922A1 (ja) 2009-10-01
JP5099644B2 true JP5099644B2 (ja) 2012-12-19

Family

ID=38778441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008517858A Expired - Fee Related JP5099644B2 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器

Country Status (5)

Country Link
US (1) US20090174052A1 (ja)
EP (1) EP2023384A4 (ja)
JP (1) JP5099644B2 (ja)
CN (4) CN102157458B (ja)
WO (1) WO2007138922A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157458B (zh) * 2006-05-29 2012-10-17 日本电气株式会社 电子部件、半导体封装件和电子器件
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20090134016A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Underbump metallurgy employing sputter-deposited nickel titanium copper alloy
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
US20090297879A1 (en) * 2008-05-12 2009-12-03 Texas Instruments Incorporated Structure and Method for Reliable Solder Joints
US20120280023A1 (en) * 2008-07-10 2012-11-08 Lsi Corporation Soldering method and related device for improved resistance to brittle fracture
US8039311B2 (en) * 2008-09-05 2011-10-18 Stats Chippac Ltd. Leadless semiconductor chip carrier system
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
US8581420B2 (en) 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
KR101604255B1 (ko) * 2011-08-16 2016-03-17 가부시키가이샤 아루박 부품의 제조 방법 및 부품
JP5979883B2 (ja) * 2012-01-16 2016-08-31 株式会社Kelk 熱電素子およびこれを備えた熱電モジュール
JP5966874B2 (ja) * 2012-01-27 2016-08-10 Tdk株式会社 構造体、及びそれを含む電子部品、プリント配線板
JP6076020B2 (ja) * 2012-02-29 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
JP6015240B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6015239B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6326723B2 (ja) 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
JP6587891B2 (ja) * 2015-10-08 2019-10-09 イビデン株式会社 プリント配線板およびその製造方法
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
JP6967252B2 (ja) * 2017-11-09 2021-11-17 株式会社クオルテック 電子部品の製造方法、及び電子部品
US10388627B1 (en) 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
US20240113060A1 (en) * 2021-02-22 2024-04-04 Societe de Commercialisation des Produits de la Recherche Appliquée Socpra Sciences et Génie S.E.C. Heterogeneous solder bump structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188284A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900003849B1 (ko) * 1986-07-11 1990-06-02 가부시기가이샤 히다찌세이사꾸쇼 배선 기판과 이를 사용한 서말 프린팅 헤드
JPH0684919A (ja) 1992-09-03 1994-03-25 Sharp Corp フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
JP3910363B2 (ja) 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
DE102005051857A1 (de) * 2005-05-25 2007-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
CN102157458B (zh) * 2006-05-29 2012-10-17 日本电气株式会社 电子部件、半导体封装件和电子器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188284A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
WO2005041290A1 (ja) * 2003-10-24 2005-05-06 Nikko Materials Co., Ltd. ニッケル合金スパッタリングターゲット及びニッケル合金薄膜

Also Published As

Publication number Publication date
CN102738107A (zh) 2012-10-17
US20090174052A1 (en) 2009-07-09
EP2023384A1 (en) 2009-02-11
CN102157458A (zh) 2011-08-17
EP2023384A4 (en) 2013-01-02
CN102738107B (zh) 2014-08-27
WO2007138922A1 (ja) 2007-12-06
CN102738106A (zh) 2012-10-17
CN102157458B (zh) 2012-10-17
CN101454887A (zh) 2009-06-10
JPWO2007138922A1 (ja) 2009-10-01
CN101454887B (zh) 2011-03-23

Similar Documents

Publication Publication Date Title
JP5099644B2 (ja) 電子部品、半導体パッケージ及び電子機器
US8378485B2 (en) Solder interconnect by addition of copper
JP4195886B2 (ja) 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法
US9607936B2 (en) Copper bump joint structures with improved crack resistance
TWI452657B (zh) 用於改良耐脆裂性之焊接方法及相關裝置
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
US20070152331A1 (en) Tin-bismuth (Sn-Bi) family alloy solder and semiconductor device using the same
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
JP2001308129A (ja) 鉛フリーバンプの形成方法
JP2003338517A (ja) 基板上に無鉛はんだ合金を形成する方法
CN114256184A (zh) 混合接合结构、焊膏组成物、半导体器件及其制造方法
JP2000216196A (ja) 半田接合方法並びに電子装置及びその製造方法
JP6729331B2 (ja) 電子装置及び電子装置の製造方法
WO2004105053A1 (ja) 導電性ボール、電子部品の電極の形成方法および電子部品ならびに電子機器
TWI242866B (en) Process of forming lead-free bumps on electronic component
US7325716B2 (en) Dense intermetallic compound layer
TW201415563A (zh) 具有奈米雙晶銅之電性連接體、其製備方法、以及包含其之電性連接結構
JP2003290974A (ja) 電子回路装置の接合構造及びそれに用いる電子部品
JP2000150574A (ja) 半導体装置及び半田による接合方法
JP2007123577A (ja) 半導体装置
TWI247396B (en) Bump and the fabricating method thereof
JPH10261643A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5099644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees