JP2000150574A - 半導体装置及び半田による接合方法 - Google Patents
半導体装置及び半田による接合方法Info
- Publication number
- JP2000150574A JP2000150574A JP32319798A JP32319798A JP2000150574A JP 2000150574 A JP2000150574 A JP 2000150574A JP 32319798 A JP32319798 A JP 32319798A JP 32319798 A JP32319798 A JP 32319798A JP 2000150574 A JP2000150574 A JP 2000150574A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- film
- substrate
- compound
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 電極への半田の濡れ性を確保するとともに、
バリア層のＮｉ等の半田中への拡散を抑制して半田接合
の機械的強度を向上させる。 【解決手段】 第１の基板２１と第２の基板２６にそれ
ぞれ形成された少なくともＮｉ膜又はＮｉ合金膜２３
ａ，２８を有する電極同士がＳｎを主成分とする半田２
５ｂにより接合されてなる半導体装置において、Ｎｉ膜
又はＮｉ合金膜２３ａ，２８と半田２５ｂとの間に半田
２５ｂと接するようにＡｕ−Ｓｎ化合物膜３１ａ，３１
ｂが介在している。
バリア層のＮｉ等の半田中への拡散を抑制して半田接合
の機械的強度を向上させる。 【解決手段】 第１の基板２１と第２の基板２６にそれ
ぞれ形成された少なくともＮｉ膜又はＮｉ合金膜２３
ａ，２８を有する電極同士がＳｎを主成分とする半田２
５ｂにより接合されてなる半導体装置において、Ｎｉ膜
又はＮｉ合金膜２３ａ，２８と半田２５ｂとの間に半田
２５ｂと接するようにＡｕ−Ｓｎ化合物膜３１ａ，３１
ｂが介在している。
Description
本発明は、半導体装置及び半田による接合方法に関し、
より詳しくは、Ｓｎを主成分とする半田のバンプを用い
て電子部品と回路基板とを接続する半導体装置及び半田
による接合方法に関する。
より詳しくは、Ｓｎを主成分とする半田のバンプを用い
て電子部品と回路基板とを接続する半導体装置及び半田
による接合方法に関する。
【０００１】
【従来の技術】電子機器部品は半田によって接合される
部分が大多数である。接合に用いられる半田では、一般
の電子部品ではＳｎ−Ｐｂ共晶半田（溶融温度１８３
℃）が広く用いられている。
部分が大多数である。接合に用いられる半田では、一般
の電子部品ではＳｎ−Ｐｂ共晶半田（溶融温度１８３
℃）が広く用いられている。
【０００２】一方、接合に用いられる半田では、Ｐｂに
５％のＳｎが添加された溶融温度３１４℃の半田（以
下、Ｐｂ−５Ｓｎと称し、類似の表示はこれと同じよう
な内容を表す。）が知られている。ＬＳＩや回路基板上
の配線は一般的にＡｌが用いられており、このような半
田を用いてＡｌ配線との接合を行おうとすると、半田が
弾かれてＡｌ配線の上に直接半田付けすることはできな
い。このため、Ａｌ配線との密着性を高めるための密着
層と、半田が拡散しないためのバリア層と、半田に濡れ
やすい金属からなる濡れ性向上層とが積層された電極を
形成し、このような構成の電極上に半田付けを行って他
の電極との接合を形成している。この場合、高い接合強
度を得るための電極材料及び電極の積層構造を必要とす
る。
５％のＳｎが添加された溶融温度３１４℃の半田（以
下、Ｐｂ−５Ｓｎと称し、類似の表示はこれと同じよう
な内容を表す。）が知られている。ＬＳＩや回路基板上
の配線は一般的にＡｌが用いられており、このような半
田を用いてＡｌ配線との接合を行おうとすると、半田が
弾かれてＡｌ配線の上に直接半田付けすることはできな
い。このため、Ａｌ配線との密着性を高めるための密着
層と、半田が拡散しないためのバリア層と、半田に濡れ
やすい金属からなる濡れ性向上層とが積層された電極を
形成し、このような構成の電極上に半田付けを行って他
の電極との接合を形成している。この場合、高い接合強
度を得るための電極材料及び電極の積層構造を必要とす
る。
【０００３】現状のＳｎ−Ｐｂ系半田では密着層にＴ
ｉ，Ｃｒを用い、バリア層にＣｕ，Ｎｉを用い、濡れ性
向上層にＡｕ，Ａｇ，Ｐｄ等を用いている。
ｉ，Ｃｒを用い、バリア層にＣｕ，Ｎｉを用い、濡れ性
向上層にＡｕ，Ａｇ，Ｐｄ等を用いている。
【０００４】また、現在ＬＳＩの実装方法として主流と
なっているフリップチップ実装では、半田バンプをＬＳ
Ｉチップの活性領域にアレイ状に配置するため、半田材
料中のＰｂから発生するα線によりソフトエラーが起こ
るという問題がある。特に、素子の微細化、低電圧化が
進行するにしたがってソフトエラーが増大し、問題とな
っている。
なっているフリップチップ実装では、半田バンプをＬＳ
Ｉチップの活性領域にアレイ状に配置するため、半田材
料中のＰｂから発生するα線によりソフトエラーが起こ
るという問題がある。特に、素子の微細化、低電圧化が
進行するにしたがってソフトエラーが増大し、問題とな
っている。
【０００５】また、環境問題の点からもＰｂを含まない
半田材料が要求され、Ｓｎを主成分とする半田の開発が
盛んに行われている。
半田材料が要求され、Ｓｎを主成分とする半田の開発が
盛んに行われている。
【０００６】しかしながら、Ｓｎを主成分とする半田に
よりバンプ接合する際に、Ｐｂ−５Ｓｎ半田と比較して
Ｓｎ成分が多いため、Ｐｂ−５Ｓｎ半田で使用する電極
構成では、パンプ形成工程中で、電極上に形成した半田
バンプを融点以上に加熱して溶融させたときに、バリア
層の役割をするＮｉが半田中に拡散してＮｉ膜の膜厚が
減少し、半田がＮｉ膜の下地の金属膜と接触するように
なる。このとき、半田が下地の金属膜に弾かれて、半田
バンプの欠落や接合強度の低下等の接合不良が多く発生
することが分かった。
よりバンプ接合する際に、Ｐｂ−５Ｓｎ半田と比較して
Ｓｎ成分が多いため、Ｐｂ−５Ｓｎ半田で使用する電極
構成では、パンプ形成工程中で、電極上に形成した半田
バンプを融点以上に加熱して溶融させたときに、バリア
層の役割をするＮｉが半田中に拡散してＮｉ膜の膜厚が
減少し、半田がＮｉ膜の下地の金属膜と接触するように
なる。このとき、半田が下地の金属膜に弾かれて、半田
バンプの欠落や接合強度の低下等の接合不良が多く発生
することが分かった。
【０００７】また、Ｎｉ膜やＣｕ膜の膜厚を厚くして上
記不具合を防止しようとした場合、Ｓｎを主成分とする
半田中へのＮｉ等の拡散は速く、バンプ形成工程中で半
田中に多量のＮｉ等が拡散し、Ｓｎと金属間化合物を形
成する。このため、半田の機械的強度が低下し、接合部
の信頼性を著しく低下させることが分かった。
記不具合を防止しようとした場合、Ｓｎを主成分とする
半田中へのＮｉ等の拡散は速く、バンプ形成工程中で半
田中に多量のＮｉ等が拡散し、Ｓｎと金属間化合物を形
成する。このため、半田の機械的強度が低下し、接合部
の信頼性を著しく低下させることが分かった。
【０００８】また、熱サイクル試験等の熱負荷によっ
て、バリア層のＮｉ等が半田中に拡散して電極面積を減
少させ、信頼性を低下させることも分かった。
て、バリア層のＮｉ等が半田中に拡散して電極面積を減
少させ、信頼性を低下させることも分かった。
【０００９】さらに、一般の電子機器の電極表面層に
は、酸化防止膜としてＡｕが多く用いられている。Ａｕ
はＳｎを主成分とする半田、例えばＰｂ−６３Ｓｎ半田
中に拡散しやすいため、Ａｕの膜厚が厚いと半田中に溶
け込むＡｕの量が多くなり、Ａｕ−Ｓｎ金属間化合物に
よって半田の機械的強度が低下し、寿命が短くなる。
は、酸化防止膜としてＡｕが多く用いられている。Ａｕ
はＳｎを主成分とする半田、例えばＰｂ−６３Ｓｎ半田
中に拡散しやすいため、Ａｕの膜厚が厚いと半田中に溶
け込むＡｕの量が多くなり、Ａｕ−Ｓｎ金属間化合物に
よって半田の機械的強度が低下し、寿命が短くなる。
【００１０】そこで、特開平３−６６４９２号公報では
Ｓｎ−Ａｇ系半田を用いて接合を形成する方法が開示さ
れており、Ａｕが半田中に拡散して反応しても、Ａｇの
作用によりＡｕ−Ｓｎ金属間化合物を半田中に分散させ
て機械的強度が低下しないようにしている。
Ｓｎ−Ａｇ系半田を用いて接合を形成する方法が開示さ
れており、Ａｕが半田中に拡散して反応しても、Ａｇの
作用によりＡｕ−Ｓｎ金属間化合物を半田中に分散させ
て機械的強度が低下しないようにしている。
【００１１】
【発明が解決しようとする課題】しかし、Ｓｎ−Ａｇ系
半田を用いた場合、フリップチップ実装などのようにＬ
ＳＩチップの電極と回路基板の電極の間のギャップが１
００μｍ以下になると、半田部分が少なくなって半田の
応力緩和効果が小さくなり、電極部分にかかる応力が大
きくなる。しかも、バリア層の金属の拡散によって半田
が喰われ、半田と電極との接続面積が減少してくるとそ
の影響はますます大きくなる。このため、半田接合が剥
がれやすくなり、信頼性が低下する。
半田を用いた場合、フリップチップ実装などのようにＬ
ＳＩチップの電極と回路基板の電極の間のギャップが１
００μｍ以下になると、半田部分が少なくなって半田の
応力緩和効果が小さくなり、電極部分にかかる応力が大
きくなる。しかも、バリア層の金属の拡散によって半田
が喰われ、半田と電極との接続面積が減少してくるとそ
の影響はますます大きくなる。このため、半田接合が剥
がれやすくなり、信頼性が低下する。
【００１２】また、濡れ性向上層のＡｕ膜は酸化防止効
果と半田中への拡散量との兼ね合いを考慮し、さらに最
低限濡れ性を確保できるような膜厚でよいため、その膜
厚を０．１μｍ以下と薄くしていることが多い。この場
合、半田付け時の濡れ性不良がでないように、半田付け
時間を長くして半田付け温度も従来よりも高温で行うよ
うにしている。このため、Ｓｎを主成分とする半田を使
用し、Ｎｉ膜やＮｉ合金膜をバリア層とする場合には、
バリア層のＮｉが半田中に多量に拡散し、このため半田
接合の機械的強度を弱め、信頼性を低下させている。
果と半田中への拡散量との兼ね合いを考慮し、さらに最
低限濡れ性を確保できるような膜厚でよいため、その膜
厚を０．１μｍ以下と薄くしていることが多い。この場
合、半田付け時の濡れ性不良がでないように、半田付け
時間を長くして半田付け温度も従来よりも高温で行うよ
うにしている。このため、Ｓｎを主成分とする半田を使
用し、Ｎｉ膜やＮｉ合金膜をバリア層とする場合には、
バリア層のＮｉが半田中に多量に拡散し、このため半田
接合の機械的強度を弱め、信頼性を低下させている。
【００１３】本発明は、上記の従来例の問題点に鑑みて
創作されたものであり、電極への半田の濡れ性を確保す
るとともに、バリア層のＮｉ等の半田中への拡散を抑制
して半田接合の機械的強度を向上させることができる半
導体装置及び半田による接合方法を提供するものであ
る。
創作されたものであり、電極への半田の濡れ性を確保す
るとともに、バリア層のＮｉ等の半田中への拡散を抑制
して半田接合の機械的強度を向上させることができる半
導体装置及び半田による接合方法を提供するものであ
る。
【００１４】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は半導体装置に係り、第１の基板と
第２の基板にそれぞれ形成された少なくともＮｉ膜又は
Ｎｉ合金膜を有する電極同士がＳｎを主成分とする半田
により接合されてなる半導体装置において、前記Ｎｉ膜
又はＮｉ合金膜と前記半田との間に前記半田と接するよ
うにＡｕ−Ｓｎ化合物層が介在していることを特徴とし
ている。
め、請求項１の発明は半導体装置に係り、第１の基板と
第２の基板にそれぞれ形成された少なくともＮｉ膜又は
Ｎｉ合金膜を有する電極同士がＳｎを主成分とする半田
により接合されてなる半導体装置において、前記Ｎｉ膜
又はＮｉ合金膜と前記半田との間に前記半田と接するよ
うにＡｕ−Ｓｎ化合物層が介在していることを特徴とし
ている。
【００１５】請求項２に係る発明は請求項１記載の半導
体装置に係り、前記半田中のＳｎの含有量が８０ｗｔ％
以上であることを特徴としている。
体装置に係り、前記半田中のＳｎの含有量が８０ｗｔ％
以上であることを特徴としている。
【００１６】請求項３に係る発明は請求項１又は２に記
載の半導体装置に係り、前記Ｎｉ膜又はＮｉ合金膜と前
記Ａｕ−Ｓｎ化合物膜の間にＳｎ−Ｎｉ化合物膜が介在
していることを特徴としている。
載の半導体装置に係り、前記Ｎｉ膜又はＮｉ合金膜と前
記Ａｕ−Ｓｎ化合物膜の間にＳｎ−Ｎｉ化合物膜が介在
していることを特徴としている。
【００１７】請求項４に係る発明は半田による接合方法
に係り、第１の基板上に少なくともＮｉ膜又はＮｉ合金
膜と最上部のＡｕ膜とを有する多層の電極を形成する工
程と、第２の基板上に少なくともＮｉ膜又はＮｉ合金膜
と最上部のＡｕ膜とを有する多層の電極を形成する工程
と、前記第１の基板又は前記第２の基板のうち少なくと
もいずれかの前記電極のＡｕ膜上にＳｎを主成分とする
半田によりバンプを形成する工程と、前記第１の基板又
は前記第２の基板とを前記電極形成面が向かい合うよう
に対向させ、前記電極と前記バンプ又は前記バンプ同士
を相互に接触させる工程と、前記バンプを加熱し、溶融
させて、前記Ａｕを前記半田中に含ませるとともに、前
記電極同士を前記半田により接合させる工程と、さらに
加熱して、前記Ｎｉ膜又はＮｉ合金膜と前記半田との間
に前記半田と接するＡｕ−Ｓｎ化合物層を形成すること
を特徴としている。
に係り、第１の基板上に少なくともＮｉ膜又はＮｉ合金
膜と最上部のＡｕ膜とを有する多層の電極を形成する工
程と、第２の基板上に少なくともＮｉ膜又はＮｉ合金膜
と最上部のＡｕ膜とを有する多層の電極を形成する工程
と、前記第１の基板又は前記第２の基板のうち少なくと
もいずれかの前記電極のＡｕ膜上にＳｎを主成分とする
半田によりバンプを形成する工程と、前記第１の基板又
は前記第２の基板とを前記電極形成面が向かい合うよう
に対向させ、前記電極と前記バンプ又は前記バンプ同士
を相互に接触させる工程と、前記バンプを加熱し、溶融
させて、前記Ａｕを前記半田中に含ませるとともに、前
記電極同士を前記半田により接合させる工程と、さらに
加熱して、前記Ｎｉ膜又はＮｉ合金膜と前記半田との間
に前記半田と接するＡｕ−Ｓｎ化合物層を形成すること
を特徴としている。
【００１８】請求項５に係る発明は半田による接合方法
に係り、第１の基板上に少なくともＮｉ膜又はＮｉ合金
膜を有する電極を形成する工程と、第２の基板上に少な
くともＮｉ膜又はＮｉ合金膜を有する電極を形成する工
程と、前記第１の基板又は前記第２の基板のうち少なく
ともいずれか一の前記電極の上にＳｎを主成分とし、Ａ
ｕを含有する半田によりバンプを形成する工程と、前記
第１の基板又は前記第２の基板とを前記電極形成面が向
かい合うように対向させ、前記電極と前記バンプ又は前
記バンプ同士を相互に接触させる工程と、前記バンプを
加熱し、溶融させて前記電極同士を前記半田により接合
させる工程と、さらに加熱して、前記Ｎｉ膜又はＮｉ合
金膜と前記半田との間に前記半田と接するＡｕ−Ｓｎ化
合物層を形成することを特徴としている。
に係り、第１の基板上に少なくともＮｉ膜又はＮｉ合金
膜を有する電極を形成する工程と、第２の基板上に少な
くともＮｉ膜又はＮｉ合金膜を有する電極を形成する工
程と、前記第１の基板又は前記第２の基板のうち少なく
ともいずれか一の前記電極の上にＳｎを主成分とし、Ａ
ｕを含有する半田によりバンプを形成する工程と、前記
第１の基板又は前記第２の基板とを前記電極形成面が向
かい合うように対向させ、前記電極と前記バンプ又は前
記バンプ同士を相互に接触させる工程と、前記バンプを
加熱し、溶融させて前記電極同士を前記半田により接合
させる工程と、さらに加熱して、前記Ｎｉ膜又はＮｉ合
金膜と前記半田との間に前記半田と接するＡｕ−Ｓｎ化
合物層を形成することを特徴としている。
【００１９】請求項６の発明は請求項４又は５に記載の
半田による接合方法に係り、前記半田中のＳｎの含有量
が８０ｗｔ％以上であることを特徴としている。
半田による接合方法に係り、前記半田中のＳｎの含有量
が８０ｗｔ％以上であることを特徴としている。
【００２０】請求項７の発明は請求項４乃至６のいずれ
か一に記載の半田による接合方法に係り、前記電極同士
を前記半田により接合したときの前記半田中のＡｕの含
有量が０．１ｗｔ％以上、２０ｗｔ％以下であることを
特徴としている。
か一に記載の半田による接合方法に係り、前記電極同士
を前記半田により接合したときの前記半田中のＡｕの含
有量が０．１ｗｔ％以上、２０ｗｔ％以下であることを
特徴としている。
【００２１】請求項８の発明は請求項４乃至７のうちい
ずれか一に記載の半田による接合方法に係り、前記半田
は、前記Ｓｎのほかに、Ａｇ，Ｂｉ，Ｃｕ，Ｉｎ，Ｎ
ｉ，Ｓｂ，又はＺｎのうち少なくともいずれか一つを含
むことを特徴としている。
ずれか一に記載の半田による接合方法に係り、前記半田
は、前記Ｓｎのほかに、Ａｇ，Ｂｉ，Ｃｕ，Ｉｎ，Ｎ
ｉ，Ｓｂ，又はＺｎのうち少なくともいずれか一つを含
むことを特徴としている。
【００２２】請求項９の発明は請求項４乃至８うちのい
ずれか一に記載の半田による接合方法に係り、前記Ａｕ
−Ｓｎ化合物層を形成する加熱温度は、前記半田の溶融
温度よりも低いことを特徴とすることを特徴としてい
る。
ずれか一に記載の半田による接合方法に係り、前記Ａｕ
−Ｓｎ化合物層を形成する加熱温度は、前記半田の溶融
温度よりも低いことを特徴とすることを特徴としてい
る。
【００２３】請求項１０の発明は請求項４乃至９うちの
いずれか一に記載の半田による接合方法に係り、前記Ｎ
ｉ膜又はＮｉ合金膜と前記Ａｕ−Ｓｎ化合物膜の間にＳ
ｎ−Ｎｉ化合物膜が形成されることを特徴としている。
いずれか一に記載の半田による接合方法に係り、前記Ｎ
ｉ膜又はＮｉ合金膜と前記Ａｕ−Ｓｎ化合物膜の間にＳ
ｎ−Ｎｉ化合物膜が形成されることを特徴としている。
【００２４】ところで、Ｎｉ膜又はＮｉを含む合金膜と
Ａｕ膜とを有する電極同士をＳｎを主成分とする半田で
接合した場合、本願発明者によって以下のことが見いだ
された。
Ａｕ膜とを有する電極同士をＳｎを主成分とする半田で
接合した場合、本願発明者によって以下のことが見いだ
された。
【００２５】即ち、電極の表面層の構成材料であるＡｕ
が半田中に拡散してＡｕ−Ｓｎ化合物が形成され、半田
中に分散する。一方、同じく電極の構成材料であるＮｉ
はＡｕと比較してＳｎ含有半田中への拡散速度が遅いた
め、ほとんどは電極の直上でＳｎ−Ｎｉ化合物を形成す
る。更に、分散したＡｕ−Ｓｎ化合物は半田の融点以下
の加熱によってＳｎ−Ｎｉ化合物の周りに凝集する。ま
た、Ｓｎ−Ｎｉ化合物の周りに凝集して形成されたＡｕ
−Ｓｎ化合物層はＳｎを主成分とする半田中へのＮｉの
拡散を抑制する効果がある。
が半田中に拡散してＡｕ−Ｓｎ化合物が形成され、半田
中に分散する。一方、同じく電極の構成材料であるＮｉ
はＡｕと比較してＳｎ含有半田中への拡散速度が遅いた
め、ほとんどは電極の直上でＳｎ−Ｎｉ化合物を形成す
る。更に、分散したＡｕ−Ｓｎ化合物は半田の融点以下
の加熱によってＳｎ−Ｎｉ化合物の周りに凝集する。ま
た、Ｓｎ−Ｎｉ化合物の周りに凝集して形成されたＡｕ
−Ｓｎ化合物層はＳｎを主成分とする半田中へのＮｉの
拡散を抑制する効果がある。
【００２６】本発明の半導体装置は、第１の基板と第２
の基板にそれぞれ形成された少なくともＮｉ膜又はＮｉ
合金膜を有する電極同士がＳｎを主成分とする半田によ
り接合され、Ｎｉ膜又はＮｉ合金膜と半田との間に半田
と接するようにＡｕ−Ｓｎ化合物層を介在させている。
の基板にそれぞれ形成された少なくともＮｉ膜又はＮｉ
合金膜を有する電極同士がＳｎを主成分とする半田によ
り接合され、Ｎｉ膜又はＮｉ合金膜と半田との間に半田
と接するようにＡｕ−Ｓｎ化合物層を介在させている。
【００２７】即ち、Ｎｉ膜又はＮｉ合金膜と半田との間
に介在するＡｕ−Ｓｎ化合物層がＮｉの拡散を抑制する
機能を有するため、Ｓｎ系半田中へのＮｉの拡散を抑制
することができる。
に介在するＡｕ−Ｓｎ化合物層がＮｉの拡散を抑制する
機能を有するため、Ｓｎ系半田中へのＮｉの拡散を抑制
することができる。
【００２８】また、本発明の半田接合の形成方法におい
ては、Ｓｎを主成分とする半田を溶融して少なくともＮ
ｉ膜又はＮｉをふくむ合金膜と最上層のＡｕ膜とを有す
る電極同士を接合し、さらに加熱してＮｉ膜又はＮｉを
ふくむ合金膜と半田との間に半田と接するＡｕ−Ｓｎ化
合物層を形成している。
ては、Ｓｎを主成分とする半田を溶融して少なくともＮ
ｉ膜又はＮｉをふくむ合金膜と最上層のＡｕ膜とを有す
る電極同士を接合し、さらに加熱してＮｉ膜又はＮｉを
ふくむ合金膜と半田との間に半田と接するＡｕ−Ｓｎ化
合物層を形成している。
【００２９】又は、電極の最上層にＡｕ膜を用いない場
合、或いはＡｕ膜の膜厚が薄い場合には、Ａｕを含有さ
せたＳｎを主成分とする半田を用いている。
合、或いはＡｕ膜の膜厚が薄い場合には、Ａｕを含有さ
せたＳｎを主成分とする半田を用いている。
【００３０】これらの場合いずれも、半田による接合を
形成した後の半田中に含まれるＡｕの量が０．１ｗｔ％
〜２０ｗｔ％程度になるように膜厚調整や含有量の調整
を行うようにすることが好ましい。
形成した後の半田中に含まれるＡｕの量が０．１ｗｔ％
〜２０ｗｔ％程度になるように膜厚調整や含有量の調整
を行うようにすることが好ましい。
【００３１】これにより、半田による接合を形成した後
電極中のＮｉ膜等と半田の間、更には接合形成の際に電
極の直上に形成されたＳｎ−Ｎｉ化合物と半田との間に
Ａｕ−Ｓｎ化合物層を形成することができる。
電極中のＮｉ膜等と半田の間、更には接合形成の際に電
極の直上に形成されたＳｎ−Ｎｉ化合物と半田との間に
Ａｕ−Ｓｎ化合物層を形成することができる。
【００３２】即ち、Ｓｎを主成分とする半田への拡散速
度の遅いＮｉを電極の構成材料として用いた場合、接合
形成の際に電極の直上にＳｎ−Ｎｉ化合物層が形成され
るとともに、半田中にＡｕ−Ｓｎ化合物が生成して分散
する。そして、接合形成後半田の融点より低い温度でさ
らに加熱することにより、半田中に分散するＡｕ−Ｓｎ
化合物をＳｎ−Ｎｉ化合物層の周辺に凝集させることが
できる。
度の遅いＮｉを電極の構成材料として用いた場合、接合
形成の際に電極の直上にＳｎ−Ｎｉ化合物層が形成され
るとともに、半田中にＡｕ−Ｓｎ化合物が生成して分散
する。そして、接合形成後半田の融点より低い温度でさ
らに加熱することにより、半田中に分散するＡｕ−Ｓｎ
化合物をＳｎ−Ｎｉ化合物層の周辺に凝集させることが
できる。
【００３３】このようにして、電極中のＮｉ膜等と半田
の間、更にはＳｎ−Ｎｉ化合物層と半田の間にＮｉの拡
散を抑制しうるＡｕ−Ｓｎ化合物層を介在させることが
できるので、半田中へのＮｉの拡散を抑制し、電極面積
の減少を防止することができる。
の間、更にはＳｎ−Ｎｉ化合物層と半田の間にＮｉの拡
散を抑制しうるＡｕ−Ｓｎ化合物層を介在させることが
できるので、半田中へのＮｉの拡散を抑制し、電極面積
の減少を防止することができる。
【００３４】これによって、半田接合形成の工程中のバ
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。
【００３５】また、Ａｕ−Ｓｎ化合物層と半田の界面に
応力が集中するが、接合形成後の加熱時間を長くし、或
いは半田中のＡｕの量を増やして厚いＡｕ−Ｓｎ化合物
層を形成することによって、半田接合への応力が集中す
る箇所を半田接合の中央部へとシフトさせることができ
る。このため、半田接合への応力を両基板に分散して緩
和することができ、寿命を向上させる効果がある。
応力が集中するが、接合形成後の加熱時間を長くし、或
いは半田中のＡｕの量を増やして厚いＡｕ−Ｓｎ化合物
層を形成することによって、半田接合への応力が集中す
る箇所を半田接合の中央部へとシフトさせることができ
る。このため、半田接合への応力を両基板に分散して緩
和することができ、寿命を向上させる効果がある。
【００３６】さらに、熱サイクル試験等の加熱によりＡ
ｕ−Ｓｎ化合物層の成長が促進されて厚いＡｕ−Ｓｎ化
合物層が形成されるため、半田中へのＮｉ拡散をさらに
抑制する効果が得られる。
ｕ−Ｓｎ化合物層の成長が促進されて厚いＡｕ−Ｓｎ化
合物層が形成されるため、半田中へのＮｉ拡散をさらに
抑制する効果が得られる。
【００３７】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
【００３８】（第１の実施の形態）図１〜図３は、本発
明の第１の実施の形態に係る半田による接合方法及びそ
の方法により作成された半導体装置について示す断面図
である。
明の第１の実施の形態に係る半田による接合方法及びそ
の方法により作成された半導体装置について示す断面図
である。
【００３９】それらの図のうち、図３は本発明の第１の
実施の形態に係る半田による接合方法により作成された
半導体装置について示す断面図である。
実施の形態に係る半田による接合方法により作成された
半導体装置について示す断面図である。
【００４０】その半導体装置は、図３に示すように、窒
化アルミニウム基板（ＡｌＮ基板）或いはアルミナ基板
上に図示しない接続電極や回路配線が形成された回路基
板２６と、図示しないトランジスタや配線や接続電極等
からなる集積回路が形成された半導体基板２１とが相互
の接続電極等の形成面が対向するように積層され、それ
ぞれの接続電極が半田２５ｂで接合されている構成を有
する。
化アルミニウム基板（ＡｌＮ基板）或いはアルミナ基板
上に図示しない接続電極や回路配線が形成された回路基
板２６と、図示しないトランジスタや配線や接続電極等
からなる集積回路が形成された半導体基板２１とが相互
の接続電極等の形成面が対向するように積層され、それ
ぞれの接続電極が半田２５ｂで接合されている構成を有
する。
【００４１】この場合、半田２５ｂの材料として錫（Ｓ
ｎ）中に銀（Ａｇ）が３．５ｗｔ％含有されたものが用
いられている。
ｎ）中に銀（Ａｇ）が３．５ｗｔ％含有されたものが用
いられている。
【００４２】また、接合用の半田２５ｂは半導体基板２
１上のＮｉ膜２３ａを有する電極と回路基板２６上のＮ
ｉ膜２８を有する電極の間に形成され、さらに、各Ｎｉ
膜２３ａ及び２８と半田２５ｂとの間にそれぞれ少なく
とも半田２５ｂと接するようにＡｕ−Ｓｎ化合物膜３１
ａ，３１ｂが形成されている構成を有している。
１上のＮｉ膜２３ａを有する電極と回路基板２６上のＮ
ｉ膜２８を有する電極の間に形成され、さらに、各Ｎｉ
膜２３ａ及び２８と半田２５ｂとの間にそれぞれ少なく
とも半田２５ｂと接するようにＡｕ−Ｓｎ化合物膜３１
ａ，３１ｂが形成されている構成を有している。
【００４３】また、上記半導体装置を製造する場合、半
田バンプを溶融して接合用の半田２５ｂを形成する関係
上、実際には、電極の直上にＳｎ−Ｎｉ化合物膜３０
ａ，３０ｂが形成されるため、広くはＮｉ膜２３ａ，２
８と接合用の半田２５ｂとの間、狭くはＳｎ−Ｎｉ化合
物膜３０ａ，３０ｂと接合用の半田２５ｂとの間にＡｕ
−Ｓｎ化合物膜３１ａ，３１ｂが介在することになる。
田バンプを溶融して接合用の半田２５ｂを形成する関係
上、実際には、電極の直上にＳｎ−Ｎｉ化合物膜３０
ａ，３０ｂが形成されるため、広くはＮｉ膜２３ａ，２
８と接合用の半田２５ｂとの間、狭くはＳｎ−Ｎｉ化合
物膜３０ａ，３０ｂと接合用の半田２５ｂとの間にＡｕ
−Ｓｎ化合物膜３１ａ，３１ｂが介在することになる。
【００４４】さらに、Ｎｉ膜２３ａと半導体基板２１の
間、Ｎｉ電極２８と回路基板２６との間にはそれぞれ密
着層としてＴｉ膜２２ａ，２７が介在している。
間、Ｎｉ電極２８と回路基板２６との間にはそれぞれ密
着層としてＴｉ膜２２ａ，２７が介在している。
【００４５】次に、図１〜図３を参照しながら上記半導
体装置を作成する方法について説明する。
体装置を作成する方法について説明する。
【００４６】まず、図１（ａ）に示すように、トランジ
スタや配線等からなる集積回路が形成された半導体基板
２１上に密着層となる膜厚１００ｎｍのＴｉ膜２２をス
パッタ法により形成し、メッキ法によりＴｉ膜２２上に
バリア層となる膜厚２μｍのＮｉ膜２３を形成し、その
上に同じくメッキ法により濡れ性向上層となる膜厚７０
０ｎｍのＡｕ膜２４を形成する。
スタや配線等からなる集積回路が形成された半導体基板
２１上に密着層となる膜厚１００ｎｍのＴｉ膜２２をス
パッタ法により形成し、メッキ法によりＴｉ膜２２上に
バリア層となる膜厚２μｍのＮｉ膜２３を形成し、その
上に同じくメッキ法により濡れ性向上層となる膜厚７０
０ｎｍのＡｕ膜２４を形成する。
【００４７】このとき、図５に示すように、Ａｕ膜２４
の膜厚は半田溶融時に半田中に含まれるようになるＡｕ
の含有量に影響を及ぼすため、注意を要する。なお、図
５は半導体基板２１と回路基板２６間のギャップをパラ
メータとして半田溶融時の半田中のＡｕ含有量について
調査した結果を示すグラフであり、縦軸は線形目盛りで
表した半田中のＡｕ含有量（ｗｔ％）を示し、横軸は線
形目盛りで表した電極最上層のＡｕ膜厚（μｍ）を示
す。
の膜厚は半田溶融時に半田中に含まれるようになるＡｕ
の含有量に影響を及ぼすため、注意を要する。なお、図
５は半導体基板２１と回路基板２６間のギャップをパラ
メータとして半田溶融時の半田中のＡｕ含有量について
調査した結果を示すグラフであり、縦軸は線形目盛りで
表した半田中のＡｕ含有量（ｗｔ％）を示し、横軸は線
形目盛りで表した電極最上層のＡｕ膜厚（μｍ）を示
す。
【００４８】次いで、図１（ｂ）に示すように、同じマ
スクを用いてＡｕ膜２４とＮｉ膜２３とＴｉ膜２２とを
パターニングして、半田により接合されるべき直径１０
０μｍの電極を形成する。これにより、半導体基板２１
側から密着層のＴｉ膜２２ａとバリア層のＮｉ膜２３ａ
と濡れ性向上層のＡｕ膜２４ａからなる多層の電極が形
成される。
スクを用いてＡｕ膜２４とＮｉ膜２３とＴｉ膜２２とを
パターニングして、半田により接合されるべき直径１０
０μｍの電極を形成する。これにより、半導体基板２１
側から密着層のＴｉ膜２２ａとバリア層のＮｉ膜２３ａ
と濡れ性向上層のＡｕ膜２４ａからなる多層の電極が形
成される。
【００４９】次に、図１（ｃ）に示すように、半田バン
プ２５を半導体基板２１の電極上に形成する。このよう
な半田バンプの形成方法の一例として所謂ディンプルプ
レート法と称されるものがあり、その方法を図４
（ａ），（ｂ）に示す。
プ２５を半導体基板２１の電極上に形成する。このよう
な半田バンプの形成方法の一例として所謂ディンプルプ
レート法と称されるものがあり、その方法を図４
（ａ），（ｂ）に示す。
【００５０】まず、Ｓｎ中に３．５ｗｔ％のＡｇを含む
半田粉末とフラックスビヒクルとを９：１の比率で混合
し、半田ペースト２５ｃを作成する。
半田粉末とフラックスビヒクルとを９：１の比率で混合
し、半田ペースト２５ｃを作成する。
【００５１】次いで、図４（ａ）に示すように、この半
田ペースト２５ｃを転写板５１の凹部５２に充填する。
続いて、図４（ｂ）に示すように、半田の融点以上の温
度になるように加熱して半田ペースト２５ｃを溶融し、
半田ボール２５ｄを形成する。
田ペースト２５ｃを転写板５１の凹部５２に充填する。
続いて、図４（ｂ）に示すように、半田の融点以上の温
度になるように加熱して半田ペースト２５ｃを溶融し、
半田ボール２５ｄを形成する。
【００５２】この半田ボール２５ｄに半導体基板２１の
電極を接触させて付着させ、電極上に半田バンプ２５を
形成する。形成された半田バンプ２５の形状を整え、表
面の酸化被膜を除去するため、半田バンプ２５の表面に
フラックスを塗布し、窒素中で半田の融点２８０℃以上
の温度に加熱して溶融し、凝固させる。この状態を図１
（ｃ）に示す。
電極を接触させて付着させ、電極上に半田バンプ２５を
形成する。形成された半田バンプ２５の形状を整え、表
面の酸化被膜を除去するため、半田バンプ２５の表面に
フラックスを塗布し、窒素中で半田の融点２８０℃以上
の温度に加熱して溶融し、凝固させる。この状態を図１
（ｃ）に示す。
【００５３】続いて、ダイサー等により半導体基板２１
を切断して平面形状が一辺１３ｍｍの正方形状のチップ
に分離する。
を切断して平面形状が一辺１３ｍｍの正方形状のチップ
に分離する。
【００５４】次いで、半田バンプ２５の表面にフラック
スを塗布したのち、回路基板２６の電極の上に半田パン
プ２５を位置合わせし、接触させる。回路基板２６の電
極は半導体基板２１の電極と同じ構造を有し、下から密
着層のＴｉ膜２７とバリア層のＮｉ膜２８と濡れ性向上
層のＡｕ膜２９とが順に積層されてなる。図２（ａ）に
示すように、回路基板２６の電極の上に半導体基板２１
上の半田パンプ２５を位置合わせし、接触させる。回路
基板２６の電極は半導体基板２１の電極と同じ構造を有
し、下から密着層のＴｉ膜２７とバリア層のＮｉ膜２８
と濡れ性向上層のＡｕ膜２９とが順に積層されてなる。
スを塗布したのち、回路基板２６の電極の上に半田パン
プ２５を位置合わせし、接触させる。回路基板２６の電
極は半導体基板２１の電極と同じ構造を有し、下から密
着層のＴｉ膜２７とバリア層のＮｉ膜２８と濡れ性向上
層のＡｕ膜２９とが順に積層されてなる。図２（ａ）に
示すように、回路基板２６の電極の上に半導体基板２１
上の半田パンプ２５を位置合わせし、接触させる。回路
基板２６の電極は半導体基板２１の電極と同じ構造を有
し、下から密着層のＴｉ膜２７とバリア層のＮｉ膜２８
と濡れ性向上層のＡｕ膜２９とが順に積層されてなる。
【００５５】次に、図２（ｂ）に示すように、半田パン
プ２５を溶融温度よりも高い温度２８０℃に加熱して半
田パンプ２５を溶融させ、電極同士を半田２５ａにより
接合する。このとき、半導体基板２１表面と回路基板２
６表面との間のギャップは約６０μｍであった。従っ
て、図５より、半田中に含まれるＡｕの含有量は凡そ３
％と推定される。
プ２５を溶融温度よりも高い温度２８０℃に加熱して半
田パンプ２５を溶融させ、電極同士を半田２５ａにより
接合する。このとき、半導体基板２１表面と回路基板２
６表面との間のギャップは約６０μｍであった。従っ
て、図５より、半田中に含まれるＡｕの含有量は凡そ３
％と推定される。
【００５６】このとき、両電極の最上層のＡｕ膜２４
ａ，２９からＡｕが半田２５ａ中に拡散してＳｎと結合
し、半田２５ａ中に分散するＡｕ−Ｓｎ化合物３１が形
成される。また、電極中からＮｉが半田２５ａ中に拡散
して半田２５ａとＮｉ膜２３ａ，２８との間にＳｎ−Ｎ
ｉ化合物膜３０ａ，３０ｂが形成される。この場合、Ｎ
ｉはＳｎを主成分とする半田２５ａへの拡散速度が遅い
ため、Ｓｎ−Ｎｉ化合物膜３０ａ，３０ｂは電極の直上
に形成される。
ａ，２９からＡｕが半田２５ａ中に拡散してＳｎと結合
し、半田２５ａ中に分散するＡｕ−Ｓｎ化合物３１が形
成される。また、電極中からＮｉが半田２５ａ中に拡散
して半田２５ａとＮｉ膜２３ａ，２８との間にＳｎ−Ｎ
ｉ化合物膜３０ａ，３０ｂが形成される。この場合、Ｎ
ｉはＳｎを主成分とする半田２５ａへの拡散速度が遅い
ため、Ｓｎ−Ｎｉ化合物膜３０ａ，３０ｂは電極の直上
に形成される。
【００５７】次いで、半田２５ａを窒素中で半田２５ａ
の融点よりも低い温度１２５℃で加熱する。これによ
り、半田２５ａ中に分散するＡｕ−Ｓｎ化合物３１がＳ
ｎ−Ｎｉ化合物膜３０ａ，３０ｂの近くに凝集してＳｎ
−Ｎｉ化合物膜３０ａ，３０ｂと半田２５ｂとの間にＡ
ｕ−Ｓｎ化合物膜３１ａ，３１ｂが形成される。
の融点よりも低い温度１２５℃で加熱する。これによ
り、半田２５ａ中に分散するＡｕ−Ｓｎ化合物３１がＳ
ｎ−Ｎｉ化合物膜３０ａ，３０ｂの近くに凝集してＳｎ
−Ｎｉ化合物膜３０ａ，３０ｂと半田２５ｂとの間にＡ
ｕ−Ｓｎ化合物膜３１ａ，３１ｂが形成される。
【００５８】これにより、半導体基板２１と回路基板２
６にそれぞれ形成された電極同士がＳｎを主成分とする
半田２５ｂにより接合されて半導体基板２１と回路基板
２６間が電気的に接続されてなる半導体装置が完成す
る。
６にそれぞれ形成された電極同士がＳｎを主成分とする
半田２５ｂにより接合されて半導体基板２１と回路基板
２６間が電気的に接続されてなる半導体装置が完成す
る。
【００５９】次に、Ａｕ膜の膜厚以外上記の半導体装置
と同じ構成を有する試験用試料を作成し、これらを用い
て用いて熱サイクル試験を行った。
と同じ構成を有する試験用試料を作成し、これらを用い
て用いて熱サイクル試験を行った。
【００６０】試験試料としてＡｕ膜の膜厚を０μｍ（Ａ
ｕ膜無し），０．０５，０．５，１．０μｍと変えた４
種類の半導体装置を作成した。他の条件は第１の実施の
形態と同じである。
ｕ膜無し），０．０５，０．５，１．０μｍと変えた４
種類の半導体装置を作成した。他の条件は第１の実施の
形態と同じである。
【００６１】熱サイクル試験の試験条件は、−５５℃→
＋１２５℃→−５５℃を一サイクルとして接合部分等が
破断するまで何回か繰り返した。この場合、一サイクル
中の各温度状態は３０分間保持される。
＋１２５℃→−５５℃を一サイクルとして接合部分等が
破断するまで何回か繰り返した。この場合、一サイクル
中の各温度状態は３０分間保持される。
【００６２】その結果を表１に示す。
【００６３】
【表１】
【００６４】表１によれば、Ａｕ膜無し，及び０．０５
μｍの場合２００サイクルで破断し、０．５μｍの場合
４００サイクルで破断し、１．０μｍの場合凡そ５００
サイクルまで破断もなく良好な接合状態が維持された。
μｍの場合２００サイクルで破断し、０．５μｍの場合
４００サイクルで破断し、１．０μｍの場合凡そ５００
サイクルまで破断もなく良好な接合状態が維持された。
【００６５】以上のように、第１の実施の形態によれ
ば、Ｓｎを主成分とする半田バンプ２５を溶融して少な
くともＮｉ膜２３ａ，２８と最上層のＡｕ膜２４ａ，２
９とを有する電極同士を接合し、さらに加熱してＮｉ膜
２３ａ，２８と半田２５ｂとの間に半田２５ｂと接する
Ａｕ−Ｓｎ化合物膜３１ａ，３１ｂを形成している。
ば、Ｓｎを主成分とする半田バンプ２５を溶融して少な
くともＮｉ膜２３ａ，２８と最上層のＡｕ膜２４ａ，２
９とを有する電極同士を接合し、さらに加熱してＮｉ膜
２３ａ，２８と半田２５ｂとの間に半田２５ｂと接する
Ａｕ−Ｓｎ化合物膜３１ａ，３１ｂを形成している。
【００６６】即ち、広くは電極を構成するＮｉ膜２３
ａ，２８と半田２５ｂの間、狭くは接合形成の際に電極
の直上に形成されたＳｎ−Ｎｉ化合物膜３０ａ，３０ｂ
と半田２５ｂとの間にＮｉの拡散抑制効果を有するＡｕ
−Ｓｎ化合物層３１ａ，３１ｂを形成することができ
る。このため、半田２５ｂ中へのＮｉの拡散を抑制し、
電極面積の減少を防止することができる。
ａ，２８と半田２５ｂの間、狭くは接合形成の際に電極
の直上に形成されたＳｎ−Ｎｉ化合物膜３０ａ，３０ｂ
と半田２５ｂとの間にＮｉの拡散抑制効果を有するＡｕ
−Ｓｎ化合物層３１ａ，３１ｂを形成することができ
る。このため、半田２５ｂ中へのＮｉの拡散を抑制し、
電極面積の減少を防止することができる。
【００６７】これにより、半田による接合形成の工程中
のバンプ欠け不良を減少でき、接合形成後も良好な接合
状態を維持し、耐熱疲労寿命の向上を図ることができ
る。
のバンプ欠け不良を減少でき、接合形成後も良好な接合
状態を維持し、耐熱疲労寿命の向上を図ることができ
る。
【００６８】なお、Ａｕ−Ｓｎ化合物膜３１ａ，３１ｂ
と半田２５ｂの界面に応力が集中するが、接合形成後の
加熱時間を長くし、或いは半田２５ａ中のＡｕの量を増
やして厚いＡｕ−Ｓｎ化合物膜３１ａ，３１ｂを形成す
ることによって、半田２５ｂへの応力が集中する箇所を
半田２５ｂの中央部へとシフトさせることができる。こ
れにより、半田２５ｂへの応力を両基板２１，２６に分
散して緩和することができ、寿命を向上させる効果があ
る。
と半田２５ｂの界面に応力が集中するが、接合形成後の
加熱時間を長くし、或いは半田２５ａ中のＡｕの量を増
やして厚いＡｕ−Ｓｎ化合物膜３１ａ，３１ｂを形成す
ることによって、半田２５ｂへの応力が集中する箇所を
半田２５ｂの中央部へとシフトさせることができる。こ
れにより、半田２５ｂへの応力を両基板２１，２６に分
散して緩和することができ、寿命を向上させる効果があ
る。
【００６９】また、熱サイクル試験等の加熱によりＡｕ
−Ｓｎ化合物膜３１ａ，３１ｂの成長が促進されてより
厚いＡｕ−Ｓｎ化合物膜３１ａ，３１ｂが形成されるた
め、半田２５ｂ中へのＮｉ拡散をさらに抑制する効果が
得られる。 （第２の実施の形態）次に、図６を参照しながら第１の
実施の形態の半導体装置を作成する別の半田による接合
方法について説明する。
−Ｓｎ化合物膜３１ａ，３１ｂの成長が促進されてより
厚いＡｕ−Ｓｎ化合物膜３１ａ，３１ｂが形成されるた
め、半田２５ｂ中へのＮｉ拡散をさらに抑制する効果が
得られる。 （第２の実施の形態）次に、図６を参照しながら第１の
実施の形態の半導体装置を作成する別の半田による接合
方法について説明する。
【００７０】第１の実施の形態と異なるところは、電極
の最上層にＡｕ膜を形成せずに、半田４４中にＡｕを適
量含有させている点である。
の最上層にＡｕ膜を形成せずに、半田４４中にＡｕを適
量含有させている点である。
【００７１】まず、図示しないトランジスタや配線等か
らなる集積回路が形成された半導体基板４１上に密着層
となる膜厚１００ｎｍのＴｉ膜４２をスパッタ法により
形成し、メッキ法によりＴｉ膜４２上にバリア層となる
膜厚４μｍのＮｉ膜４３を形成する。
らなる集積回路が形成された半導体基板４１上に密着層
となる膜厚１００ｎｍのＴｉ膜４２をスパッタ法により
形成し、メッキ法によりＴｉ膜４２上にバリア層となる
膜厚４μｍのＮｉ膜４３を形成する。
【００７２】次いで、同じマスクを用いてＮｉ膜４３と
Ｔｉ膜４２とをパターニングして、図６（ａ）に示すよ
うな、半田により接合される直径１００μｍの電極を形
成する。
Ｔｉ膜４２とをパターニングして、図６（ａ）に示すよ
うな、半田により接合される直径１００μｍの電極を形
成する。
【００７３】次に、Ａｕを５ｗｔ％含むＳｎ−３．５Ａ
ｇの半田粉末とフラックスビヒクルとを９：１で混合し
て、半田ペーストを作成する。続いて、図４（ａ），
（ｂ）に示すディンプルプレート法により、半田バンプ
４４を半導体基板２１の電極上に形成する。形成された
半田バンプ４４の形状を整え、表面の酸化被膜を除去す
るため、半田バンプ４４の表面にフラックスを塗布し、
窒素中で半田の融点２８０℃以上の温度に加熱して溶融
し、凝固させる。
ｇの半田粉末とフラックスビヒクルとを９：１で混合し
て、半田ペーストを作成する。続いて、図４（ａ），
（ｂ）に示すディンプルプレート法により、半田バンプ
４４を半導体基板２１の電極上に形成する。形成された
半田バンプ４４の形状を整え、表面の酸化被膜を除去す
るため、半田バンプ４４の表面にフラックスを塗布し、
窒素中で半田の融点２８０℃以上の温度に加熱して溶融
し、凝固させる。
【００７４】次いで、半田バンプ４４の表面にフラック
スを塗布した後、回路基板４５の電極の上に半導体基板
４１の半田パンプ４４を位置合わせし、接触させる。な
お、回路基板４５の電極も半導体基板４１の電極と同じ
くＴｉ膜４６とその上のＮｉ膜４７とから構成されてい
る。
スを塗布した後、回路基板４５の電極の上に半導体基板
４１の半田パンプ４４を位置合わせし、接触させる。な
お、回路基板４５の電極も半導体基板４１の電極と同じ
くＴｉ膜４６とその上のＮｉ膜４７とから構成されてい
る。
【００７５】次に、半田パンプ４４を窒素中で溶融温度
よりも高い温度２８０℃で加熱して半田パンプ４４を溶
融させ、半田により電極同士を接合する。このとき、図
に示していないが、半田パンプ４４中のＡｕがＳｎと結
合し、半田中に分散するＡｕ−Ｓｎ化合物が形成され
る。また、図６（ｂ）に示すように、半田とＮｉ膜４
３，４７との間に介在するＳｎ−Ｎｉ化合物膜４８ａ，
４８ｂが形成される。
よりも高い温度２８０℃で加熱して半田パンプ４４を溶
融させ、半田により電極同士を接合する。このとき、図
に示していないが、半田パンプ４４中のＡｕがＳｎと結
合し、半田中に分散するＡｕ−Ｓｎ化合物が形成され
る。また、図６（ｂ）に示すように、半田とＮｉ膜４
３，４７との間に介在するＳｎ−Ｎｉ化合物膜４８ａ，
４８ｂが形成される。
【００７６】次いで、図６（ｂ）に示すように、半田の
融点よりも低い温度１２５℃で半田を加熱し、所定の時
間保持する。これにより、半田中に分散するＡｕ−Ｓｎ
化合物がＳｎ−Ｎｉ化合物膜４８ａ，４８ｂの近くに凝
集してＳｎ−Ｎｉ化合物膜４８ａ，４８ｂと半田４４ａ
との間にＡｕ−Ｓｎ化合物層４９ａ，４９ｂが形成され
る。
融点よりも低い温度１２５℃で半田を加熱し、所定の時
間保持する。これにより、半田中に分散するＡｕ−Ｓｎ
化合物がＳｎ−Ｎｉ化合物膜４８ａ，４８ｂの近くに凝
集してＳｎ−Ｎｉ化合物膜４８ａ，４８ｂと半田４４ａ
との間にＡｕ−Ｓｎ化合物層４９ａ，４９ｂが形成され
る。
【００７７】以上のようにして、半導体基板４１と回路
基板４５にそれぞれ形成された電極同士がＳｎを主成分
とする半田４４ａにより接合されて半導体基板４１と回
路基板４５間が電気的に接続されてなる半導体装置が完
成する。
基板４５にそれぞれ形成された電極同士がＳｎを主成分
とする半田４４ａにより接合されて半導体基板４１と回
路基板４５間が電気的に接続されてなる半導体装置が完
成する。
【００７８】この半導体装置について第１の実施の形態
と同じ条件で熱サイクル試験を５００サイクルまで行っ
た結果、破断もなく良好な接合状態が保持されていた。
と同じ条件で熱サイクル試験を５００サイクルまで行っ
た結果、破断もなく良好な接合状態が保持されていた。
【００７９】以上のように、第２の実施の形態によれ
ば、電極の最上層にＡｕ膜を形成せずＳｎを主成分とす
る半田４４中にＡｕを含有させて、半田４４ａを溶融し
て電極同士を接合し、加熱している。
ば、電極の最上層にＡｕ膜を形成せずＳｎを主成分とす
る半田４４中にＡｕを含有させて、半田４４ａを溶融し
て電極同士を接合し、加熱している。
【００８０】これにより、電極中のＮｉ膜４３，４７と
半田の間、更には接合形成の際に電極の直上に生成した
Ｓｎ−Ｎｉ化合物膜４８ａ，４８ｂと半田４４ａとの間
にＡｕ−Ｓｎ化合物膜４９ａ，４９ｂを形成することが
できるので、半田４４ａ中へのＮｉの拡散を抑制し、電
極面積の減少を防止することができる。
半田の間、更には接合形成の際に電極の直上に生成した
Ｓｎ−Ｎｉ化合物膜４８ａ，４８ｂと半田４４ａとの間
にＡｕ−Ｓｎ化合物膜４９ａ，４９ｂを形成することが
できるので、半田４４ａ中へのＮｉの拡散を抑制し、電
極面積の減少を防止することができる。
【００８１】これによって、半田接合形成の工程中のバ
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。な
お、上記実施の形態により本願発明の具体的な形態につ
いて説明してきたが、上記実施の形態に限られるもので
はなく、上記実施の形態から導かれる設計変更程度の種
々の変形例は本願発明の技術的範囲に含まれる。
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。な
お、上記実施の形態により本願発明の具体的な形態につ
いて説明してきたが、上記実施の形態に限られるもので
はなく、上記実施の形態から導かれる設計変更程度の種
々の変形例は本願発明の技術的範囲に含まれる。
【００８２】例えば、第１の実施の形態では、半田バン
プ２５を溶融して電極同士を接合した後の半田２５ａ中
のＡｕの含有量を凡そ３ｗｔ％としているが、これに限
られるものではなく、Ａｕ膜２４ａの膜厚や半田２５ｂ
の高さ（ギャップ）を調整して半田２５ａ中のＡｕの含
有量を任意に調整してよいが、特に０．１ｗｔ％以上、
２０ｗｔ％以下の範囲が好ましい。
プ２５を溶融して電極同士を接合した後の半田２５ａ中
のＡｕの含有量を凡そ３ｗｔ％としているが、これに限
られるものではなく、Ａｕ膜２４ａの膜厚や半田２５ｂ
の高さ（ギャップ）を調整して半田２５ａ中のＡｕの含
有量を任意に調整してよいが、特に０．１ｗｔ％以上、
２０ｗｔ％以下の範囲が好ましい。
【００８３】また、第２の実施の形態では、半田４４中
のＡｕの量、即ち半田により電極同士を接合したときの
半田４４中のＡｕの含有量を５ｗｔ％としているが、同
じく半田４４中のＡｕの含有量を任意に選択できる。特
に０．１ｗｔ％以上、２０ｗｔ％以下の範囲が好まし
い。
のＡｕの量、即ち半田により電極同士を接合したときの
半田４４中のＡｕの含有量を５ｗｔ％としているが、同
じく半田４４中のＡｕの含有量を任意に選択できる。特
に０．１ｗｔ％以上、２０ｗｔ％以下の範囲が好まし
い。
【００８４】さらに、第２の実施の形態では、電極の最
上層にＡｕ膜を形成しない場合について示しているが、
Ａｕ膜の膜厚が薄い場合にも適用できる。この場合に
も、当初の半田中のＡｕの含有量と半田溶融時に電極か
ら半田中に拡散するＡｕの量を決める、Ａｕ膜厚，ギャ
ップ寸法，加熱条件等を調整して、半田と電極金属との
接合を形成したときの半田中のＡｕの含有量を任意に調
整することができるが、同じく０．１ｗｔ％以上、２０
ｗｔ％以下の範囲が好ましい。
上層にＡｕ膜を形成しない場合について示しているが、
Ａｕ膜の膜厚が薄い場合にも適用できる。この場合に
も、当初の半田中のＡｕの含有量と半田溶融時に電極か
ら半田中に拡散するＡｕの量を決める、Ａｕ膜厚，ギャ
ップ寸法，加熱条件等を調整して、半田と電極金属との
接合を形成したときの半田中のＡｕの含有量を任意に調
整することができるが、同じく０．１ｗｔ％以上、２０
ｗｔ％以下の範囲が好ましい。
【００８５】また、第１及び第２の実施の形態では、半
田バンプ２５，４４を半導体基板２１，４１側にのみ形
成しているが、半導体基板２１，４１側と回路基板２
６，４５側両方に形成してもよい。
田バンプ２５，４４を半導体基板２１，４１側にのみ形
成しているが、半導体基板２１，４１側と回路基板２
６，４５側両方に形成してもよい。
【００８６】さらに、第１及び第２の実施の形態では、
半田はＳｎにＡｇを添加したものが用いられているが、
Ｓｎに、Ｂｉ，Ｃｕ，Ｉｎ，Ｎｉ，Ｓｂ，又はＺｎのう
ち少なくともいずれか一つを添加したものでもよい。
半田はＳｎにＡｇを添加したものが用いられているが、
Ｓｎに、Ｂｉ，Ｃｕ，Ｉｎ，Ｎｉ，Ｓｂ，又はＺｎのう
ち少なくともいずれか一つを添加したものでもよい。
【００８７】また、第１及び第２の実施の形態では、電
極のバリア層の材料としてＮｉを用いた場合に本発明を
適用しているが、Ｎｉを含む合金を用いた場合にも本発
明を適用できる。
極のバリア層の材料としてＮｉを用いた場合に本発明を
適用しているが、Ｎｉを含む合金を用いた場合にも本発
明を適用できる。
【００８８】
【発明の効果】本発明によれば、Ｓｎを主成分とする半
田を溶融して少なくともＮｉ膜又はＮｉをふくむ合金膜
と最上層のＡｕ膜とを有する電極同士を接合し、さらに
加熱してＮｉ膜又はＮｉをふくむ合金膜と半田との間に
半田と接するＡｕ−Ｓｎ化合物層を形成している。
田を溶融して少なくともＮｉ膜又はＮｉをふくむ合金膜
と最上層のＡｕ膜とを有する電極同士を接合し、さらに
加熱してＮｉ膜又はＮｉをふくむ合金膜と半田との間に
半田と接するＡｕ−Ｓｎ化合物層を形成している。
【００８９】又は、電極の最上層にＡｕ膜を用いない場
合、或いはＡｕ膜の膜厚が薄い場合には、Ａｕを含有し
たＳｎを主成分とする半田を用いることを特徴としてい
る。
合、或いはＡｕ膜の膜厚が薄い場合には、Ａｕを含有し
たＳｎを主成分とする半田を用いることを特徴としてい
る。
【００９０】従って、電極中のＮｉ膜等と半田の間、或
いは接合形成の際に電極の直上に形成されるＳｎ−Ｎｉ
化合物と半田との間にＮｉの拡散阻止効果を有するＡｕ
−Ｓｎ化合物層が形成されるので、半田中へのＮｉの拡
散を抑制し、電極面積の減少を防止することができる。
いは接合形成の際に電極の直上に形成されるＳｎ−Ｎｉ
化合物と半田との間にＮｉの拡散阻止効果を有するＡｕ
−Ｓｎ化合物層が形成されるので、半田中へのＮｉの拡
散を抑制し、電極面積の減少を防止することができる。
【００９１】これによって、半田接合形成の工程中のバ
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。
ンプ欠け不良を減少でき、接合形成後も良好な接合状態
を維持し、耐熱疲労寿命の向上を図ることができる。
【図１】本発明の第１の実施の形態に係る半田による接
合方法について示す断面図（その１）である。
合方法について示す断面図（その１）である。
【図２】本発明の第１の実施の形態に係る半田による接
合方法について示す断面図（その２）である。
合方法について示す断面図（その２）である。
【図３】本発明の第１の実施の形態に係る半田による接
合方法について示す断面図（その３）である。
合方法について示す断面図（その３）である。
【図４】本発明の第１の実施の形態に係る半田パンプの
形成方法について示す断面図である。
形成方法について示す断面図である。
【図５】本発明の第１の実施の形態に係る半田パンプの
形成方法におけるＡｕ膜の膜厚と半田中のＡｕの含有量
の相関関係について示すグラフである。
形成方法におけるＡｕ膜の膜厚と半田中のＡｕの含有量
の相関関係について示すグラフである。
【図６】本発明の第２の実施の形態に係る半田による接
合方法について示す断面図である。
合方法について示す断面図である。
【図７】従来例に係る半田による接合方法について示す
断面図である。
断面図である。
２１，４１ 半導体基板（第１の基板） ２３，２３ａ，２８，４３，４７ Ｎｉ膜 ２４，２４ａ，２９ Ａｕ膜 ３０ａ，３０ｂ，４８ａ，４８ｂ Ｓｎ−Ｎｉ化合物膜 ２５ 半田バンプ ２５ａ，４４ａ 半田 ２６，４５ 回路基板（第２の基板） ３１ Ａｕ−Ｓｎ化合物 ３１ａ，３１ｂ，４９ａ，４９ｂ Ａｕ−Ｓｎ化合物膜 ４４ Ａｕ入り半田バンプ
Claims (6)
- 【請求項１】 第１の基板と第２の基板にそれぞれ形成
された少なくともＮｉ膜又はＮｉ合金膜を有する電極同
士がＳｎを主成分とする半田により接合されてなる半導
体装置において、 前記Ｎｉ膜又はＮｉ合金膜と前記半田との間に前記半田
と接するようにＡｕ−Ｓｎ化合物膜が介在していること
を特徴とする半導体装置。 - 【請求項２】 前記Ｎｉ膜又はＮｉ合金膜と前記Ａｕ−
Ｓｎ化合物膜の間にＳｎ−Ｎｉ化合物膜が介在している
ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 第１の基板上に少なくともＮｉ膜又はＮ
ｉ合金膜と最上部のＡｕ膜とを有する多層の電極を形成
する工程と、 第２の基板上に少なくともＮｉ膜又はＮｉ合金膜と最上
部のＡｕ膜とを有する多層の電極を形成する工程と、 前記第１の基板又は前記第２の基板のうち少なくともい
ずれかの前記電極のＡｕ膜上にＳｎを主成分とする半田
によりバンプを形成する工程と、 前記第１の基板又は前記第２の基板とを前記電極形成面
が向かい合うように対向させ、前記電極と前記バンプ又
は前記バンプ同士を相互に接触させる工程と、 前記バンプを加熱し、溶融させて、前記Ａｕを前記半田
中に含ませるとともに、前記電極同士を前記半田により
接合させる工程と、 さらに加熱して、前記Ｎｉ膜又はＮｉ合金膜と前記半田
との間に前記半田と接するＡｕ−Ｓｎ化合物膜を形成す
ることを特徴とする半田による接合方法。 - 【請求項４】 第１の基板上に少なくともＮｉ膜又はＮ
ｉ合金膜を有する電極を形成する工程と、 第２の基板上に少なくともＮｉ膜又はＮｉ合金膜を有す
る電極を形成する工程と、 前記第１の基板又は前記第２の基板のうち少なくともい
ずれか一の前記電極の上にＳｎを主成分とし、Ａｕを含
有する半田によりバンプを形成する工程と、 前記第１の基板又は前記第２の基板とを前記電極形成面
が向かい合うように対向させ、前記電極と前記バンプ又
は前記バンプ同士を相互に接触させる工程と、 前記バンプを加熱し、溶融させて前記電極同士を前記半
田により接合させる工程と、 さらに加熱して、前記Ｎｉ膜又はＮｉ合金膜と前記半田
との間に前記半田と接するＡｕ−Ｓｎ化合物膜を形成す
ることを特徴とする半田による接合方法。 - 【請求項５】 前記Ａｕ−Ｓｎ化合物膜を形成する加熱
温度は、前記半田の溶融温度よりも低いことを特徴とす
る請求項３又は４に記載の半田による接合方法。 - 【請求項６】 前記Ｎｉ膜又はＮｉ合金膜と前記Ａｕ−
Ｓｎ化合物膜の間にＳｎ−Ｎｉ化合物膜が形成されるこ
とを特徴とする請求項４乃至５のいずれか一に記載の半
田による接合方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32319798A JP4011214B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置及び半田による接合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32319798A JP4011214B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置及び半田による接合方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150574A true JP2000150574A (ja) | 2000-05-30 |
| JP4011214B2 JP4011214B2 (ja) | 2007-11-21 |
Family
ID=18152143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32319798A Expired - Fee Related JP4011214B2 (ja) | 1998-11-13 | 1998-11-13 | 半導体装置及び半田による接合方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4011214B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280417A (ja) * | 2001-01-15 | 2002-09-27 | Nec Corp | 半導体装置及びその製造方法並びに半導体製造装置 |
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| JP2005197958A (ja) * | 2004-01-06 | 2005-07-21 | Toyo Commun Equip Co Ltd | 圧電発振器 |
| US7122460B2 (en) * | 2003-06-30 | 2006-10-17 | Intel Corporation | Electromigration barrier layers for solder joints |
| JP2007188943A (ja) * | 2006-01-11 | 2007-07-26 | Fujitsu Ltd | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
| WO2008018222A1 (fr) * | 2006-08-10 | 2008-02-14 | Daishinku Corporation | Dispositif piézoélectrique de vibrations |
| US7410833B2 (en) | 2004-03-31 | 2008-08-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2013093547A (ja) * | 2011-10-05 | 2013-05-16 | Fujitsu Ltd | 半導体装置、電子装置、半導体装置の製造方法 |
-
1998
- 1998-11-13 JP JP32319798A patent/JP4011214B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7611041B2 (en) | 2001-01-15 | 2009-11-03 | Nec Corporation | Semiconductor device, manufacturing method and apparatus for the same |
| JP2002280417A (ja) * | 2001-01-15 | 2002-09-27 | Nec Corp | 半導体装置及びその製造方法並びに半導体製造装置 |
| KR100541377B1 (ko) * | 2001-01-15 | 2006-01-16 | 닛본 덴끼 가부시끼가이샤 | 반도체장치, 반도체장치의 제조방법 및 반도체장치의 제조장치 |
| JP4656275B2 (ja) * | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US7282432B2 (en) | 2001-01-15 | 2007-10-16 | Nec Corporation | Semiconductor device, manufacturing method and apparatus for the same |
| US7793818B2 (en) | 2001-01-15 | 2010-09-14 | Nec Corporation | Semiconductor device, manufacturing method and apparatus for the same |
| JP2004194290A (ja) * | 2002-11-26 | 2004-07-08 | Murata Mfg Co Ltd | 電子部品の製造方法 |
| JP2004221524A (ja) * | 2003-01-10 | 2004-08-05 | Samsung Electronics Co Ltd | 半田バンプ構造及びその製造方法 |
| US7122460B2 (en) * | 2003-06-30 | 2006-10-17 | Intel Corporation | Electromigration barrier layers for solder joints |
| US7242097B2 (en) | 2003-06-30 | 2007-07-10 | Intel Corporation | Electromigration barrier layers for solder joints |
| JP4661050B2 (ja) * | 2004-01-06 | 2011-03-30 | エプソントヨコム株式会社 | 圧電発振器 |
| JP2005197958A (ja) * | 2004-01-06 | 2005-07-21 | Toyo Commun Equip Co Ltd | 圧電発振器 |
| US7410833B2 (en) | 2004-03-31 | 2008-08-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| US7923849B2 (en) | 2004-03-31 | 2011-04-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| US8026613B2 (en) | 2004-03-31 | 2011-09-27 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| JP2007188943A (ja) * | 2006-01-11 | 2007-07-26 | Fujitsu Ltd | はんだバンプ、はんだバンプの形成方法及び半導体装置 |
| JPWO2008018222A1 (ja) * | 2006-08-10 | 2009-12-24 | 株式会社大真空 | 圧電振動デバイス |
| WO2008018222A1 (fr) * | 2006-08-10 | 2008-02-14 | Daishinku Corporation | Dispositif piézoélectrique de vibrations |
| US7919908B2 (en) | 2006-08-10 | 2011-04-05 | Daishinku Corporation | Piezoelectric resonator device |
| JP5024290B2 (ja) * | 2006-08-10 | 2012-09-12 | 株式会社大真空 | 圧電振動デバイス |
| JP2011193007A (ja) * | 2011-04-21 | 2011-09-29 | Fuji Electric Co Ltd | 半導体チップおよびこれを用いた半導体装置 |
| JP2013093547A (ja) * | 2011-10-05 | 2013-05-16 | Fujitsu Ltd | 半導体装置、電子装置、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4011214B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8101514B2 (en) | Semiconductor device having elastic solder bump to prevent disconnection | |
| US7939939B1 (en) | Stable gold bump solder connections | |
| JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
| JP4051893B2 (ja) | 電子機器 | |
| US6250541B1 (en) | Method of forming interconnections on electronic modules | |
| KR100719905B1 (ko) | Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자 | |
| US7838954B2 (en) | Semiconductor structure with solder bumps | |
| JP5820991B2 (ja) | 半導体装置製造方法および半導体装置 | |
| JP2002289768A (ja) | 半導体装置およびその製法 | |
| KR101574911B1 (ko) | 실장 구조 및 그 제조 방법 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JP4011214B2 (ja) | 半導体装置及び半田による接合方法 | |
| TWI242866B (en) | Process of forming lead-free bumps on electronic component | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| US6619536B2 (en) | Solder process and solder alloy therefor | |
| JP4022139B2 (ja) | 電子装置及び電子装置の実装方法及び電子装置の製造方法 | |
| JP2015115568A (ja) | 電子装置の製造方法 | |
| JPH02278743A (ja) | インジウム半田の接合構造 | |
| JP4369643B2 (ja) | はんだ接合層 | |
| JP2001156207A (ja) | バンプ接合体及び電子部品 | |
| WO2001076335A1 (en) | Mounting structure of electronic device and method of mounting electronic device | |
| WO2024090143A1 (ja) | 装置、電気装置および基板 | |
| JP3594442B2 (ja) | 半導体装置 | |
| JP2008071792A (ja) | 半導体装置の製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050921 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070724 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070905 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |