KR20090042556A - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20090042556A KR20090042556A KR1020070108384A KR20070108384A KR20090042556A KR 20090042556 A KR20090042556 A KR 20090042556A KR 1020070108384 A KR1020070108384 A KR 1020070108384A KR 20070108384 A KR20070108384 A KR 20070108384A KR 20090042556 A KR20090042556 A KR 20090042556A
- Authority
- KR
- South Korea
- Prior art keywords
- bump
- layer
- alloy layer
- metal layer
- insulating layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Abstract
인쇄회로기판 및 그 제조방법이 개시된다. 절연층과, 상기 절연층의 상하면에 형성된 회로패턴과, 상기 회로패턴을 전기적으로 연결되도록 상기 절연층을 관통하여 형성된 범프를 포함하되, 상기 범프와 상기 회로패턴의 사이에는 상기 회로패턴과 상기 범프의 접촉력을 증가시키는 합금층이 개재된 것을 특징으로 하는 인쇄회로기판이 제공된다.
절연층, 회로패턴, 범프, 합금층
Description
본 발명은 범프를 이용한 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection)기판의 성능을 향상할 수 있는 기술이 요구되는 실정이다. 즉, HDI기판의 성능향상을 위해서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 필요하다. 종래기술에 따른 다층 인쇄회로기판의 제조공정은 드릴링, 화학동 및 전기 동도금으로 도금층을 형성하고, 회로층을 형성한다. 그러나, 이와 같은 종래의 다층 인쇄회로기판 제조공정은 핸드폰 등의 적용제품의 가격 하락에 따른 저비용에 대한 요구, 양산성을 높이기 위한 리드 타임(lead-time) 단축에 대한 요구 등을 만족시키지 못하는 문제가 있으며, 이러한 문제를 해결할 수 있는 새로운 제조공정이 요구되는 실정이다.
종래기술의 위와 같은 문제점을 보완하기 위하여 도전성 페이스트를 이용하여 층간 연결을 하는 공법이 상용화되고 있다. 그러나 이미 상용화된 도전성 페이 스트를 이용한 층간연결 공법은 동 도금을 이용한 층간연결 공정보다 비저항이 높고, 동박과의 접착력이 낮은 문제점이 있었다.
본 발명은 금속층과 범프의 접촉면에 비저항을 낮추는 인쇄회로기판 및 그 제조방법을 제공하고자 한다.
본 발명의 일 측면에 따르면, 절연층과, 상기 절연층의 상하면에 형성된 회로패턴과, 상기 회로패턴을 전기적으로 연결되도록 상기 절연층을 관통하여 형성된 범프를 포함하되, 상기 범프와 상기 회로패턴의 사이에는 상기 회로패턴과 상기 범프의 접촉력을 증가시키는 합금층이 개재된 것을 특징으로 하는 인쇄회로기판이 제공된다.
상기 합금층은 구리와 주석을 성분으로 하며, 상기 합금층은 Cu6Sn5 이거나 CuSn3일 수 있다.
본 발명의 다른 측면은, (a) 제1 금속층에 은 파우더, 은 플레이크(flake) 및 주석 파우더를 포함하는 페이스트로 범프를 형성하는 단계, (b) 상기 제1 금속층에 절연층을 적층하여 상기 범프가 상기 절연층을 관통하도록 하는 단계, (c)상 기 절연층에 제2 금속층을 가온가압하여 적층하여, 상기 제1 금속층과 상기 제2 금속층이 상기 범프로 전기적으로 연결되도록 하는 단계, 및 (d) 상기 제1 및 제2 금속층을 일부 제거하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
상기 (c) 단계는, 상기 제1 금속층과 상기 범프의 접촉면 및 상기 제2 금속층과 상기 범프의 접촉면에는 구리와 주석의 합금층이 형성되도록 가온하는 단계를 더 포함할 수 있다.
상기 합금층은 구리와 주석을 성분으로 하며, 상기 합금층은 Cu6Sn5 이거나 CuSn3일 수 있다.
이상의 과제 해결 수단과 같이, 금속층과 범프 사이에 합금층을 개재하여 인쇄회로기판을 제조함으로써 회로패턴의 층간을 신뢰성 있게 전기적으로 연결할 수 있다. 결과적으로 범프와 회로패턴의 연결부분에서저항을 낮출 수 있다.
이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 인쇄회로기판의 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번 호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법의 순서도이며, 도2 내지 도 6은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도2 내지 도 6을 참조하면, 제1 금속층(21), 범프(22), 절연층(23), 제2 금속층(24), 회로패턴(25), 합금층(26)이 도시되어 있다.
S11은 제1 금속층에 은 파우더, 은 플레이크(flake) 및 주석 파우더를 포함하는 페이스트로 범프를 형성하는 단계이다.
제1 금속층(21)은 동박을 일반적으로 사용하나, 전도성이 있는 금속이면 다른 재질을 사용할 수도 있다.
본 단계에서는 이러한 제1 금속층(21)의 상면에, 마스크를 이용하여페이스트(paste)를 범프(22) 형태로 형성한다. 페이스트에는 은(Ag) 파우더 은 플레이크 및 주석(Sn) 파우더를 포함한다. 페이스트 상태를 유지하기 위하여 에폭시 바인더(binder), 분산재 등을 더 포함할 수 있다.
도 3과 같이 범프(22)가 형성되면, 경화시키는 단계를 더 진행할 수 있다. 범프(22)는 절연층(23)을 관통할 수 있을 정도의 경도는 유지되어야 한다.
S12는 제1 금속층에 절연층을 적층하여 범프가 절연층을 관통하도록 하는 단계로서, 도 4는 이에 상응하는 공정이다.
절연층(23)은 프리프레그가 일반적으로 사용된다. 그러나, 비전도성 물질이라면 다양한 재질을 사용할 수 있다. 절연층(23)의 경도는 범프(22)의 경도보다 낮은 것이 좋다. 제1 금속층(21)에 절연층(23)을 적층하면, 범프(22)는 절연층(23)을 관통하게 되어 도 4와 같이 된다.
S13은 상기 절연층에 제2 금속층을 가온가압하여 적층하여, 상기 제1 금속층과 상기 제2 금속층이 상기 범프로 전기적으로 연결되도록 하는 단계로서 도 5는 이에 상응하는 공정이다.
제2 금속층(24)은 제1 금속층(21)과 동일한 재질인 것이 좋다. 제2 금속층(24)을 가온가압하여 절연층(23)에 적층하면, 범프(22)에 의해서 제1 금속층(21)과 제2 금속층(24)은 전기적으로 연결된다. 이때, 범프(22)에는 주석이 함유되어 있다. 주석은 비교적 낮은 온도에서 녹기 때문에 쉽게 다른 금속과 결합하여 합금층(26)을 형성한다.
특히 도 6과 같이, 제1 금속층(21)과 범프(22)의 경계면, 제2 금속층(24)과 범프(22)의 경계면에서 합금층(26)을 형성한다. 이러한 합금층(26)은 Cu6Sn5 이거나 CuSn3이다. 이러한 합금층(26)에 의해서 범프(22)와 금속층(21, 24)의 결합은 치밀하게 되어 밀착력을 높힌다. 결과적으로, 범프(22)의 비저항을 낮추게 된다.
S14는 상기 제1 및 제2 금속층을 일부 제거하여 회로패턴을 형성하는 단계이 다. 제1 및 제2 금속층(21, 24)를 에칭으로 제거하면 회로패턴(25)이 형성된다.
도 7은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다. 도 7을 참조하면, 인쇄회로기판(30), 절연층(31), 범프(32), 회로패턴(33), 합금층(34)이 도시되어 있다.
본 인쇄회로기판(30)은 절연층(31)의 상하면에 회로패턴(33)이 형성되어 있으며, 이들 회로패턴(33)은 범프(32)로서 전기적으로 연결된다. 범프(32)는 은 파우더, 은 플레이크 및 주석 파우더를 포함하여 구성된다. 또한, 에폭시 바인더를 더 포함할 수 있다.
한편, 범프(32)와 회로패턴(33)의 사이에는 합금층(34)이 개재되어 있다. 합금층(34)은 주석과 구리를 주성분으로 포함된다. 이러한 합금층(34)의 화학식은 Cu6Sn5 이거나 CuSn3이다.
이와 같이, 범프(32)와 회로패턴(33)사이에 합금층(34)이 개재됨으로써, 범프(32)와 회로패턴(33)의 밀착력은 좋아지고, 전기적 흐름도 좋아져 범프(32)로 인한 비저항은 낮아지게 된다.
한편, 이러한 합금층(34)을 범프(32)와 회로패턴(33)사이에 형성하는 방법은 도 2내지 도 6의 실시예에서 충분이 설명하였다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야 에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 5는 종래기술에 따른 범프 형성 공정도.
도 6은 본 발명의 일 실시예에 따른 범프 형성 방법의 순서도.
도 7내지 도 13은 본 발명의 일 실시예에 따른 범프 형성 공정도.
<도면의 주요부분에 대한 부호의 설명>
금속판(21) 하단 범프(22)
제1 마스크(231) 제2 마스크(232)
스퀴지(24) 제1 천공홀(251)
제2 천공홀(252) 전도성 페이스트(261, 263)
잔류 페이스트(262) 제3 천공홀(271)
상단 범프(28)
Claims (8)
- 절연층과;상기 절연층의 상하면에 형성된 회로패턴과;상기 회로패턴을 전기적으로 연결되도록 상기 절연층을 관통하여 형성된 범프를 포함하되,상기 범프와 상기 회로패턴의 사이에는 상기 회로패턴과 상기 범프의 접촉력을 증가시키는 합금층이 개재된 것을 특징으로 하는 인쇄회로기판.
- 제1항에 있어서,상기 합금층은 구리와 주석을 성분으로 하는 것을 특징으로 하는 인쇄회로기판.
- 제2항에 있어서,상기 합금층은 Cu6Sn5인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제2항에 있어서,상기 합금층은 CuSn3인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- (a) 제1 금속층에 은 파우더, 은 플레이크(flake) 및 주석 파우더를 포함하는 페이스트로 범프를 형성하는 단계;(b) 상기 제1 금속층에 절연층을 적층하여 상기 범프가 상기 절연층을 관통하도록 하는 단계;(c)상기 절연층에 제2 금속층을 가온가압하여 적층하여, 상기 제1 금속층과 상기 제2 금속층이 상기 범프로 전기적으로 연결되도록 하는 단계; 및(d) 상기 제1 및 제2 금속층을 일부 제거하여 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제5항에 있어서,상기 (c) 단계는,상기 제1 금속층과 상기 범프의 접촉면 및 상기 제2 금속층과 상기 범프의 접촉면에는 구리와 주석의 합금층이 형성되도록 가온하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제6항에 있어서,상기 구리와 주석의 합금층은 Cu6Sn5인 것을 특징으로 하는 인쇄회로기판의 제조방법.
- 제6항에 있어서,상기 구리와 주석의 합금층은 CuSn3인 것을 특징으로 하는 인쇄회로기판의 제조방법.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070108384A KR20090042556A (ko) | 2007-10-26 | 2007-10-26 | 인쇄회로기판 및 그 제조방법 |
US12/078,576 US20090107709A1 (en) | 2007-10-26 | 2008-04-01 | Printed circuit board and manufacturing method thereof |
JP2008113332A JP2009111331A (ja) | 2007-10-26 | 2008-04-24 | 印刷回路基板及びその製造方法 |
CNA2008100961060A CN101420821A (zh) | 2007-10-26 | 2008-04-29 | 印刷电路板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070108384A KR20090042556A (ko) | 2007-10-26 | 2007-10-26 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090042556A true KR20090042556A (ko) | 2009-04-30 |
Family
ID=40581355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070108384A KR20090042556A (ko) | 2007-10-26 | 2007-10-26 | 인쇄회로기판 및 그 제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20090107709A1 (ko) |
JP (1) | JP2009111331A (ko) |
KR (1) | KR20090042556A (ko) |
CN (1) | CN101420821A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023113289A1 (ko) * | 2021-12-16 | 2023-06-22 | 엘지이노텍 주식회사 | 다층 배선기판 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5573557B2 (ja) * | 2010-09-29 | 2014-08-20 | 大日本印刷株式会社 | 接合方法及び接合体 |
JP5573558B2 (ja) * | 2010-09-29 | 2014-08-20 | 大日本印刷株式会社 | 多層プリント配線板形成用の積層体の製造方法、多層プリント配線板形成用の積層体、及び多層プリント配線板 |
JP5573556B2 (ja) * | 2010-09-29 | 2014-08-20 | 大日本印刷株式会社 | 多層プリント配線板形成用の積層体並びにその製造方法、及び該積層体を用いて形成された多層プリント配線板 |
WO2012087072A2 (ko) | 2010-12-24 | 2012-06-28 | 엘지이노텍주식회사 | 인쇄회로기판 및 이의 제조 방법 |
JP7406067B2 (ja) | 2019-08-29 | 2023-12-27 | 日亜化学工業株式会社 | 配線基板及び配線基板の製造方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0412259B1 (en) * | 1989-06-16 | 1995-09-27 | Matsushita Electric Industrial Co., Ltd. | Electronic devices, method for forming end terminations thereof and paste material for forming same |
IT1273338B (it) * | 1994-02-24 | 1997-07-08 | Getters Spa | Combinazione di materiali per dispositivi erogatori di mercurio metodo di preparazione e dispositivi cosi' ottenuti |
DE19540604A1 (de) * | 1995-10-31 | 1997-05-07 | Siemens Matsushita Components | Überstromsicherung |
US6286206B1 (en) * | 1997-02-25 | 2001-09-11 | Chou H. Li | Heat-resistant electronic systems and circuit boards |
US6884944B1 (en) * | 1998-01-14 | 2005-04-26 | Mitsui Mining & Smelting Co., Ltd. | Multi-layer printed wiring boards having blind vias |
US6207259B1 (en) * | 1998-11-02 | 2001-03-27 | Kyocera Corporation | Wiring board |
US6176947B1 (en) * | 1998-12-31 | 2001-01-23 | H-Technologies Group, Incorporated | Lead-free solders |
AU1609501A (en) * | 1999-11-24 | 2001-06-04 | Honeywell International, Inc. | Physical vapor deposition targets, conductive integrated circuit metal alloy interconnections, electroplating anodes, and metal alloys for use as a conductive interconnection in an integrated circuit |
US6370013B1 (en) * | 1999-11-30 | 2002-04-09 | Kyocera Corporation | Electric element incorporating wiring board |
KR100407448B1 (ko) * | 2000-06-12 | 2003-11-28 | 가부시키가이샤 히타치세이사쿠쇼 | 전자 기기 및 반도체 장치 |
US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
US7722962B2 (en) * | 2000-12-21 | 2010-05-25 | Renesas Technology Corp. | Solder foil, semiconductor device and electronic device |
EP2045362A1 (en) * | 2001-01-19 | 2009-04-08 | The Furukawa Electric Co., Ltd. | Plated material, method of producing same, and electrical/electronic part using same |
US20050037229A1 (en) * | 2001-01-19 | 2005-02-17 | Hitoshi Tanaka | Plated material, method of producing same, and electrical / electronic part using same |
JP2002290030A (ja) * | 2001-03-23 | 2002-10-04 | Ngk Spark Plug Co Ltd | 配線基板 |
DE10146274A1 (de) * | 2001-09-19 | 2003-04-10 | Bosch Gmbh Robert | Metallische Oberfläche eines Körpers, Verfahren zur Herstellung einer strukturierten metallischen Oberfläche eines Körpers und dessen Verwendung |
JP2004006065A (ja) * | 2002-03-25 | 2004-01-08 | Mitsubishi Shindoh Co Ltd | 電気接続用嵌合型接続端子 |
JP2004179362A (ja) * | 2002-11-27 | 2004-06-24 | Kyocera Corp | 配線基板およびこれを用いた電子装置 |
US7894203B2 (en) * | 2003-02-26 | 2011-02-22 | Ibiden Co., Ltd. | Multilayer printed wiring board |
US7507502B2 (en) * | 2003-03-28 | 2009-03-24 | Hitachi Maxell, Ltd. | Negative electrode having intermetallic compound that occludes/desorbs lithium as an active material layer on collector for non-aqueous secondary battery and non-aqueous secondary battery using the same |
JP3918779B2 (ja) * | 2003-06-13 | 2007-05-23 | 松下電器産業株式会社 | 非耐熱部品のはんだ付け方法 |
US7605481B2 (en) * | 2003-10-24 | 2009-10-20 | Nippon Mining & Metals Co., Ltd. | Nickel alloy sputtering target and nickel alloy thin film |
JP4145287B2 (ja) * | 2004-06-17 | 2008-09-03 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
JP4228234B2 (ja) * | 2004-07-08 | 2009-02-25 | 株式会社フジクラ | フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部 |
JP4115979B2 (ja) * | 2004-09-24 | 2008-07-09 | 株式会社東芝 | 非鉛系はんだ材 |
WO2006040847A1 (ja) * | 2004-10-14 | 2006-04-20 | Ibiden Co., Ltd. | プリント配線板及びプリント配線板の製造方法 |
JP4569423B2 (ja) * | 2005-08-31 | 2010-10-27 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP4501818B2 (ja) * | 2005-09-02 | 2010-07-14 | 日立電線株式会社 | 銅合金材およびその製造方法 |
JP4826630B2 (ja) * | 2006-04-26 | 2011-11-30 | 千住金属工業株式会社 | ソルダペースト |
CN102738107B (zh) * | 2006-05-29 | 2014-08-27 | 瑞萨电子株式会社 | 电子部件、半导体封装件和电子器件 |
CN101513143B (zh) * | 2006-09-14 | 2011-09-28 | 住友电木株式会社 | 接合部结构及接合方法、布线板及其制造方法 |
US7629246B2 (en) * | 2007-08-30 | 2009-12-08 | National Semiconductor Corporation | High strength solder joint formation method for wafer level packages and flip applications |
-
2007
- 2007-10-26 KR KR1020070108384A patent/KR20090042556A/ko not_active Application Discontinuation
-
2008
- 2008-04-01 US US12/078,576 patent/US20090107709A1/en not_active Abandoned
- 2008-04-24 JP JP2008113332A patent/JP2009111331A/ja active Pending
- 2008-04-29 CN CNA2008100961060A patent/CN101420821A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023113289A1 (ko) * | 2021-12-16 | 2023-06-22 | 엘지이노텍 주식회사 | 다층 배선기판 |
Also Published As
Publication number | Publication date |
---|---|
US20090107709A1 (en) | 2009-04-30 |
JP2009111331A (ja) | 2009-05-21 |
CN101420821A (zh) | 2009-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9402307B2 (en) | Rigid-flexible substrate and method for manufacturing the same | |
KR100866577B1 (ko) | 인쇄회로기판의 층간 도통방법 | |
CN111418272B (zh) | 柔性印刷电路板和制造柔性印刷电路板的方法 | |
JP6406598B2 (ja) | プリント配線板及びその製造方法 | |
JP2014053604A (ja) | プリント回路基板 | |
KR20090042556A (ko) | 인쇄회로기판 및 그 제조방법 | |
CN101207971B (zh) | 电容器用粘结片和电容器内置型印刷布线板的制造方法 | |
JP2010232249A (ja) | 多層プリント配線板とその製造方法 | |
US7629559B2 (en) | Method of improving electrical connections in circuitized substrates | |
KR101138519B1 (ko) | 도전성 페이스트 및 이를 이용한 인쇄회로기판의 제조방법 | |
CN202121857U (zh) | 一种多层柔性电路板 | |
KR20090062555A (ko) | 인쇄회로기판 제조방법 | |
CN108055767B (zh) | 一种pcb及其制造方法 | |
CN201336772Y (zh) | 多层布线板 | |
CN104105334A (zh) | 印刷电路板及其制造方法 | |
CN101616534A (zh) | 多层印刷配线板及其制造方法 | |
CN101198212B (zh) | 多层印刷布线板及其制造方法 | |
KR100657406B1 (ko) | 다층 인쇄회로기판 제조방법 | |
US20090159318A1 (en) | Printed circuit board and manufacturing method thereof | |
JP4522282B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
US11910540B2 (en) | Circuit board with solder mask on internal copper pad | |
JPH10178249A (ja) | 配線基板およびその製造方法 | |
JP2008160150A (ja) | 基板の製造方法 | |
CN206790783U (zh) | 用于印刷电路的铜箔层压板 | |
JP2002076557A (ja) | 回路配線基板およびそれを用いた多層回路配線基板ならびにその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090514 Effective date: 20100820 |