WO2012087072A2 - 인쇄회로기판 및 이의 제조 방법 - Google Patents

인쇄회로기판 및 이의 제조 방법 Download PDF

Info

Publication number
WO2012087072A2
WO2012087072A2 PCT/KR2011/010057 KR2011010057W WO2012087072A2 WO 2012087072 A2 WO2012087072 A2 WO 2012087072A2 KR 2011010057 W KR2011010057 W KR 2011010057W WO 2012087072 A2 WO2012087072 A2 WO 2012087072A2
Authority
WO
WIPO (PCT)
Prior art keywords
solder resist
bump
mask
forming
opening
Prior art date
Application number
PCT/KR2011/010057
Other languages
English (en)
French (fr)
Other versions
WO2012087072A3 (ko
Inventor
류성욱
심성보
신승열
Original Assignee
엘지이노텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020100134547A external-priority patent/KR101231522B1/ko
Priority claimed from KR1020100134546A external-priority patent/KR101173397B1/ko
Application filed by 엘지이노텍주식회사 filed Critical 엘지이노텍주식회사
Priority to CN201180068501.8A priority Critical patent/CN103404244B/zh
Priority to EP11852118.6A priority patent/EP2645829B1/en
Priority to US13/997,596 priority patent/US9706652B2/en
Publication of WO2012087072A2 publication Critical patent/WO2012087072A2/ko
Publication of WO2012087072A3 publication Critical patent/WO2012087072A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Definitions

  • the present embodiment relates to a printed circuit board and a manufacturing method thereof.
  • a printed circuit board is formed by printing a circuit pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. That is, it means the circuit board which fixed the mounting position of each component, and printed and fixed the circuit pattern which connects components on the flat surface in order to mount various types of electronic elements on a flat plate.
  • 1A to 1E are cross-sectional views illustrating a bump manufacturing process in a general printed circuit board.
  • the first metal layer 2 is formed on the insulating substrate (insulating plate) 1.
  • the first metal layer 2 may be formed of copper, nickel, or an alloy thereof.
  • a first mask pattern 3 is formed on the first metal layer 2.
  • the pad 4 is formed by electroplating the first metal layer 2 with the seed layer around the formed first mask pattern 3.
  • the first metal layer 2 and the first mask pattern 3, which are unnecessary parts, are removed through a peeling and etching process.
  • the solder resist 5 exposing the formed pad 4 is formed on the insulating substrate 1 on which the pad 4 is formed.
  • a second metal layer 6 is formed on the applied solder resist 5, and a second mask pattern 7 is formed on the formed second metal layer 6.
  • the surface treatment of the solder resist 5 is performed.
  • the bumps 8 are formed on the pads 4, followed by a peeling and etching process, as shown in FIG. 1E, the second metal layer 6 and the second mask, which are unnecessary parts. Remove the pattern (7).
  • a printed circuit board having a new structure and a method of manufacturing the same are provided.
  • the present embodiment provides a printed circuit board capable of realizing a fine pitch bump in a printed circuit board of SMD (Solder Mask Defined) and NSMD (Non Solder Mask Defined) designs, and a method of manufacturing the same. .
  • the printed circuit board according to the embodiment includes an insulating layer; At least one circuit pattern or pad formed on the insulating layer; A solder resist formed on the insulating layer and having an opening exposing an upper surface of the pad; And a bump formed on the pad exposed through the opening of the solder resist and having a lower surface area narrower than the upper surface area of the pad.
  • the bumps are formed by filling the openings of the solder resist and protruding above the surface of the solder resist.
  • the bumps have the same area of the upper surface and the lower surface facing the upper surface.
  • the bumps have an area equal to that of the solder resist openings.
  • the bumps are also formed of an alloy comprising copper or an alloy comprising tin.
  • the bump also includes a first bump formed of an alloy containing copper and a second bump formed of an alloy containing tin.
  • the semiconductor device may further include a plating seed layer of the bump between the solder resist and the bump.
  • the plating seed layer protrudes over the solder resist and is formed on the side of the bump.
  • a method of manufacturing a printed circuit board forming a pad on an insulating substrate; Applying a solder resist having an opening exposing an upper surface of the pad on the insulating substrate; Forming a mask having a window for opening the opening over the solder resist; And forming a bump filling the opening of the solder resist and the window of the mask.
  • the forming of the mask may include laminating a dry film on the solder resist to open the opening.
  • the forming of the mask may include forming a mask having a window having the same area as the opening of the solder resist.
  • the forming of the bumps may include forming a plating layer covering upper and side surfaces of the mask, plating an alloy including copper or an alloy including tin as the seed layer, and openings of the solder resist. Forming a bump to fill a window of the mask.
  • the forming of the bumps may include forming a plating layer covering upper and side surfaces of the mask, plating an alloy including copper as the seed layer, and a part of an opening of the solder resist and a portion of a window of the mask. Forming a first bump to fill a, and forming a second bump to fill the opening of the solder resist and the window of the mask by plating an alloy containing tin.
  • the applying of the solder resist may include applying a solder resist filling the pad on the insulating substrate, and forming an opening exposing the top surface of the pad by laser processing the applied solder resist. do.
  • the forming of the mask may include laminating a mask for embedding the pad over the solder resist, and forming a window for exposing the pad by laser processing the stacked mask.
  • the opening of the solder resist and the window of the pad are simultaneously formed by laser processing.
  • the mask also includes a dry film.
  • the forming of the bumps may include forming a bump having an upper surface and an area of the lower surface opposite to the upper surface.
  • the forming of the bumps includes forming a bump having an area equal to an area of at least one of the solder resist openings and the window of the mask.
  • the forming of the bumps may include filling the solder resist openings and forming bumps protruding above the surface of the solder resist.
  • 1A to 1E are cross-sectional views illustrating a method for manufacturing a printed circuit board of the prior art.
  • FIG. 2 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
  • 3 to 10 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a first embodiment of the present invention in the order of process.
  • FIG. 11 is a cross-sectional view of a printed circuit board according to a second exemplary embodiment of the present invention.
  • FIGS. 12 to 15 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a second embodiment of the present invention in the order of processes.
  • 16 to 20 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to a third embodiment of the present invention in order of process.
  • 21 is a view illustrating a bump and a solder resist formed by an embodiment of the present invention.
  • 22 is a view showing a solder resist formed by an embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of a printed circuit board according to a first embodiment of the present invention.
  • the printed circuit board may include an insulating plate 110, a pad 125 connected to a circuit pattern (not shown) formed on the insulating plate 110, A bump 160 formed on the pad 125, a plating seed layer 150 of the bump 160, and a solder resist 130 covering the circuit pattern are included.
  • the insulating plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate.
  • the insulating plate 110 may include a polymer resin, it may include an epoxy-based insulating resin, and may alternatively include a polyimide-based resin.
  • a plurality of pads 125 connected to a plurality of circuit patterns are formed on the insulating plate 110.
  • the pad 125 is formed to mount an element on a printed circuit board, and refers to a pad 13 to which solder (not shown) is attached.
  • the pad 125 may be formed of a conductive material, and may be formed of an alloy including copper when the circuit pattern is formed by patterning a copper foil layer formed on the insulating plate 110.
  • the pad 125 may be formed by electroplating the plating layer 150 formed on the side surface of the solder resist 130 as a seed layer.
  • the plating layer 150 may be formed on the side surface of the solder resist 130 and the top and side surfaces of the mask 140 by chemical copper plating.
  • a plurality of bumps 160 covering the top surface of the pad 125 are formed on the pad 125.
  • the bump 160 may be formed to have an area smaller than that of the upper surface of the pad 125 by electroplating.
  • the bumps 160 are formed by plating, the areas of the upper surface of the bumps 160 and the lower surface of the bumps 160 that are opposite to each other are the same.
  • the bumps 160 may have a circular columnar shape or a square columnar shape having the same upper and lower surfaces.
  • the solder resist 130 has an opening 135 exposing the pad 125, and the bump 160 is formed by filling the opening 135. Accordingly, the bump 160 has the same area as that of the opening 135.
  • a part of the bump 160 is composed of the plating layer 150, and thus the bump 160 includes the plating layer 150.
  • the bumps 160 may be formed of an alloy including copper having the same material as the pads 125.
  • the bump 160 may be a solder bump formed of an alloy including tin.
  • a bump 160 plated with an alloy containing copper may be formed on the pad 125, or a bump 160 plated with an alloy containing tin may be formed.
  • the solder resist 130 is formed on the insulating plate 110 to cover the circuit pattern.
  • the solder resist 130 is to protect the surface of the insulating plate 110, is formed on the front surface of the insulating plate 110, and has an opening 135 that opens an upper surface of the pad 125 to be exposed.
  • the bump 160 is formed by filling the opening 135 of the solder resist 130 and protrudes from an upper surface of the solder resist 130.
  • the plating layer 150 is formed on the side surface of the solder resist 130 and protrudes from the upper surface of the solder resist 130 to extend to the side surface of the bump 160.
  • plating layer 150 is not formed on the top and side surfaces of the solder resist 130 but is formed only on the side surfaces of the solder resist 130.
  • the desmear process performed on the surface of the solder resist is omitted, and the chemical copper is formed on the side surface of the solder resist, the top surface and the side surface of the mask, so that the solder resist is generated. It can provide a printed circuit board that solves the quality problem. That is, according to the embodiment of the present invention, it is possible to reduce the manufacturing cost by minimizing the process generated during the bump formation, it is possible to effectively protect the surface of the solder resist.
  • 3 to 10 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the first embodiment of the present invention.
  • the insulating plate 110 is prepared as shown in FIG. 3.
  • a plurality of circuit patterns are formed on the insulating plate 110 of FIG. 3, and a circuit pattern may also be formed under the insulating plate 110.
  • a plurality of circuit patterns may be continuously formed on the upper or lower portion of the insulating plate 110. Otherwise, a plurality of circuit patterns may be continuously formed on both the upper and lower portions of the insulating plate 110.
  • the insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate.
  • the insulation plate 110 may include a polymer resin
  • the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.
  • the conductive layer 120 is stacked on the insulating plate 110.
  • the conductive layer 120 may be formed by electroless plating a metal including copper on the insulating plate 110.
  • the conductive layer 120 may use CCL (Copper Clad Laminate), unlike the non-electrolytic plating formed on the insulating plate 110.
  • CCL Copper Clad Laminate
  • the plating may be smoothly performed by applying roughness to the upper surface of the insulating plate 110.
  • the conductive layer 120 is etched in the stacked structure of the insulating plate 110 and the conductive layer 120 to form a pad 125 and a circuit pattern (not shown) of FIG. 4.
  • the conductive layer 120 formed on the insulating plate 110 may be formed on the upper and lower surfaces of the insulating plate 110, and accordingly, the circuit pattern (not shown) and the pad 125 may be formed. It may also be formed on the lower surface of the insulating plate 110.
  • the circuit pattern and the pad 125 are formed on at least one surface of the insulating plate 110, and as shown in FIG. 5, a solder resist to fill the circuit pattern formed on the insulating plate 110 ( 130).
  • the solder resist 130 includes an opening 135 exposing the pad 125, and the opening 135 is formed to have a width smaller than the width of the pad 125, thereby providing the pad 125. Edge region is protected by the solder resist 130.
  • the mask 140 may use a photoresist or a dry film. At this time, it is preferable that the mask 140 uses a dry film having strong heat resistance.
  • the mask 140 has a window 145 corresponding to the opening 135 of the solder resist 130.
  • a window 145 is formed in the mask 140 to expose the pad 125.
  • the window 145 may be formed at the same area as the opening 135 of the solder resist 130.
  • the plating layer 150 is formed on the upper surface and the side surface of the mask 140 and the side surface of the solder resist 130.
  • the plating layer 150 may be formed on the top and side surfaces of the mask 140 and the solder resist 130 by chemical copper plating.
  • the chemical copper plating may be performed in the order of a degreasing process, a soft corrosion process, a precatalyst process, a catalyst process, an activation process, an electroless plating process, and an anti-oxidation process.
  • the copper plating is divided into heavy copper plating (Heavy Copper, 2 ⁇ m or more), medium copper plating (Medium Copper, 1 ⁇ 2 ⁇ m), light copper plating (Light Copper, 1 ⁇ m or less) according to the thickness, here, medium copper plating
  • the plating layer 150 that satisfies 0.5 to 1.5 ⁇ m is formed of light copper plating.
  • the bumps 160 may be formed by filling the opening 135 of the solder resist 130 and the window 145 of the mask 140.
  • the bumps 160 may be formed by filling the entirety of the opening 135 and the window 145 by electroplating. Alternatively, the bumps 160 may be formed by filling only a part of the opening 135 and the window 145. have.
  • the bumps 160 may be formed by plating an alloy including the same copper as the pads 125.
  • the bump 160 may be formed by plating an alloy including tin. That is, the bumps 160 may be formed only of tin, may be formed of an alloy in which tin and palladium are mixed at a predetermined ratio, and may be formed of an alloy including silver in addition to tin and palladium.
  • solder may be additionally formed on the bumps 160 later.
  • the bumps 160 are formed of an alloy including tin, the bumps 160 themselves may serve as solders.
  • an etching process is performed as shown in FIG. 9 to selectively remove the plating layer 150 formed on the upper surface of the mask 140.
  • the mask 140 stacked on the solder resist 130 is removed.
  • the plating layer 150 used as the seed layer is selectively removed when the bumps 160 are formed.
  • the plating layer 150 may be removed from the upper surface of the mask 140 by a flash evaporation process.
  • the mask 140 formed on the solder resist 130 is peeled off.
  • a solvent or the like remaining on the surface of the solder resist 130 may be removed through a cleaning process.
  • the desmear process performed on the surface of the solder resist 130 may be omitted, and the solder resist 130 may be omitted. This can solve the quality problem that occurred on the surface of the machine.
  • FIG. 11 is a cross-sectional view illustrating a printed circuit board according to a second exemplary embodiment of the present invention.
  • a printed circuit board 200 may include an insulating plate 210 and a pad connected to a circuit pattern (not shown) formed on the insulating plate 210. 225), a first bump (260) formed over the pad (225). The second bump 270 formed on the first bump 260, the plating seed layer 250 of the first bump 260 and the second bump 270, and the solder resist 230 covering the circuit pattern may be formed. Include.
  • the printed circuit board 200 according to the second embodiment differs from only the bump portion of the printed circuit board 100 according to the first embodiment, and all other portions are the same.
  • the printed circuit board 200 includes a first bump 260 and a second bump 270.
  • the first bump 260 is formed on the pad 225 and is formed of an alloy including copper.
  • the second bump 270 is formed on the first bump 260 and is formed of an alloy including tin.
  • the first bump 260 is formed by plating an alloy including copper to fill only a portion of the opening 235 of the solder resist 230 and the window 245 of the mask 240.
  • the second bump 270 includes the tin to fill the entirety of the opening 235 of the solder resist 230 and the window 245 of the mask 240 on the formed first bump 260. It is formed by plating an alloy.
  • 12 to 15 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the second embodiment of the present invention.
  • the insulating plate 210 is prepared as shown in FIG. 12.
  • a plurality of circuit patterns are formed on the insulating plate 210, and circuit patterns may also be formed on the lower portion of the insulating plate 210.
  • the insulation plate 110 may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate.
  • the insulation plate 110 may include a polymer resin
  • the insulation plate 110 may include an epoxy-based insulation resin. It may alternatively include polyimide resin.
  • the conductive layer 220 is stacked on the insulating plate 210, and the stacked conductive layer 220 is selectively etched to form a pad 225.
  • the circuit pattern and the pad 225 as described above are formed on at least one surface of the insulating plate 210, and a solder resist 230 is applied to bury the circuit pattern formed on the insulating plate 110.
  • the solder resist 230 includes an opening 235 exposing the pad 225, and the opening 235 is formed to have a width smaller than the width of the pad 225, thereby providing the pad 225. Edge region is protected by the solder resist 230.
  • a mask 240 is stacked on the solder resist 230.
  • the mask 240 has a window 245 corresponding to the opening 235 of the solder resist 230. In other words, a window 245 is formed in the mask 240 to expose the pad 225.
  • the plating layer 250 is formed on the upper surface and the side of the mask 240 and the side of the solder resist 230.
  • the plating layer 250 may be formed on the top and side surfaces of the mask 240 and the solder resist 230 by chemical copper plating.
  • the first bump 260 is formed by filling the opening 235 of the solder resist 230 and the window 245 of the mask 240.
  • the first bump 260 is formed by filling only a part of the opening 235 and the window 245 by the electroplating process.
  • the first bump 260 may be formed by plating an alloy including the same copper as the pad 225.
  • a second bump 270 is formed on the first bump 260.
  • the second bump 270 may be formed by filling the entire opening 235 and the window 245.
  • the second bump 270 may be formed by plating an alloy including tin. That is, the bump 160 may be formed of only tin, and may be formed of an alloy in which tin and palladium are mixed at a predetermined ratio. In addition to the tin and palladium, it may be formed of an alloy further including silver.
  • the etching process is performed as shown in FIG. 14 to selectively remove the plating layer 250 formed on the upper surface of the mask 240.
  • the mask 240 stacked on the solder resist 230 is removed.
  • the plating layer 250 used as the seed layer is selectively removed when the first bump 260 and the second bump 270 are formed.
  • the plating layer 250 may be removed from the upper surface of the mask 240 by a flash evaporation process.
  • the mask 240 formed on the solder resist 230 is peeled off.
  • a solvent or the like remaining on the surface of the solder resist 130 may be removed through a cleaning process.
  • 16 to 20 are cross-sectional views illustrating a method of manufacturing a printed circuit board according to the third embodiment of the present invention.
  • an insulating plate 310 is prepared.
  • a plurality of circuit patterns are formed on the insulating plate 310, and circuit patterns may also be formed on the lower portion of the insulating plate 310.
  • a plurality of circuit patterns may be continuously formed on the upper or lower portion of the insulating plate 310. Otherwise, a plurality of circuit patterns may be continuously formed on both the upper and lower portions of the insulating plate 310.
  • the conductive layer 320 is stacked on the insulating plate 310.
  • the conductive layer 320 may be formed by electroless plating a metal including copper on the insulating plate 310, or may use a copper clad laminate (CCL).
  • CCL copper clad laminate
  • the conductive layer 320 is etched in the stacked structure of the insulating plate 310 and the conductive layer 320 to form a pad 325 and a circuit pattern (not shown).
  • the conductive layer 320 formed on the insulating plate 310 may be formed on the upper and lower surfaces of the insulating plate 310, and accordingly, the circuit pattern (not shown) and the pad 325 may be formed. It may also be formed on the lower surface of the insulating plate 310.
  • the circuit pattern and the pad 325 as described above are formed on at least one surface of the insulating plate 310, and the solder resist to fill the circuit pattern and the pad 325 formed in the insulating plate 110. 330 is applied.
  • solder resist 330 also fills the pad 325.
  • a mask 340 is stacked on the solder resist 330 as shown in FIG. 17.
  • the mask 340 may use a photoresist or a dry film. In this case, it is preferable that the mask 340 uses a dry film having high heat resistance.
  • an opening 350 exposing the pad 325 is formed in the solder resist 330 and the mask 340 by performing a laser process.
  • the laser process is highly flexible, can process complex shapes or small quantities of products without expensive mold costs, and is also suitable for prototyping as it is suitable for the recent market situation of small quantity production of many kinds.
  • the laser process concentrates optical energy on the surface to melt and evaporate a part of the material, and takes a desired shape.
  • the laser process can easily process complex formations by a computer program, and a composite material that is difficult to cut by other methods. Can be operated. Cut diameters as small as 0.005 mm are possible, and the thickness range is wide.
  • a laser drill it is preferable to use a Yttrium Aluminum Garnet (YAG) laser or a CO2 laser.
  • YAG laser is a laser capable of processing both a copper foil layer and an insulating layer
  • CO2 laser is a laser capable of processing only an insulating layer.
  • an opening of the solder resist 330 and a window of the mask 340 are formed at a time by laser processing in a state where the solder resist 330 and the mask 340 are stacked.
  • the plating layer 360 is formed on the upper surface and the side surface of the mask 340 and the side surface of the solder resist 330.
  • the plating layer 360 may be formed on the top and side surfaces of the mask 340 and the solder resist 330 by chemical copper plating.
  • the bump 370 is formed by filling the opening 350 including the opening of the solder resist 330 and the window of the mask 340.
  • the bump 370 may be formed by filling the entire opening 350 by an electroplating process. Alternatively, the bump 370 may be formed by filling only a part of the opening 350.
  • the bump 370 may be formed by plating an alloy including the same copper as the pad 325.
  • the bump 370 may be formed by plating an alloy including tin. That is, the bump 370 may be formed of only tin, may be formed of an alloy in which tin and palladium are mixed at a predetermined ratio, and may be formed of an alloy including silver in addition to tin and palladium.
  • the bump 370 may include a first bump formed of an alloy containing copper and a second bump formed of an alloy containing tin.
  • the etching process is performed as shown in FIG. 20 to selectively remove the plating layer 360 formed on the upper surface of the mask 340.
  • the mask 340 stacked on the solder resist 330 is removed.
  • a solvent or the like remaining on the surface of the solder resist 130 may be removed through a cleaning process.
  • the chemical treatment time is increased or the concentration is increased.
  • the chemical treatment time or concentration is increased.
  • the surface of the solder resistors 130, 230, and 330 is damaged by the chemicals.
  • a separate protective layer (not shown) is formed on the solder resists 130, 230, and 330 before forming the masks 140, 240, and 340. Accordingly, the masks 140, 240, and 340 are formed on the protective layer without directly contacting the solder resists 130, 230, and 330.
  • the protective layer may be formed of at least one metal of copper, nickel, chromium, titanium, or an alloy thereof.
  • the protective layer may be formed through an electroless chemical plating or sputtering process.
  • the protective layer has a thickness that satisfies the range 0.1 ⁇ 10 ⁇ m and is formed between the solder resist (130, 230, 330) and the mask (140, 240, 340).
  • the masks 140, 240 and 340 are removed, and when the masks 140, 240 and 340 are removed, the protective layer is removed.
  • the protective layer may be removed by an etching solution corresponding to the metal forming the protective layer. At this time, since the bump is formed of a metal different from the protective layer, only the protective layer can be effectively removed without damaging the bump.
  • 21 is a view illustrating a bump and a solder resist formed by an embodiment of the present invention.
  • a printed circuit board manufactured by the related art has a residue of a mask stacked for forming the bumps around a solder resist.
  • the present invention can be confirmed that there is no separate residue on the solder resistor by performing a bump manufacturing process after laminating a protective layer on the solder resist as described above.
  • 22 is a view showing a solder resist formed by an embodiment of the present invention.
  • the bumps are formed after the protective layer is laminated on the solder resist, it is possible to manufacture a stable and reliable printed circuit board without damaging the solder resist.

Abstract

실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성된 적어도 하나의 회로 패턴 또는 패드; 상기 패드의 상면을 노출하는 개구부를 가지며 상기 절연층 위에 형성된 솔더 레지스트; 및 상기 솔더 레지스트의 개구부를 통해 노출된 패드 위에 형성되며, 상기 패드의 상면 면적보다 좁은 하면 면적을 갖는 범프를 포함한다.

Description

인쇄회로기판 및 이의 제조 방법
본 실시 예는, 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
또한, 최근 들어 전자산업의 발달에 따라 전자 부품의 고기능화, 소형화, 가격 경쟁력 및 단납기의 요구가 급증하고 있다. 이러한 추세에 대응하고자 인쇄회로기판업체에서는 세미 에디티브 방식(SAP: Semi Additive Process)을 적용하여 인쇄회로기판의 박형화 및 고밀도화 추세에 대응하고 있다.
도 1a 내지 1e는 일반적인 인쇄회로기판에서의 범프(bump) 제조 과정을 나타내는 단면도이다.
우선적으로, 도 1a와 같이 절연성 기판(절연 플레이트)(1) 위에 제 1 금속층(2)을 형성한다. 또한, 상기 제 1 금속층(2)은 구리, 니켈 또는 이들의 합금으로 형성될 수 있다. 상기 제 1 금속층(2)이 형성되면, 상기 제 1 금속층(2) 위에 제 1 마스크 패턴(3)을 형성한다. 그럼 다음, 상기 형성된 제 1 마스크 패턴(3)을 중심으로 상기 제 1 금속층(2)을 씨드층으로 전해 도금하여 패드(4)를 형성된다. 상기 패드(4)가 형성되면, 박리 및 에칭 공정을 거쳐 불필요한 부분인 상기 제 1 금속층(2) 및 제 1 마스크 패턴(3)을 제거한다.
그런 다음, 도 1b에 도시된 바와 같이 상기 패드(4)가 형성된 절연성 기판(1) 위에 상기 형성된 패드(4)를 노출하는 솔더 레지스트(5)를 형성한다.
그런 다음, 도 1c에 도시된 바와 같이 상기 도포된 솔더 레지스트(5) 위에 제 2 금속층(6)을 형성하고, 상기 형성된 제 2 금속층(6) 위에 제 2 마스크 패턴(7)을 형성한다. 이때, 상기 솔더 레지스트(5)와 제 2 금속층(6) 간의 밀착력을 확보하기 위해, 상기 솔더 레지스트(5)의 표면 처리를 수행한다.
그런 다음, 도 1d에 도시된 바와 같이, 상기 패드(4) 위에 범프(8)를 형성하고, 박리 및 에칭 공정을 거쳐 도 1e와 같이, 불필요한 부분인 상기 제 2 금속층(6) 및 제 2 마스크 패턴(7)을 제거한다.
그러나, 상기와 같은 종래 기술에 따르면, 상기와 같은 범프(8) 형성 시 솔더 레지스트(5)의 표면 처리 및 제 2 금속층 형성 등과 같은 추가 공정이 필요하고, 이에 따른 추가 비용이 발생하는 문제가 있다.
본 실시 예에서는 새로운 구조의 인쇄회로기판 및 그의 제조 방법을 제공한다.
또한, 본 실시 예에서는 SMD(Solder Mask Defined) 및 NSMD(Non Solder Mask Defined) 디자인의 인쇄회로기판에 있어서, 파인 피치(Fine Pitch) 범프를 구현시킬 수 있는 인쇄회로기판 및 그의 제조 방법을 제공한다.
본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 절연층; 상기 절연층 위에 형성된 적어도 하나의 회로 패턴 또는 패드; 상기 패드의 상면을 노출하는 개구부를 가지며 상기 절연층 위에 형성된 솔더 레지스트; 및 상기 솔더 레지스트의 개구부를 통해 노출된 패드 위에 형성되며, 상기 패드의 상면 면적보다 좁은 하면 면적을 갖는 범프를 포함한다.
또한, 상기 범프는, 상기 솔더 레지스트의 개구부를 매립하며, 상기 솔더 레지스트의 표면 위로 돌출되어 형성된다.
또한, 상기 범프는 상면 및 상기 상면과 대향하는 하면의 면적이 동일하다.
또한, 상기 범프는 상기 솔더 레지스트 개구부의 면적과 동일한 면적을 갖는다.
또한, 상기 범프는 구리를 포함하는 합금 또는 주석을 포함하는 합금으로 형성된다.
또한, 상기 범프는 구리를 포함하는 합금으로 형성된 제 1 범프와, 주석을 포함하는 합금으로 형성된 제 2 범프를 포함한다.
또한, 상기 솔더 레지스트 및 상기 범프 사이에 상기 범프의 도금 씨드층을 더 포함한다.
또한, 상기 도금 씨드층은 상기 솔더 레지스트 위로 돌출되어 상기 범프의 측면에 형성된다.
한편, 인쇄회로기판의 제조 방법은, 절연 기판 위에 패드를 형성하는 단계; 상기 절연 기판 위에 상기 패드의 상면을 노출하는 개구부를 갖는 솔더 레지스트를 도포하는 단계; 상기 솔더 레지스트 위에 상기 개구부를 개방하는 윈도우를 갖는 마스크를 형성하는 단계; 및 상기 솔더 레지스트의 개구부 및 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함하여 이루어진다.
또한, 상기 마스크를 형성하는 단계는 상기 개구부를 개방하는 드라이 필름을 상기 솔더 레지스트 위에 적층하는 단계를 포함한다.
또한, 상기 마스크를 형성하는 단계는 상기 솔더 레지스트의 개구부와 동일한 면적의 윈도우를 갖는 마스크를 형성하는 단계를 포함한다.
또한, 상기 범프를 형성하는 단계는 상기 마스크의 상면 및 측면을 감싸는 도금층을 형성하는 단계와, 상기 도금층을 씨드층으로 구리를 포함하는 합금 또는 주석을 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함한다.
또한, 상기 범프를 형성하는 단계는 상기 마스크의 상면 및 측면을 감싸는 도금층을 형성하는 단계와, 상기 도금층을 씨드층으로 구리를 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우의 일부를 매립하는 제 1 범프를 형성하는 단계와, 주석을 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우를 매립하는 제 2 범프를 형성하는 단계를 포함한다.
또한, 상기 솔더 레지스트를 도포하는 단계는 상기 패드를 매립하는 솔더 레지스트를 상기 절연기판 위에 도포하는 단계와, 상기 도포된 솔더 레지스트를 레이저 가공하여 상기 패드의 상면을 노출하는 개구부를 형성하는 단계를 포함한다.
또한, 상기 마스크를 형성하는 단계는 상기 패드를 매립하는 마스크를 상기 솔더 레지스트 위에 적층하는 단계와, 상기 적층된 마스크를 레이저 가공하여 상기 패드를 노출하는 윈도우를 형성하는 단계를 포함한다.
또한, 상기 솔더 레지스트의 개구부 및 상기 패드의 윈도우는 레이저 가공에 의해 동시에 형성된다.
또한, 상기 마스크는 드라이 필름을 포함한다.
또한, 상기 범프를 형성하는 단계는 상면 및 상기 상면과 대향하는 하면의 면적이 동일한 범프를 형성하는 단계를 포함한다.
또한, 상기 범프를 형성하는 단계는 상기 솔더 레지스트 개구부 및 상기 마스크의 윈도우 중 적어도 어느 하나의 면적과 동일한 면적을 갖는 범프를 형성하는 단계를 포함한다.
또한, 상기 범프를 형성하는 단계는, 상기 솔더 레지스트 개구부를 매립하며, 상기 솔더 레지스트의 표면 위로 돌출되는 범프를 형성하는 단계를 포함한다.
본 실시 예에 의하면, 범프 형성시 솔더 레지스트의 표면 처리 공정을 생략함으로써, 최소의 공정으로 신뢰성이 높고 안정적인 인쇄회로기판을 제공할 수 있다.
도 1a 내지 도 1e는 종래 기술의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 10은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 도시하는 단면도이다.
도 11은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 12 내지 도 15는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 도시하는 단면도이다.
도 16 내지 도 20은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순서대로 도시하는 단면도이다.
도 21은 본 발명의 실시 예에 의해 형성되는 범프 및 솔더레지스트를 나타낸 도면이다.
도 22는 본 발명의 실시 예에 의해 형성되는 솔더 레지스트를 나타낸 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는, 도 2 내지 도 10을 참조하여 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 설명한다.
도 2는 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2를 참조하면, 본 발명의 제 1 실시 예에 따른 인쇄회로기판은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 회로 패턴(도시하지 않음)과 연결되어 있는 패드(125), 상기 패드(125) 위에 형성되는 범프(160), 상기 범프(160)의 도금 씨드층(150) 및 상기 회로 패턴을 덮는 솔더 레지스트(130)를 포함한다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있다. 또한, 절연 플레이트(110)가 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에는 복수의 회로 패턴과 연결되어 있는 복수의 패드(125)가 형성되어 있다. 상기 패드(125)는 인쇄회로기판 위에 소자를 장착하기 위한 용도로 형성되며, 솔더(도시하지 않음)가 부착되는 패드(13)를 의미한다.
상기 패드(125)는 전도성 물질로 형성되며, 절연 플레이트(110) 상에 형성되는 동박층을 패터닝하여 회로 패턴을 형성하는 경우, 구리를 포함하는 합금으로 형성될 수 있다.
이때, 상기 패드(125)는 솔더 레지스트(130)의 측면에 형성된 도금층(150)을 씨드층으로 전기동도금하여 형성될 수 있다. 상기 도금층(150)은 화학동도금으로 상기 솔더 레지스트(130)의 측면과, 마스크(140)의 상면 및 측면에 형성될 수 있다.
상기 패드(125) 위에는 상기 패드(125)의 상면을 덮는 복수의 범프(160)가 형성되어 있다. 이때, 상기 범프(160)는 전기동도금으로 상기 패드(125)의 상면의 면적보다 좁은 면적을 갖도록 형성될 수 있다.
또한, 상기 범프(160)는 도금에 의해 형성되기 때문에, 상기 범프(160)의 상면 및 상기 상면과 대향하는 하면의 면적은 동일하다. 상기 범프(160)는 상면과 하면의 면적이 동일한 원 기둥 형상이나 사각 기둥 형상 등으로 형성될 수 있다.
이때, 상기 솔더 레지스트(130)는 상기 패드(125)를 노출하는 개구부(135)를 가지며, 상기 범프(160)는 상기 개구부(135)를 매립하며 형성된다. 이에 따라, 상기 범프(160)는 상기 개구부(135)의 면적과 동일한 면적을 갖는다.
실질적으로, 상기 범프(160)의 일부는 상기 도금층(150)으로 이루어져 있으며, 이에 따라 상기 범프(160)는 상기 도금층(150)을 포함하여 구성되어 진다.
상기 범프(160)는 상기 패드(125)와 동일한 재질인 구리를 포함하는 합금으로 형성될 수 있다. 또한, 상기 범프(160)는 주석을 포함하는 합금으로 형성된 솔더 범프일 수도 있다.
다시 말해서, 상기 패드(125) 위에는 구리를 포함하는 합금을 도금한 범프(160)가 형성되어 있을 수도 있고, 주석을 포함하는 합금을 도금한 범프(160)가 형성되어 있을 수도 있다.
상기 절연 플레이트(110) 위에는 회로 패턴을 덮으며 솔더 레지스트(130)가 형성되어 있다.
상기 솔더 레지스트(130)는 절연 플레이트(110)의 표면을 보호하기 위한 것으로, 절연 플레이트(110)의 전면에 형성되며, 노출되어야 하는 패드(125)의 상면을 개방하는 개구부(135)를 가진다.
상기 범프(160)는 상기 솔더 레지스트(130)가 갖는 개구부(135)를 매립하여 형성되며, 상기 솔더 레지스트(130)의 상면으로부터 돌출되도록 형성된다.
이때, 상기 도금층(150)은 상기 솔더 레지스트(130)의 측면에 형성되며, 상기 솔더 레지스트(130)의 상면으로부터 돌출되어 상기 범프(160)의 측면으로까지 연장되어 형성된다.
이는 상기 도금층(150)이 상기 솔더 레지스트(130)의 상면 및 측면에 형성되지 않고, 상기 솔더 레지스트(130)의 측면에만 형성되기 때문이다.
즉, 종래 기술에 따르면, 디스미어 공정을 실시하여 상기 솔더 레지스트의 표면에 조도를 부여한 후, 무전해 화학동 도금을 실시하여, 상기 솔더 레지스트의 표면과 상기 화학동 간의 접착력을 높여주었다. 그러나, 이는 상기 디스미어 공정이 추가적으로 실시되어야 하며, 상기 솔더 레지스트의 표면이 상기 디스미어 공정으로 인해 거칠어져 인쇄회로기판의 품질을 낮추는 요인으로 작용하는 문제점이 있다.
그러나, 본 발명에 따른 실시 예에서는 상기 솔더 레지스트의 표면에 실시했던 디스미어 공정을 생략하고, 상기 화학동을 상기 솔더 레지스트의 측면과, 마스크의 상면 및 측면에 형성되도록 하여, 상기 솔더 레지스트에 발생하던 품질 문제를 해결한 인쇄회로기판을 제공할 수 있다. 즉, 본 발명에 따른 실시 예에 의하면, 상기 범프 형성시 발생하던 공정을 최소화하여 제조 원가를 줄일 수 있으며, 상기 솔더 레지스트의 표면을 효과적으로 보호할 수 있다.
도 3 내지 도 10을 참조하여, 도 2의 인쇄회로기판을 제조하는 방법을 설명한다.
도 3 내지 도 10은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
먼저, 도 3과 같이 절연 플레이트(110)를 준비한다.
도 3의 절연 플레이트(110)에는 복수의 회로 패턴이 형성되어 있으며, 절연 플레이트(110)의 하부에도 회로 패턴이 형성될 수 있다.
즉, 상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있으며, 그렇지 않은 경우, 상기 절연 플레이트(110)의 상부 및 하부 모두에 복수의 회로 패턴이 연속적으로 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
이후, 상기 절연 플레이트(110) 위에 도전층(120)을 적층한다.
상기 도전층(120)은 상기 절연 플레이트(110) 위에 구리를 포함하는 금속을 비전해 도금하여 형성될 수 있다.
또한, 상기 도전층(120)은 상기 절연 플레이트(110)에 비전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수 있다.
상기 도전층(120)을 비전해 도금하여 형성하는 경우, 상기 절연 플레이트(110)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다.
상기 절연 플레이트(110)와 도전층(120)의 적층 구조에서 상기 도전층(120)을 식각하여 도 4의 패드(125) 및 회로 패턴(도시 하지 않음)을 형성한다.
이때, 상기 절연 플레이트(110)에 형성된 도전층(120)은 상기 절연 플레이트(110)의 상면 및 하면에 각각 형성되어 있을 수 있으며, 이에 따라 상기 회로 패턴(도시하지 않음) 및 패드(125)는 상기 절연 플레이트(110)의 하면에도 형성될 수 있다.
이와 같이, 상기 절연 플레이트(110)의 적어도 한 면에는 상기와 같은 회로 패턴과 패드(125)가 형성되어 있으며, 도 5와 같이 상기 절연 플레이트(110)에 형성된 회로 패턴을 매립하도록 하는 솔더 레지스트(130)를 도포한다.
이때, 상기 솔더 레지스트(130)는 상기 패드(125)를 노출하는 개구부(135)를 포함하며, 상기 개구부(135)는 상기 패드(125)의 폭보다 작은 폭을 갖도록 형성됨으로써, 상기 패드(125)의 가장자리 영역은 상기 솔더 레지스트(130)에 의해 보호된다.
이후, 도 6과 같이 상기 솔더 레지스트(130) 위에 마스크(140)를 적층한다.
상기 마스크(140)는 포토 레지스트나 드라이 필름을 사용할 수 있다. 이때, 상기 마스크(140)는 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.
상기 마스크(140)는 상기 솔더 레지스트(130)가 갖는 개구부(135)에 대응되는 윈도우(145)를 갖는다.
다시 말해서, 상기 마스크(140)에는 상기 패드(125)를 노출하도록 하는 윈도우(145)가 형성되어 있다.
이때, 상기 윈도우(145)는 상기 솔더 레지스트(130)가 갖는 개구부(135)와 동일한 위치에 동일한 면적으로 형성될 수 있다.
다음으로, 도 7과 같이 상기 마스크(140)의 상측 표면 및 측면, 그리고 상기 솔더 레지스트(130)의 측면에 도금층(150)을 형성한다.
상기 도금층(150)은 화학동도금 방식으로 상기 마스크(140) 및 솔더 레지스트(130)의 상면, 측면에 형성될 수 있다.
상기 화학동도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 진행될 수 있다.
또한, 상기 동도금은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분되며, 여기에서는 미디엄 동도금 또는 라이트 동도금으로 0.5~1.5㎛를 만족하는 도금층(150)을 형성한다.
다음으로, 도 8과 같이 상기 솔더 레지스트(130)의 개구부(135) 및 상기 마스크(140)의 윈도우(145)를 매립하여 범프(160)를 형성한다.
상기 범프(160)는 전기동도금 처리에 의해 상기 개구부(135) 및 윈도우(145) 전체를 매립하여 형성될 수 있으며, 이와 달리 상기 개구부(135) 및 윈도우(145)의 일부만을 매립하여 형성될 수도 있다.
이때, 상기 범프(160)는 상기 패드(125)와 동일한 구리를 포함하는 합금을 도금하여 형성될 수 있다.
또한, 이와 달리 상기 범프(160)는 주석을 포함하는 합금을 도금하여 형성될 수도 있다. 즉, 상기 범프(160)는 주석으로만 형성될 수 있으며, 상기 주석과 팔라듐을 일정 비율로 혼합한 합금으로 형성될 수 있으며, 상기 주석과 팔라듐 이외에도 은을 추가로 포함한 합금으로 형성될 수 있다.
상기 범프(160)가 상기 구리를 포함하는 합금으로 형성되는 경우, 추후 상기 범프(160) 위에는 솔더가 추가적으로 형성될 수 있다.
또한, 상기 범프(160)가 주석을 포함하는 합금으로 형성되는 경우, 상기 범프(160) 자체가 솔더 역할을 수행할 수 있다.
다음으로, 도 9와 같이 식각 과정을 수행하여 상기 마스크(140)의 상측 표면에 형성된 도금층(150)을 선택적으로 제거한다.
다음으로, 도 10과 같이 상기 솔더 레지스트(130) 위에 적층된 마스크(140)를 제거한다.
즉, 상기 범프(160)가 형성되면, 상기 범프(160) 형성시 씨드층으로 사용한 상기 도금층(150)을 선택적으로 제거한다. 이때, 상기 도금층(150)은 플래쉬 에층 공정에 의해 상기 마스크(140)의 상측 표면에서 제거될 수 있다.
그리고, 상기 도금층(150)이 제거되면, 상기 솔더 레지스트(130) 위에 형성된 마스크(140)를 박리한다. 이때, 상기 마스크(140)가 박리되면, 크리닝 과정을 거쳐 상기 솔더 레지스트(130)의 표면에 잔재하는 용제 등을 제거할 수도 있다.
상기와 같이, 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 제조 방법에 의하면, 상기 솔더 레지스트(130)의 표면에 실시하던 디스미어 공정을 생략할 수 있을 뿐 아니라, 상기 솔더 레지스트(130)의 표면에 발생하던 품질 문제를 해결할 수 있다.
이하, 도 11 내지 도 15를 참조하여 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 설명한다. 이때, 설명의 편의상 실질적으로 상기 제 1 실시 예에 따른 인쇄회로기판과 동일한 부분에 대해서는 이에 대한 설명을 생략하기로 한다.
도 11은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.
도 11을 참조하면, 본 발명의 제 2 실시 예에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 회로 패턴(도시하지 않음)과 연결되어 있는 패드(225), 상기 패드(225) 위에 형성되는 제 1 범프(260). 상기 제 1 범프(260) 위에 형성되는 제 2 범프(270), 상기 제 1 범프(260) 및 제 2 범프(270)의 도금 씨드층(250) 및 상기 회로 패턴을 덮는 솔더 레지스트(230)를 포함한다.
실질적으로, 상기 제 2 실시 예에 따른 인쇄회로기판(200)은 상기 제 1 실시 예에 따른 인쇄회로기판(100)과 범프 부분만이 상이할 뿐, 그 이외의 부분은 모두 동일한다.
이에 따라, 상기 인쇄회로기판(100)과 상이한 범프 부분에 대해서만 설명하기로 한다.
본 발명의 제 2 실시 예에 따른 인쇄회로기판(200)은 제 1 범프(260) 및 제 2 범프(270)를 포함한다.
상기 제1 범프(260)는 상기 패드(225) 위에 형성되며, 구리를 포함하는 합금으로 형성된다.
또한, 상기 제 2 범프(270)는 상기 제 1 범프(260) 위에 형성되며, 주석을 포함하는 합금으로 형성된다.
즉, 상기 제 1 범프(260)는 상기 솔더 레지스트(230)의 개구부(235) 및 마스크(240)의 윈도우(245)의 일부만을 매립하도록 상기 구리를 포함하는 합금을 도금하여 형성된다.
또한, 상기 제 2 범프(270)는 상기 형성된 제 1 범프(260) 위에 상기 솔더 레지스트(230)의 개구부(235) 및 마스크(240)의 윈도우(245)의 전체를 매립하도록 상기 주석을 포함하는 합금을 도금하여 형성된다.
도 12 내지 도 15를 참조하여, 도 11의 인쇄회로기판을 제조하는 방법을 설명한다.
도 12 내지 도 15는 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
먼저, 도 12와 같이 절연 플레이트(210)를 준비한다. 상기 절연 플레이트(210)에는 복수의 회로 패턴이 형성되어 있으며, 절연 플레이트(210)의 하부에도 회로 패턴이 형성될 수 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
이후, 상기 절연 플레이트(210) 위에 도전층(220)을 적층하고, 상기 적층된 도전층(220)을 선택적으로 식각하여 패드(225)를 형성한다.
상기 절연 플레이트(210)의 적어도 한 면에는 상기와 같은 회로 패턴과 패드(225)가 형성되어 있으며, 상기 절연 플레이트(110)에 형성된 회로 패턴을 매립하도록 하는 솔더 레지스트(230)를 도포한다.
이때, 상기 솔더 레지스트(230)는 상기 패드(225)를 노출하는 개구부(235)를 포함하며, 상기 개구부(235)는 상기 패드(225)의 폭보다 작은 폭을 갖도록 형성됨으로써, 상기 패드(225)의 가장자리 영역은 상기 솔더 레지스트(230)에 의해 보호된다.
이후, 상기 솔더 레지스트(230) 위에 마스크(240)를 적층한다.
상기 마스크(240)는 상기 솔더 레지스트(230)가 갖는 개구부(235)에 대응되는 윈도우(245)를 갖는다. 다시 말해서, 상기 마스크(240)에는 상기 패드(225)를 노출하도록 하는 윈도우(245)가 형성되어 있다.
다음으로, 상기 마스크(240)의 상측 표면 및 측면, 그리고 상기 솔더 레지스트(230)의 측면에 도금층(250)을 형성한다. 상기 도금층(250)은 화학동도금 방식으로 상기 마스크(240) 및 솔더 레지스트(230)의 상면, 측면에 형성될 수 있다.
다음으로, 상기 솔더 레지스트(230)의 개구부(235) 및 상기 마스크(240)의 윈도우(245)를 매립하여 제 1 범프(260)를 형성한다.
상기 제 1 범프(260)는 전기동도금 처리에 의해 상기 개구부(235) 및 윈도우(245)의 일부만을 매립하여 형성된다.
이때, 상기 제 1 범프(260)는 상기 패드(225)와 동일한 구리를 포함하는 합금을 도금하여 형성될 수 있다.
다음으로, 도 13과 같이 상기 제 1 범프(260) 위에 제 2 범프(270)를 형성한다. 상기 제 2 범프(270)는 상기 개구부(235) 및 윈도우(245) 전체를 매립하여 형성될 수 있다.
상기 제 2 범프(270)는 주석을 포함하는 합금을 도금하여 형성된다.즉, 상기 범프(160)는 주석으로만 형성될 수 있으며, 상기 주석과 팔라듐을 일정 비율로 혼합한 합금으로 형성될 수 있으며, 상기 주석과 팔라듐 이외에도 은을 추가로 포함한 합금으로 형성될 수 있다.
다음으로, 도 14와 같이 식각 과정을 수행하여 상기 마스크(240)의 상측 표면에 형성된 도금층(250)을 선택적으로 제거한다.
다음으로, 도 15와 같이 상기 솔더 레지스트(230) 위에 적층된 마스크(240)를 제거한다.
즉, 상기 제 1 범프(260) 및 제 2 범프(270)가 형성되면, 상기 제 1 범프(260) 및 제 2 범프(270) 형성시 씨드층으로 사용한 상기 도금층(250)을 선택적으로 제거한다. 이때, 상기 도금층(250)은 플래쉬 에층 공정에 의해 상기 마스크(240)의 상측 표면에서 제거될 수 있다.
그리고, 상기 도금층(250)이 제거되면, 상기 솔더 레지스트(230) 위에 형성된 마스크(240)를 박리한다. 이때, 상기 마스크(240)가 박리되면, 크리닝 과정을 거쳐 상기 솔더 레지스트(130)의 표면에 잔재하는 용제 등을 제거할 수도 있다.
도 16 내지 도 20은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 단면도이다.
도 16을 참조하면, 절연 플레이트(310)를 준비한다.
절연 플레이트(310)에는 복수의 회로 패턴이 형성되어 있으며, 절연 플레이트(310)의 하부에도 회로 패턴이 형성될 수 있다.
즉, 상기 절연 플레이트(310)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(310)의 상부 또는 하부에 복수의 회로 패턴(도시하지 않음)이 연속적으로 형성될 수 있으며, 그렇지 않은 경우, 상기 절연 플레이트(310)의 상부 및 하부 모두에 복수의 회로 패턴이 연속적으로 형성될 수 있다.
이후, 상기 절연 플레이트(310) 위에 도전층(320)을 적층한다.
상기 도전층(320)은 상기 절연 플레이트(310) 위에 구리를 포함하는 금속을 비전해 도금하여 형성될 수 있으며, CCL(Copper Clad Laminate)을 사용할 수도 있다.
이후, 상기 절연 플레이트(310)와 도전층(320)의 적층 구조에서 상기 도전층(320)을 식각하여 패드(325) 및 회로 패턴(도시 하지 않음)을 형성한다.
이때, 상기 절연 플레이트(310)에 형성된 도전층(320)은 상기 절연 플레이트(310)의 상면 및 하면에 각각 형성되어 있을 수 있으며, 이에 따라 상기 회로 패턴(도시하지 않음) 및 패드(325)는 상기 절연 플레이트(310)의 하면에도 형성될 수 있다.
이와 같이, 상기 절연 플레이트(310)의 적어도 한 면에는 상기와 같은 회로 패턴과 패드(325)가 형성되어 있으며, 상기 절연 플레이트(110)에 형성된 회로 패턴 및 패드(325)를 매립하도록 하는 솔더 레지스트(330)를 도포한다.
이때, 상기 솔더 레지스트(330)는 상기 패드(325)도 매립한다.
이후, 도 17과 같이 상기 솔더 레지스트(330) 위에 마스크(340)를 적층한다.
상기 마스크(340)는 포토 레지스트나 드라이 필름을 사용할 수 있다. 이때, 상기 마스크(340)는 내열성이 강한 드라이 필름을 사용하는 것이 바람직하다.
다음으로, 도 18과 같이 레이저 공정을 수행하여 상기 솔더 레지스트(330) 및 마스크(340)에 상기 패드(325)를 노출하는 개구부(350)를 형성한다.
상기 레이저 공정은 작업의 유연성이 높고, 복잡한 형상이나 소량의 제품을 비싼 금형비 부담 없이 가공할 수 있으며, 다품종 소량 생산의 최근 시장 상황에 적합하여 시제품 가공에도 많이 적용된다.
상기 레이저 공정은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의해 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합재료도 가동할 수 있다. 절단 직경이 최소 0.005mm까지도 가능하며, 가공 가능한 두께 범위도 넓다.
레이저 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
다시 말해서, 상기 솔더 레지스트(330)와 마스크(340)를 적층한 상태에서 레이저 가공에 의해 상기 솔더 레지스트(330)의 개구부 및 상기 마스크(340)의 윈도우를 한번에 형성한다.
다음으로, 도 19와 같이 상기 마스크(340)의 상측 표면 및 측면, 그리고 상기 솔더 레지스트(330)의 측면에 도금층(360)을 형성한다. 상기 도금층(360)은 화학동도금 방식으로 상기 마스크(340) 및 솔더 레지스트(330)의 상면, 측면에 형성될 수 있다.
그리고, 상기 솔더 레지스트(330)의 개구부 및 상기 마스크(340)의 윈도우를 포함하는 개구부(350)를 매립하여 범프(370)를 형성한다.
상기 범프(370)는 전기동도금 처리에 의해 상기 개구부(350) 전체를 매립하여 형성될 수 있으며, 이와 달리 상기 개구부(350)의 일부만을 매립하여 형성될 수도 있다.
이때, 상기 범프(370)는 상기 패드(325)와 동일한 구리를 포함하는 합금을 도금하여 형성될 수 있다. 또한, 이와 달리 상기 범프(370)는 주석을 포함하는 합금을 도금하여 형성될 수도 있다. 즉, 상기 범프(370)는 주석으로만 형성될 수 있으며, 상기 주석과 팔라듐을 일정 비율로 혼합한 합금으로 형성될 수 있으며, 상기 주석과 팔라듐 이외에도 은을 추가로 포함한 합금으로 형성될 수 있다.
또한, 상기 범프(370)는 구리를 포함하는 합금으로 형성된 제 1 범프와, 주석을 포함하는 합금으로 형성된 제 2 범프를 포함할 수도 있다.
다음으로, 도 20과 같이 식각 과정을 수행하여 상기 마스크(340)의 상측 표면에 형성된 도금층(360)을 선택적으로 제거한다. 그리고, 상기 솔더 레지스트(330) 위에 적층된 마스크(340)를 제거한다.
이때, 상기 마스크(140)가 박리되면, 크리닝 과정을 거쳐 상기 솔더 레지스트(130)의 표면에 잔재하는 용제 등을 제거할 수도 있다.
한편, 상기 솔더 레지스트(130, 230, 330)의 표면에서 상기 마스크(140, 240, 340)를 확실히 제거하기 위해 약품 처리 시간을 과하게 하거나, 농도를 증가시키는데, 이와 같이 약품 처리 시간이나 농도를 증가시키면 상기 약품에 의해 상기 솔더 레지스터(130, 230, 330)의 표면이 손상된다.
이에 따라, 본 발명에 따른 실시 예에서는, 상기 마스크(140, 240, 340)를 형성하기 이전에 상기 솔더 레지스트(130, 230, 330) 위에 별도의 보호층(도시하지 않음)을 형성한다. 이에 따라, 상기 마스크(140, 240, 340)는 상기 솔더 레지스트(130, 230, 330)와 직접 접촉하지 않고, 상기 보호층 위에 형성된다.
상기 보호층은 구리, 니켈, 크롬, 티타늄 또는 이들의 합금 중 적어도 어느 하나의 금속으로 형성될 수 있다. 상기 보호층은 무전해 화학 도금 또는 스퍼터링 공정을 통해 형성될 수 있다.
또한, 상기 보호층은 0.1~10㎛ 범위를 만족하는 두께를 가지며 상기 솔더 레지스트(130, 230, 330)와 마스크(140, 240, 340) 사이에 형성된다.
이후, 상기 범프 형성 공정이 완료하면, 상기 마스크(140, 240, 340)를 제거하고, 상기 마스크(140, 240, 340)가 제거되면, 상기 보호층을 제거한다.
상기 보호층은 상기 보호층을 형성하는 금속에 대응하는 에칭 용액에 의해 제거될 수 있다. 이때, 상기 범프는 상기 보호층과 다른 금속으로 형성되기 때문에, 상기 범프를 손상시키지 않으면서 상기 보호층만을 효과적으로 제거할 수 있다.
도 21은 본 발명의 실시 예에 의해 형성되는 범프 및 솔더레지스트를 나타낸 도면이다.
도 21을 참조하면, 종래 기술에 의해 제조되는 인쇄회로기판에는 솔더 레지스트 주위에 상기 범프 형성을 위해 적층한 마스크의 잔사가 존재하는 것을 확인할 수 있다.
그러나, 본 발명은 상기와 같이 솔더 레지스트 위에 보호층을 적층한 후 범프 제조 공정을 수행함으로써 상기 솔더 레지스터 위에 별도의 잔사가 존재하지 않는 것을 확인할 수 있다.
도 22는 본 발명의 실시 예에 의해 형성되는 솔더 레지스트를 나타낸 도면이다.
도 22를 참조하면, 종래 기술에 의하면, 마스크를 제거하는 과정에서 제 솔더 레지스트의 손상이 발생하는 것을 확인할 수 있으며, 이에 따라 인쇄회로기판의 신뢰성이 낮아지는 문제점이 있다.
그러나, 본 발명에 따른 실시 예에 의하면, 상기 솔더 레지스트 위에 보호층을 적층한 후 범프를 형성하기 때문에, 상기 솔더 레지스트의 손상 없이 안정적이고 신뢰성 높은 인쇄회로기판을 제조할 수 있게 된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 절연층;
    상기 절연층 위에 형성된 적어도 하나의 회로 패턴 또는 패드;
    상기 패드의 상면을 노출하는 개구부를 가지며 상기 절연층 위에 형성된 솔더 레지스트; 및
    상기 솔더 레지스트의 개구부를 통해 노출된 패드 위에 형성되며, 상기 패드의 상면 면적보다 좁은 하면 면적을 갖는 범프를 포함하는 인쇄회로기판.
  2. 제 1항에 있어서,
    상기 범프는, 상기 솔더 레지스트의 개구부를 매립하며, 상기 솔더 레지스트의 표면 위로 돌출되어 형성되는 인쇄회로기판.
  3. 제 1항에 있어서,
    상기 범프는 상면 및 상기 상면과 대향하는 하면의 면적이 동일한 인쇄회로기판.
  4. 제 1항에 있어서,
    상기 범프는 상기 솔더 레지스트 개구부의 면적과 동일한 면적을 갖는 인쇄회로기판.
  5. 제 1항에 있어서,
    상기 범프는 구리를 포함하는 합금 또는 주석을 포함하는 합금으로 형성되는 인쇄회로기판.
  6. 제 1항에 있어서,
    상기 범프는
    구리를 포함하는 합금으로 형성된 제 1 범프와,
    주석을 포함하는 합금으로 형성된 제 2 범프를 포함하는 인쇄회로기판.
  7. 제 1항에 있어서,
    상기 솔더 레지스트 및 상기 범프 사이에 상기 범프의 도금 씨드층을 더 포함하는 인쇄회로기판.
  8. 제 7항에 있어서,
    상기 도금 씨드층은 상기 솔더 레지스트 위로 돌출되어 상기 범프의 측면에 형성되는 인쇄회로기판.
  9. 절연 기판 위에 패드를 형성하는 단계;
    상기 절연 기판 위에 상기 패드의 상면을 노출하는 개구부를 갖는 솔더 레지스트를 도포하는 단계;
    상기 솔더 레지스트 위에 상기 개구부를 개방하는 윈도우를 갖는 마스크를 형성하는 단계; 및
    상기 솔더 레지스트의 개구부 및 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함하여 이루어지는 인쇄회로기판의 제조 방법.
  10. 제 9항에 있어서,
    상기 마스크를 형성하는 단계는
    상기 개구부를 개방하는 드라이 필름을 상기 솔더 레지스트 위에 적층하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  11. 제 9항에 있어서,
    상기 마스크를 형성하는 단계는
    상기 솔더 레지스트의 개구부와 동일한 면적의 윈도우를 갖는 마스크를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  12. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상기 마스크의 상면 및 측면을 감싸는 도금층을 형성하는 단계와,
    상기 도금층을 씨드층으로 구리를 포함하는 합금 또는 주석을 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우를 매립하는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  13. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상기 마스크의 상면 및 측면을 감싸는 도금층을 형성하는 단계와,
    상기 도금층을 씨드층으로 구리를 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우의 일부를 매립하는 제 1 범프를 형성하는 단계와,
    주석을 포함하는 합금을 도금하여 상기 솔더 레지스트의 개구부와 상기 마스크의 윈도우를 매립하는 제 2 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  14. 제 9항에 있어서,
    상기 솔더 레지스트를 도포하는 단계는
    상기 패드를 매립하는 솔더 레지스트를 상기 절연기판 위에 도포하는 단계와,
    상기 도포된 솔더 레지스트를 레이저 가공하여 상기 패드의 상면을 노출하는 개구부를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  15. 제 9항에 있어서,
    상기 마스크를 형성하는 단계는
    상기 패드를 매립하는 마스크를 상기 솔더 레지스트 위에 적층하는 단계와,
    상기 적층된 마스크를 레이저 가공하여 상기 패드를 노출하는 윈도우를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  16. 제 9항에 있어서,
    상기 솔더 레지스트의 개구부 및 상기 패드의 윈도우는 레이저 가공에 의해 동시에 형성되는 인쇄회로기판의 제조 방법.
  17. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상면 및 상기 상면과 대향하는 하면의 면적이 동일한 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  18. 제 9항에 있어서,
    상기 범프를 형성하는 단계는
    상기 솔더 레지스트 개구부 및 상기 마스크의 윈도우 중 적어도 어느 하나의 면적과 동일한 면적을 갖는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  19. 제 9항에 있어서,
    상기 범프를 형성하는 단계는,
    상기 솔더 레지스트 개구부를 매립하며, 상기 솔더 레지스트의 표면 위로 돌출되는 범프를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  20. 제 9항에 있어서,
    상기 마스크를 형성하기 이전에 상기 솔더 레지스트 위에 상기 솔더 레지스트의 표면을 보호하는 보호층을 형성하는 단계가 더 포함되며,
    상기 마스크는 상기 보호층 위에 형성되는 인쇄회로기판의 제조 방법.
PCT/KR2011/010057 2010-12-24 2011-12-23 인쇄회로기판 및 이의 제조 방법 WO2012087072A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201180068501.8A CN103404244B (zh) 2010-12-24 2011-12-23 印刷电路板及其制造方法
EP11852118.6A EP2645829B1 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same
US13/997,596 US9706652B2 (en) 2010-12-24 2011-12-23 Printed circuit board and method for manufacturing same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2010-0134546 2010-12-24
KR1020100134547A KR101231522B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판 및 그의 제조 방법
KR1020100134546A KR101173397B1 (ko) 2010-12-24 2010-12-24 인쇄회로기판의 제조 방법
KR10-2010-0134547 2010-12-24

Publications (2)

Publication Number Publication Date
WO2012087072A2 true WO2012087072A2 (ko) 2012-06-28
WO2012087072A3 WO2012087072A3 (ko) 2012-10-11

Family

ID=46314670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/010057 WO2012087072A2 (ko) 2010-12-24 2011-12-23 인쇄회로기판 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US9706652B2 (ko)
EP (1) EP2645829B1 (ko)
CN (1) CN103404244B (ko)
TW (1) TWI442854B (ko)
WO (1) WO2012087072A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
TWI551199B (zh) 2014-04-16 2016-09-21 矽品精密工業股份有限公司 具電性連接結構之基板及其製法
KR102249660B1 (ko) * 2014-08-14 2021-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
CN107509319A (zh) * 2016-06-14 2017-12-22 华为终端（东莞）有限公司 一种底部有焊端的模块
CN107291311A (zh) * 2017-06-27 2017-10-24 长沙市宇顺显示技术有限公司 一种电容式触控显示屏fpc防折伤的制作方法
CN107385391A (zh) * 2017-07-14 2017-11-24 京东方科技集团股份有限公司 掩膜板、oled显示基板及其制作方法、显示装置
KR20190046214A (ko) * 2017-10-25 2019-05-07 삼성전기주식회사 인쇄회로기판

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000010369A1 (fr) 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP4087876B2 (ja) * 1998-08-10 2008-05-21 富士通株式会社 ハンダバンプの形成方法
JP3056192B1 (ja) 1999-01-18 2000-06-26 富山日本電気株式会社 電極パッド上にバンプを形成したソルダーレジスト層付実装基板の製造方法
JP4140140B2 (ja) * 1999-09-02 2008-08-27 株式会社デンソー 金属バンプの製造方法
JP3655902B2 (ja) * 2002-08-20 2005-06-02 Ｆｃｍ株式会社 バンプを備えたウエハーの製造方法
TWI254995B (en) * 2004-01-30 2006-05-11 Phoenix Prec Technology Corp Presolder structure formed on semiconductor package substrate and method for fabricating the same
TWI255158B (en) * 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
TWI261329B (en) * 2005-03-09 2006-09-01 Phoenix Prec Technology Corp Conductive bump structure of circuit board and method for fabricating the same
TWI281840B (en) * 2005-05-09 2007-05-21 Phoenix Prec Technology Corp Electrically connecting structure of circuit board and method for fabricating same
CN101854771A (zh) 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
TWI319966B (en) 2006-06-14 2010-01-21 A method of manufacturing a substrate having metal bumps
KR100744606B1 (ko) 2006-06-21 2007-08-01 삼성전기주식회사 패키지 기판 제조방법
TWI316381B (en) * 2007-01-24 2009-10-21 Phoenix Prec Technology Corp Circuit board and fabrication method thereof
KR20090042556A (ko) 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100994099B1 (ko) 2008-06-16 2010-11-12 아페리오(주) 플립칩 기판 제조 방법
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101131230B1 (ko) 2009-05-06 2012-03-28 삼성전기주식회사 범프 지지부를 갖는 인쇄회로기판 및 그 제조방법
US8436252B2 (en) * 2009-06-30 2013-05-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
TWI412308B (zh) * 2009-11-06 2013-10-11 Via Tech Inc 線路基板及其製程
CN101847586B (zh) * 2010-03-19 2012-08-22 威盛电子股份有限公司 线路基板工艺及线路基板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2645829A4

Also Published As

Publication number Publication date
CN103404244B (zh) 2016-12-14
US9706652B2 (en) 2017-07-11
TWI442854B (zh) 2014-06-21
US20140000947A1 (en) 2014-01-02
CN103404244A (zh) 2013-11-20
EP2645829A2 (en) 2013-10-02
TW201236529A (en) 2012-09-01
EP2645829A4 (en) 2017-09-27
EP2645829B1 (en) 2019-10-09
WO2012087072A3 (ko) 2012-10-11

Similar Documents

Publication Publication Date Title
WO2012087072A2 (ko) 인쇄회로기판 및 이의 제조 방법
WO2015119396A1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
WO2020262961A1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
WO2012053728A1 (en) Printed circuit board and method for manufacturing the same
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
WO2015072775A1 (ko) 연성인쇄회로기판과 그 제조 방법
WO2021080305A1 (ko) 인쇄회로기판
WO2012087059A2 (en) Printed circuit board and method for manufacturing the same
WO2018101503A1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
WO2012087073A2 (ko) 인쇄회로기판 및 그의 제조 방법
WO2012150817A2 (en) Method for manufacturing printed circuit board
WO2012087058A2 (en) Printed circuit board and method for manufacturing the same
WO2014051233A2 (en) Printed circuit board
WO2018151578A1 (ko) 시드층을 포함하는 전사필름 제조방법, 시드층의 선택적 에칭을 이용한 회로기판 제조방법 및 에칭액 조성물
WO2014054921A1 (en) The printed circuit board and the method for manufacturing the same
WO2013137668A1 (en) The printed circuit board and the method for manufacturing the same
WO2019022580A1 (ko) 인쇄회로기판
WO2012011701A2 (en) Radiant heat circuit board and method for manufacturing the same
WO2013085229A1 (en) Printed circuit board and method of manufacturing the same
WO2013176519A1 (en) Semiconductor package substrate, package system using the same and method for manufacturing thereof
WO2012087060A2 (en) Printed circuit board and method for manufacturing the same
WO2019194517A1 (ko) 인쇄회로기판 및 인쇄회로기판 스트립
WO2013089416A1 (en) Printed circuit board and method of manufacturing the same
WO2013089419A1 (en) Method and device of manufacturing printed circuit board
WO2013141611A1 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11852118

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011852118

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13997596

Country of ref document: US