JP2012506628A - 基板上にはんだ堆積物を形成する方法 - Google Patents

Abstract

はんだ堆積物を基板上に形成する方法であって、次の工程ｉ）少なくとも１つのコンタクト領域を含む表面を有する電気回路構成を含む基板を準備し、ｉｉ）前記基板表面上に配置され、かつパターン形成されるはんだマスク層を形成して前記少なくとも１つのコンタクト領域を露出させ、ｉｉｉ）前記はんだマスク層及び前記少なくとも１つのコンタクト領域を含む全基板領域を、導電性層を前記基板表面上に設けるのに適した溶液と接触させ、ｉｖ）スズ又はスズ合金を含有するはんだ堆積物層を前記導電性層上へ電気めっきし、及びｖ）スズ又はスズ合金を含有する前記はんだ堆積物層及び前記導電性層を、前記はんだ堆積物層と前記導電性層の双方ともを前記はんだマスク層領域から、前記少なくとも１つのコンタクト領域上にはんだ堆積物層を残して除去するのに十分な量をエッチ除去することを含んでなる方法が記載される。

Description

本発明は、電気めっきによるはんだ溜り(solder depots)の形成、特にフリップチップパッケージ、殊にスズ及びスズ合金の電気めっきされたはんだにより形成されるフリップチップ接合及び基板対基板(board to board)はんだ接合に関する。

発明の背景
１９６０年代初めのＩＢＭによるフリップチップ技術の導入以来、フリップチップデバイスは、高価なセラミック基板上に搭載されてきており、その場合に、シリコンチップとセラミック基板との間の熱膨張ミスマッチはあまり決定ではない。ワイヤボンディング技術に比べて、フリップチップ技術は、より高いパッケージング密度（より低いデバイスプロファイル）及びより高い電気的性能（できる限り短いリード及びより低いインダクタンス）をより優れて提供することができる。これに基づいて、フリップチップ技術は、過去４０年間、セラミック基板上の高温はんだ（コントロールド−コラップスチップコネクション、Ｃ４）を用いて工業的に実施されている。しかしながら、近年、最新の電子製品の小型化傾向のために高密度、高速及び低コストの半導体デバイスの需要が押し進められ、低コスト有機回路板（例えばプリント回路板又は基板）上に搭載され、シリコンチップと有機板構造との間の熱膨張ミスマッチにより誘導される熱応力を緩和するためのエポキシアンダーフィルを有するフリップチップデバイスが、明らかに爆発的な成長を経験している。低温フリップチップ接合及び有機ベース回路板のこの注目すべき到来は、現在の産業がフリップチップデバイスを製作するための安価な解決手段を得ることを可能にしている。

現在の低コストフリップチップ技術において、半導体集積回路（ＩＣ）チップの上面は、電気コンタクトパッドのアレイを有する。前記有機回路板は、コンタクトの相応する格子も有する。低温はんだバンプ又は他の導電性接着材料が、配置され、かつ前記チップと回路板との間で正確に調整される。前記チップは、ひっくり返されて(flipped upside down)、かつ前記回路板上に搭載され、前記回路板において前記はんだバンプ又は導電性接着材料が、電気的入出力（Ｉ／Ｏ）及び前記チップと回路板との間の機械的相互接続を提供する。はんだバンプ接合のために、有機アンダーフィル封入剤が、熱的ミスマッチを妨げ、かつ前記はんだ接合上の応力を低下させるために、前記チップと回路板との間のギャップ中へさらに施されてよい。

一般的に、はんだ接合によりフリップチップアセンブリを達成するために、金属バンプ、例えばはんだバンプ、金バンプ又は銅バンプは、前記チップのパッド電極表面上によく予備形成され、前記チップ中で前記バンプはいずれの形状、例えばスタッドバンプ、ボールバンプ、柱状バンプ等であることができる。相応するはんだバンプ（又はプレはんだバンプと呼ぶ）は、低温はんだを典型的に用いて、前記回路板のコンタクト領域上にも形成される。リフロー温度で、前記チップは、前記はんだ接合を用いることにより前記回路板にボンディングされる。アンダーフィル封入剤を施した後に、フリップチップ装置がこうして組み立てられる。そのような方法は、当工業界において十分知られており、かつはんだ接合を用いるフリップチップデバイスの典型的な例は、例えば米国特許第7,098,126号明細書（H.-K. Hsieh他）に記載されている。

現在、プレはんだバンプを前記回路板上に形成するのに最も一般的な方法は、孔版印刷法である。孔版印刷法に関連している以前の提案の幾つかについては、米国特許第5,203,075号明細書（C. G. Angulas他）、米国特許第5,492,266号明細書（K. G. Hoebener他）及び米国特許第5,828,128号明細書（Y. Higashiguchi他）が参照されることができる。フリップチップアセンブリのためのはんだバンピング技術は、バンプピッチとサイズ小型化の双方に関して設計の考慮を要求する。実地の経験によれば、孔版印刷は、バンプピッチが０．１５mm未満に減少されると実行不可能になる。対照的に、電気めっきにより堆積されるはんだバンプは、バンプピッチを０．１５mm未満にさらに低下させる可能性を提供する。フリップチップボンディング用の回路板上の電気めっきバンプに関連している以前の提案は、米国特許第5,391 ,514号明細書（T. P. Gall他）及び米国特許第5,480,835号明細書（K. G. Hoebener他）に見出されることができる。前記回路板上の電気めっきはんだバンピングが、孔版印刷よりも微細なバンプピッチを提供するけれども、初期実装(initial implementation)のために幾つかの挑戦が存在する。

はんだを有機基板上に形成する多段法は、米国特許第7,098,126号明細書（H.-K. Hsieh他）に記載されている。前記方法において、最初に、少なくとも１つのコンタクト領域を含む電気回路構成(circuitry)を有する表面を含む有機回路板が用意される。はんだマスク層は、前記板表面上に配置され、かつパターン形成されて、前記パッドを露出させる。その後に、金属シード層は、物理蒸着、化学蒸着、触媒銅の使用下での無電解めっき又は触媒銅の使用下での電気めっきにより前記板表面全体に堆積される。前記パッドに位置される少なくとも開口部を有するレジスト層は、前記金属シード層全体に形成される。はんだ材料はついで、前記開口部中に電気めっきにより形成される。最後に、前記レジストと前記レジストの真下の金属シード層とが除去される。この方法を適用するためには、多様なパターン形成工程が必要とされ、このことはプロセス効率の観点全般から望ましくない。さらに、前記方法は、隣接するコンタクト領域間の距離（ピッチ）が電子デバイスの小型化の結果として極めて小さい場合に限界がある。

回路板の導電性バンプ構造の製作方法は、米国特許出願公開(US-A1)第2006/0219567号明細書に開示されている。はんだ材料は基板上へ電気めっきされ、前記基板ははんだマスクにより部分的に保護され、引き続きエッチレジストがはんだ材料の層上へ堆積され、前記はんだ材料はついで、はんだ材料でコーティングされた接続パッドがその後のエッチング工程の間に保護されるようにしてパターン形成される。はんだ溜りに必要とされないはんだ材料はついで、エッチレジストで保護されたはんだ溜りのみを残して前記接続パッドより上でエッチ除去される。

それに応じて、本発明の目的は、数の減少された処理段階を含む回路板のような基板上にはんだ堆積物(solder deposits)を形成する方法を提供することである。さらに、前記目的は、極めて微細な構造上にもはんだ堆積物を形成するのに適した高い均一性のはんだ材料を生じさせるめっき法を提供することである。

開示の要約
故に、本発明の対象は、スズ及びスズ合金の電気めっき法をはんだ堆積物の均一な層を基板上に生成するために採り入れることである。そのような浴は、ボイド又はディンプルを残すことなく、高アスペクト比を有するリセス構造を充填するのに適しているべきである。

本発明の他の対象は、数の減少されためっき工程を有し、かつはんだレジスト開口部が異なる寸法を有する場合でさえユニバーサルに塗布可能であるはんだ堆積方法を提供することである。

本発明の他の対象は、金属シード層を非導電性基板、例えばプリント回路上に形成する方法を提供することであり、前記方法は、フリップチップ接合及び基板対基板はんだ接合を形成するための電気めっきはんだを生成するのに使用される。

まとめると、フリップチップ接合及び基板対基板はんだ接合を形成するための、電気めっきはんだ堆積物を基板上に製作する方法が開示されている。本発明によれば、少なくとも１つのコンタクト領域を含む電気回路構成を有する表面を含む回路板のような非導電性基板が準備される。そのようなコンタクト領域は、いずれかの導電性表面領域、例えばコンタクトパッド又は前記基板の外側に向いている回路構成の一番上の領域であることができる。

はんだマスクを前記基板の表面の一部に塗布した後に、導電性シード層が表面領域全体に形成される。場合により、前記シード層の堆積の前に、前記はんだマスク層は、付加的な非導電性層、例えばレジストにより高さが高められることができる。これは、その後にめっきされるはんだ堆積物の体積が増加されることとなる。前記導電性層上へのスズ又はスズ合金を含有するはんだ材料層はついで、前記基板の導電性領域上にめっきされてはんだ堆積物を形成する。その後、過剰のはんだ材料は、前記はんだ材料を前記はんだマスク層領域から、前記の少なくとも１つのコンタクト領域上にはんだ堆積物を残して除去するのに十分な量でエッチ除去されてはんだ溜りを形成する。また、好ましくは同じ処理工程において除去されるのは、前記はんだマスク層領域からの導電性シード層である。

本発明の他の対象は、フリップチップはんだ接合及び基板対基板はんだ接合を形成するための、電気めっきはんだ堆積物を基板上に製作する方法を提供することであり、その際に、場合により電気回路構成は印刷及びエッチプロセスにより形成される。

場合により、金属又は金属合金の付加的な層は、過剰のはんだ材料がエッチ除去された後に前記はんだ堆積物上へ堆積される。金属の前記の付加的な層は、リフロー中に電気めっきされたはんだ堆積物層と共にはんだ合金を形成する。

平坦化され、電気めっきされたはんだ材料層を有するはんだマスク定義パッド(solder mask defined pad)を得る方法を示す。 平坦化され、電気めっきされたはんだ材料層を有する非はんだマスク定義パッド(non-solder mask defined pad)を得る方法を示す。 平坦化され、電気めっきされたはんだ材料層を有するブラインドミクロバイア（ＢＭＶ）を有するはんだマスク定義パッドを得る方法を示す。 平坦化され、電気めっきされたはんだ材料層を有するブラインドミクロバイア（ＢＭＶ）を有する非はんだマスク定義パッドを得る方法を示す。 リフロープロセスにかけられる、前記電気めっきされたはんだ材料層の個別の高さを有するはんだマスク定義パッドを得る方法を示す。 リフロープロセスにかけられる、前記電気めっきされたはんだ材料層の個別の高さを有する非はんだマスク定義パッドを得る方法を示す。 リフロープロセスにかけられる、個別の高さの電気めっきされたはんだ材料層を有するブラインドミクロバイア（ＢＭＶ）を有するはんだマスク定義パッドを得る方法を示す。 リフロープロセスにかけられる、個別の高さの電気めっきされたはんだ材料層を有するブラインドミクロバイア（ＢＭＶ）を有する非はんだマスク定義パッドを得る方法を示す。 前記はんだ堆積物の体積を増加させるために付加的なレジストを塗布する、前記電気めっきされたはんだ材料層の個別の高さを有する非はんだマスク定義パッドを得る方法を示す。 図１の実施態様によるプレーナ構造と、付加的なはんだ体積（はんだバンプ）を有する図７の実施態様との接合を示す。 図１の実施態様によるプレーナ構造と、はんだ（はんだバンプ）をリフローすることにより得られるプレボール化された構造を有する付加的なはんだ体積を有する図４の実施態様との接合を示す。 平坦化され、電気めっきされたはんだ堆積物を有するブラインドミクロバイア（ＢＭＶ）を有するはんだマスク定義パッドを得る方法を示す。 平坦化され、電気めっきされたはんだ堆積物及びバリヤー層を有するブラインドミクロバイア（ＢＭＶ）を有するはんだマスク定義パッドを得る方法を示す。 平坦化され、電気めっきされたはんだ堆積物を有するスタックドブラインドミクロバイア（ＢＭＶ）を有するはんだマスク定義パッドを得る方法を示す。

発明の詳細な説明
本発明は、スズ又はスズ合金層を電気めっきすることによりはんだ堆積物を基板上に形成する方法を提供する。本方法は、はんだバンプを回路板上に製作するのに特に適しており、前記方法は良好なめっき均一性を有するはんだバンプを形成することができる。本方法は、以下により詳細に記載される。ここで示される図は、本方法の単なる例示に過ぎない。これらの図は、一定比に縮尺されて描かれておらず、すなわちこれらの図は前記チップパッケージ構造中の多様な層の実際の寸法又は特徴を反映しない。同番号は、明細書を通じて同要素を参照する。

次に図１ａに関して、本発明の好ましい実施態様によれば、コンタクト領域の具体例としてコンタクトパッド１０４を表面上に有する非導電性基板１０５が準備される。非導電性基板１０５は、有機材料又は繊維強化有機材料又は粒子強化有機材料等、例えば、エポキシ樹脂、ポリイミド、ビスマレイミドトリアジン、シアナートエステル、ポリベンゾシクロブテン、又はそのガラス繊維複合体等から製造されていてよい回路板であることができる。

前記コンタクトパッド１０４は、金属材料、例えば銅から典型的に形成される。場合により、バリヤー層１０２は、コンタクトパッド１０４上に形成され、かつ例えば、ニッケルの接着剤層又は金の保護層であることができる。前記バリヤー層１０２は、ニッケル、パラジウム、銀、スズ、ニッケル／パラジウム、クロム／チタン、パラジウム／金又はニッケル／パラジウム／金等から製造されていてもよく、これらは、電気めっき、無電解めっき又は物理蒸着等により製造されることができる。はんだマスク層１０３は前記非導電性基板１０５の表面上に最終的に堆積されて、前記回路構成を保護し、かつ絶縁を提供する。

スズ又はスズ合金を含有するはんだ堆積物を、電気めっきにより非導電性表面上に製作するために、非導電性表面上に形成される導電性シード層は、前記電気めっきを開始するのに必要とされる。そのようなシード層１０１は、図１ｂに示されている。一般的に、前記シード層は例えば、非導電性表面の従来の製造工業における無電解堆積により形成され、かつ当工業界において十分知られている。

本発明によれば、前記導電性シード層は、コンタクトパッド領域１０４及びはんだマスク領域１０３を含む非導電性基板１０５の表面全体に堆積される。

前記シード金属層は、電気伝導性であり、接着を提供し、その上部表面の露出された部分が電気めっきされるのを可能にし、かつ前記コンタクト領域の下にある金属へのその後のはんだ堆積物金属の移行を防止することができる。選択的に、前記シード金属層は、２つの金属層から構成されていてよい。第二の金属の一例は銅である、それというのも、銅はその後の電気めっきに適した表面を提供するからである。

前記非導電性基板は、例えば、Handbuch der Leiterplattentechnik, Vol. 4, 2003, pp. 292 - 300に記載されている多様な方法により活性化されることができる。これらのプロセスは、炭素粒子、Ｐｄコロイド又は導電性ポリマーを含んでなる導電性層の形成を含む。炭素粒子の使用を含むプロセスは、"Electrochemicals"社により開発されており、かつ例えば、商標名"Shadow"で販売されている。他のプロセスは、MacDermid社により開発されている"ブラックホール"プロセスとして当工業界において知られている。パラジウムコロイドの使用を含むプロセスは、Shipley Ronal及びAtotech社により開発されており、かつ、例えば、商標名"Crimson"、"Conductron"及び"Neopact"でそれぞれ知られている。

導電性ポリマーの使用を含むプロセスは、OMI Enthone及びAtotech社により開発されており、かつ例えば、商標名"DMSE"、"Seleo CP"及び"Compact CP"でそれぞれ知られている。

これらのプロセスの幾つかは特許文献に記載されており、かつ例が以下に与えられる：
欧州特許(EP)第0 616 053号明細書には、金属コーティングを非導電性基板に（無電解コーティングを用いずに）塗布する方法が記載されており、前記方法は、
ａ．前記基板を貴金属／ＩＶＡ族金属ゾルを含んでなる活性剤と接触させて、処理された基板を得て；
ｂ．前記処理された基板を、
（ｉ）Ｃｕ（ＩＩ）、Ａｇ、Ａｕ又はＮｉ可溶性金属塩又はその混合物、
（ｉｉ）第ＩＡ族金属水酸化物、
（ｉｉｉ）前記金属塩の金属のイオンのための、０．７３〜２１．９５の累積生成定数log Kを有する有機材料を含んでなる錯化剤
の溶液を含んでなるｐＨ １１超〜ｐＨ １３を有する自己促進及び自己補充する浸漬金属組成物と接触させる
ことを含んでなる。

このプロセスは、その後のエレクトロコーティングに使用されることができる薄い導電性層を生じる。このプロセスは、"Connect"プロセスとして当工業界において知られている。

米国特許第5,503,877号明細書には、非金属性基板上の金属シードの発生のために錯化合物を使用することを含む非導電性基板のメタライゼーションが記載されている。これらの金属シードは、その後の電気めっきのために十分な伝導率を提供する。このプロセスは、いわゆる"Neoganth"プロセスとして当工業界において知られている。

米国特許第5,693,209号明細書は、導電性ピロールポリマーの使用を含む非導電性基板のメタライゼーションプロセスに関する。前記プロセスは、"Compact CP"プロセスとして当工業界において知られている。

欧州特許第1 390 568 B1号明細書も、非導電性基板の直接電解メタライゼーションに関する。前記明細書は、その後のエレクトロコーティングのための導電性層を得るための導電性ポリマーの使用を含む。前記導電性ポリマーは、チオフェン単位を有する。前記プロセスは、"Seleo CP"プロセスとして当工業界において知られている。

最後に、前記非導電性基板は、パラジウムイオンを含有するコロイド溶液又はイオノゲン溶液、例えば、これについてHandbuch der Leiterplattentechnik, Vol. 4, 2003, pp. 307 - 311に記載されている方法で活性化されることもできる。

薄い中間金属コーティングのその後の無電解めっきは、場合により前記導電性シード層を強化するために実施されることができる。前記シード層の補助により、本発明によるはんだ堆積物の電気めっきは、ついで実施されることができる。

本発明によれば、前記導電性シード層１０１は、金属又は合金製又は多層の金属、例えば銅、スズ、コバルト、スズ−鉛合金、クロム−銅合金、チタン／ニッケル（バイメタル）、スズ／銅、クロム／クロム−銅合金／銅、又はニッケル／スズ／銅多層製であってよい。銅がシード層として好ましい。

本発明の好ましい実施態様によれば、前記シード層１０１は、無電解めっき方法により形成されることもでき、その際に前記触媒金属は、貴金属を使用しないが、しかし銅を前記触媒金属として使用する。そのような触媒銅を非導電性表面上に形成するための典型的な例は、米国特許第3,993,491号及び同第3,993,848号明細書に見出されることができる。

前記シード層１０１の厚さは好ましくは、０．１mm未満及びより好ましくは０．０００１mm〜０．００５mmである。前記はんだ材料中の前記シード層１０１の溶解度に依存して、前記シード層１０１は、前記はんだ堆積物中へ完全に溶解することができるか又は前記リフロープロセス後になお少なくとも部分的に存在することができる。

より薄い前記シード層１０１が好ましい、なぜなら、より薄いシード層は、前記エッチング溶液中でより迅速に除去されることができ、エッチング溶液中に浸漬される前記非導電性基板１０５のために必要とされる時間が短縮できるからである。そのような場合において、前記エッチング溶液による前記はんだマスク層１０３の損傷は、受け入れることができる低いレベルに低下する。

本発明の方法の利点は、レジスト層が、前記はんだ堆積物を電気めっきする前に、前記基板表面の選択的な領域上に塗布される必要がないことである。

次に図１ｃに関して、スズ又はスズ合金を含有するはんだ材料層１００は、ついで導電性シード層１０１上に形成される。

本発明の好ましい実施態様によれば、前記はんだ材料１００は、スズであるか又はスズと、鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルル、ニッケル及びガリウムからなる群から選択される元素との混合物により製造されたスズ合金である。

スズ及びスズ合金めっき浴は、当工業界において知られている。よく使用されるスズ又はスズ合金めっき浴組成及びめっきのためのプロセスパラメーターは、以下に記載される。

前記浴の他の成分の中には、Ｓｎ²⁺イオンの源、酸化防止剤及び界面活性剤が添加されていてよい。

Ｓｎ²⁺イオンの源は、可溶性スズを含有するアノードであってよいか、又は、不溶性アノードが使用される場合には、可溶性Ｓｎ²⁺イオン源であってよい。スズメタンスルホン酸、Ｓｎ（ＭＳＡ）₂は、その高い溶解度のためにＳｎ²⁺イオンの好ましい源である。典型的に、Ｓｎ²⁺イオンの源の濃度は、前記浴中へＳｎ²⁺イオン約１０g／L〜約１００g／L、好ましくは約１５g／L〜約９５g／L、より好ましくは約４０g／L〜約６０g／Lを供給するのに十分である。例えば、Ｓｎ（ＭＳＡ）₂は、Ｓｎ²⁺イオン約３０g／L〜約６０g／Lを前記めっき浴に供給するために添加されてよい。

好ましい合金は、スズ銀合金である。そのような場合において、前記めっき浴は付加的に可溶性銀塩を含有し、よく使用されるのは、硝酸塩、酢酸塩、及び好ましくはメタンスルホン酸塩である。典型的に、Ａｇ⁺イオンの源の濃度は、前記浴中へＡｇ⁺イオン約０．１g／L〜約１．５g／L、好ましくは約０．３g／L〜約０．７g／L、より好ましくは約０．４g／L〜約０．６g／Lを供給するのに十分である。例えば、Ａｇ（ＭＳＡ）は、Ａｇ⁺イオン約０．２g／L〜約１．０g／Lを前記めっき浴に供給するために添加されてよい。

酸化防止剤は、本発明の浴に、前記浴を溶液中のＳｎ²⁺イオンの酸化に対して安定化させるために添加されることができる。好ましい酸化防止剤、例えばヒドロキノン、カテコール、及びヒドロキシル安息香酸、ジヒドロキシル安息香酸又はトリヒドロキシル安息香酸のいずれか、及び２−アミノ−３−ヒドロキシ−ピリジン、３−アミノ−２−ヒドロキシ−ピリジン、２，３−ジヒドロキシ−ピリジン、３，４−ジヒドロキシ−ピリジン、２，５−ジヒドロキシ−ピリジン、２，３，４−トリヒドロキシ−ピリジン、３，４，５−トリヒドロキシ−ピリジン、２，３−ジアミノ−ピリジン、３，４−ジアミノ−ピリジン、２，５−ジアミノ−ピリジン、３−アミノ−４，５−ジヒドロキシ−ピリジン、４−アミノ−３，５−ジヒドロキシ−ピリジン、４−アミノ−２，５−ジヒドロキシ−ピリジン、４−アミノ−２，３−ジヒドロキシ−ピリジン、３，４−ジアミノ−２−ヒドロキシ−ピリジン、３，４−ジアミノ−５−ヒドロキシ−ピリジン、２，３−ジアミノ−４−ヒドロキシ−ピリジン、２，３−ジアミノ−５−ヒドロキシ−ピリジン、３，４−ジアミノ−２−ヒドロキシ−５，６−ジメチル−ピリジン、３，４−ジアミノ−５−ヒドロキシ−２，６−ジメチル−ピリジン、２，３−ジアミノ−４−ヒドロキシ−５，６−ジメチル−ピリジン、４−アミノ−２，３−ジヒドロキシ−５，６−ジメチル−ピリジン、３−アミノ−４，５−ジヒドロキシ−２，６−ジメチル−ピリジン、２，５−ジアミノ−３，４，６−トリメチル−ピリジン、３，４−ジアミノ−２，５，６−トリメチル−ピリジン、２，３−ジアミノ−４，５，６−トリメチル−ピリジン、３，４，５−トリヒドロキシ−２，６−ジメチル−ピリジン、２，３，４−トリヒドロキシ−５，６−ジメチル−ピリジン、２，５−ジヒドロキシ−３，４，６−トリメチル−ピリジン、３，４−ジヒドロキシ−２，５，６−トリメチル−ピリジン、２，３−ジヒドロキシ−４，５，６−トリメチル−ピリジン、３−アミノ−２−ヒドロキシ−４，５，６−トリメチル−ピリジン、２−アミノ−３−ヒドロキシ−４，５，６−トリメチル−ピリジン及び相応するエチル誘導体、プロピル誘導体及びアルコキシ誘導体からなる群から選択される一置換、二置換又は三置換のピリジン誘導体は、約０．１g／L〜約１０g／L、好ましくは約０．５g／L〜約３g／Lの濃度で添加されてよい。例えば、ヒドロキノンは、前記浴に約２g／Lの濃度で添加されてよい。

界面活性剤は、前記基板の濡れを促進するために添加されてよい。前記界面活性剤は、三次元成長を抑制することができる温和な堆積防止剤として、それにより前記フィルムのモルホロジー及びトポグラフィーを改善する範囲で役立つように思われる。前記界面活性剤は粒度をより微細にする(refine)のを助けることもでき、このことはより均一なバンプを生じさせる。例示的なアニオン界面活性剤は、アルキルホスホン酸塩、アルキルエーテルリン酸塩、アルキル硫酸塩、アルキルエーテル硫酸塩、アルキルスルホン酸塩、アルキルエーテルスルホン酸塩、カルボン酸エーテル、カルボン酸エステル、アルキルアリールスルホン酸塩、アリールアルキルエーテルスルホン酸塩、アリールスルホン酸塩及びスルホコハク酸塩を含む。

本発明の電解めっき浴は好ましくは、アノード不動態化を抑制し、より良好なカソード効率を達成し、かつより延性の堆積物を達成するために、酸性ｐＨを有する。それに応じて、浴ｐＨは好ましくは約０〜約３である。好ましい実施態様において、前記浴のｐＨは０である。それに応じて、好ましい酸性ｐＨは、硝酸、酢酸及びアルキルスルホン酸、例えばメタンスルホン酸（ＭＳＡ）を用いて達成されることができる。好ましい一実施態様において、前記酸は、メタンスルホン酸である。前記酸の濃度は、好ましくは約５０g／L〜約２００g／L、より好ましくは約７０g／L〜約１２０g／Lである。例えば、メタンスルホン酸約５０g／L〜約１６０g／Lは前記電気めっき浴に、ｐＨ ０の浴を達成し、かつ前記導電性電解質として作用するために、添加されることができる。

本発明の電解浴はさらに、以下のものに限定されるものではないが、ベンジリデンアセトン、ベンズアルデヒド、３−クロロベンズアルデヒド、４−クロロベンズアルデヒド、２，４−ジクロロベンズアルデヒド、２，６−ジクロロベンズアルデヒド、２，４，６−トリクロロベンズアルデヒド、１−ナフトアルデヒド、２−ナフトアルデヒド、２−ヒドロキシベンズアルデヒド、３−ヒドロキシベンズアルデヒド、４−ヒドロキシベンズアルデヒド、２−メチルベンズアルデヒド、３−メチルベンズアルデヒド、４−メチルベンズアルデヒド、ｍ−アニスアルデヒド、ｏ−アニスアルデヒド、ｐ−アニスアルデヒド、２−クロロアセトフェノン、３−クロロアセトフェノン、４−クロロアセトフェノン、２，４−ジクロロアセトフェノン、２，４，６−トリクロロアセトフェノンからなる群から選択される芳香族のアルデヒド及びケトンを含む少なくとも１つのレベリング剤を含有する。‘芳香族カルボニル化合物’という用語は、ここでは芳香族アルデヒド及び芳香族ケトン化合物の同義語として使用され、かつ‘α／β−不飽和カルボン酸’を含まない。前記芳香族カルボニル化合物レベリング剤は、前記電解質に、０．００１g／l〜０．５g／l、より好ましい０．００５g／l〜０．１g／lの量で添加される。

他の実施態様において、前記電解質はさらに、芳香族カルボニル化合物である少なくとも１つのレベリング剤に加えて、α／β−不飽和カルボン酸又はその誘導体である別のタイプの少なくとも１つのレベリング剤を含有する。好ましくは、α／β−不飽和カルボン酸は、アクリル酸、メタクリル酸、クロトン酸、３−クロロアクリル酸、３，３−ジメチルアクリル酸、２，３−ジメチルアクリル酸、アクリル酸メチル、アクリル酸エチル、ｎ−ブチルアクリラート、イソブチルアクリラート、２−エチルヘキシルアクリラート、エチルメタクリラート、ｎ−ブチルメタクリラート、イソブチルメタクリラート、２−ヒドロキシエチルメタクリラート、２−ヒドロキシプロピルメタクリラート、２−ジメチルアミノエチルメタクリラート、メタクリル酸無水物及びメチルメタクリル酸からなる群から選択される。α／β−不飽和カルボン酸である少なくとも１つのレベリング剤は、前記電解質中に０．０５g／l〜３g／l、より好ましくは０．１g／l〜０．５g／lにわたる濃度で存在している。

本発明の一実施態様において、前記光沢剤は、ベンジリデンアセトン、１−ナフトアルデヒド及びメタクリル酸の混合物であり、その際にベンジリデンアセトンの濃度は、０．０１g／l〜０．３g／l、より好ましくは０．００５g／l〜０．０２g／lにわたり、かつその際に１−ナフトアルデヒドの濃度は、０．００１g／l〜０．２g／l、より好ましくは０．００５g／l〜０．０２g／lにわたり、かつその際にメタクリル酸の濃度は、０．０５g／l〜３g／l、より好ましくは０．１g／l〜０．５g／lにわたる。

典型的な浴組成は、例えばJordan: The Electrodeposition of Tin and its Alloys, 1995, p. 71-84に開示されている。

はんだ溜りめっき用のスズ及びスズ合金のめっきは、直流（ＤＣ）又はパルスめっきにより実施されることができる。パルスめっき技術は、図１〜１５に示されるような本発明の構造を充填するのに特に適している。パルスめっきの利点は、より微細な粒度、ひいてはより良好なはんだ付け性を有するスズ堆積物でのより良好な表面分布均一性及び改善される結晶構造である。また、より高い適用可能な電流密度、ひいてはより高い処理量が、ＤＣめっきに比べてパルスめっきにより得られることができる。

一般的に、１〜２０A／dm²の有効電流密度での電流パルスが適用されることができる。選択的に、１〜３A／dm²の電流密度でのＤＣでの前記浴の操作が実施されることができる。

例えば、スズパルスめっきを３A／dm²の電流密度で適用すると、３０minのめっき時間内に４０μmのスズ堆積物の平均厚さを生じる。前記表面上の厚さ変化は、±１５％に過ぎない。１A／dm²のみの最大電流密度でのＤＣめっきを適用すると、得ることができる。４０μmのスズ堆積物の厚さを得るためのめっき時間は、８６minである。前記表面上の変化は、±３３％であり、故に、パルスめっきよりもはるかに高い。

好ましいパルスパラメーターは次のとおりである：
少なくとも１つの順電流パルスの期間対少なくとも１つの逆電流パルスの期間の比は、少なくとも１：０〜１：７、好ましくは少なくとも１：０．５〜１：４及びより好ましくは少なくとも１：１〜１：２．５に調節される。

少なくとも１つの順電流パルスの期間は、好ましくは少なくとも５ms〜１０００msに調節されることができる。

少なくとも１つの逆電流パルスの期間は、好ましくは０．２〜多くとも５ms及び最も好ましくは０．５〜１．５msに調節される。

前記加工物での少なくとも１つの順電流パルスのピーク電流密度は、１〜多くとも３０A／dm²の値に好ましくは調節される。特に好ましいのは、水平プロセスにおける約２〜８A／dm²の加工物での少なくとも１つの順電流パルスのピーク電流密度である。垂直プロセスにおいて、前記加工物での少なくとも１つの順電流パルスの最も好ましいピーク電流密度は、１〜多くとも５A／dm²である。

前記加工物での少なくとも１つの逆電流パルスのピーク電流密度は、好ましくは０〜６０A／dm²の値に調節される。特に好ましいのは、水平プロセスにおける約０〜２０A／dm²の加工物での少なくとも１つの逆電流パルスのピーク電流密度である。垂直プロセスにおいて、前記加工物での少なくとも１つの順電流パルスの最も好ましいピーク電流密度は、０〜多くとも１２A／dm²である。

図１〜８による構造中の開口部は、ＳＲＯ（はんだレジスト開口部）で表され、かつ好ましくは約５〜１，０００μm、好ましくは約１０〜５００μm及びよりいっそう好ましくは２０〜１００μmの寸法を有する。

ＳＲＯの高さは、５〜２５０μm、好ましくは約１０〜５０μmにわたる。隣接するコンタクト領域の中心点の距離は、ピッチとして表され、かつＩＣ基板について９０〜３００μmにわたり、かつプリント回路について１５０〜１，０００μmにわたる。

また、はんだマスク１０４は、導電性シード層１０１によりカバーされるので、はんだ堆積物１００のめっきは、この層上にもある。そのような層１００の厚さは、好ましくは１〜１０μmを超えるべきではなく、より好ましくは３〜６μmを超えるべきではない。

図１ｄに関して、はんだ堆積物１００並びに導電性シード層１０１は、はんだマスク層１０３から除去されている。前記除去は好ましくは、はんだ堆積物層１００及び導電性シード層１０１をはんだマスク層領域１０３から、はんだ材料層が少なくとも１つのコンタクト領域上に残して除去するのに十分な量のスズ又はスズ合金を含有するはんだ材料層の量を化学エッチングすることにより実施される。ストリッピングとしても知られる、スズ及びスズ合金のエッチングは、電解的又は化学的に実施されることができる。また、機械研磨は、はんだ堆積物層１００及び導電性シード層１０１を除去するために、単独で又は電解的又は化学的なストリッピングとの組合せで適用されてよい。

一般的に、スズ又はスズ合金はんだ堆積物１００及び導電性シード層１０１は、単一エッチング工程において同じエッチング溶液で除去されることができる。しかしながら、一部の場合に、最初にはんだマスク領域１０３上のはんだ堆積物層１００を、及びその後、導電性シード層１０１を除去するために異なるエッチング溶液を適用することは有利でありうる。適したエッチング溶液は、ルーチン実験を適用することで選択されることができる。

典型的なエッチング又はストリッピング組成物は、例えばJordan: The Electrodeposition of Tin and its Alloys, 1995, p. 373-377に開示されている。

電解ストリッピング方法の間に、スズ又はその合金は、１０質量％ＮａＯＨ溶液中で７０〜９０℃でアノード溶解される。

化学的なストリッピングは一般的に、ＮａＯＨ（約１０質量％）のような強塩基を含有する溶液中で７０〜９０℃の高められた温度で実施される。有機添加剤、特にｐ−ニトロフェノールのようなニトロ芳香族化合物は、前記溶液に添加されてよい。

選択的に、化学的なストリッピングは、次の溶液中で実施されることができる：
・過酸化水素、しばしばフッ化物が添加される、
・硝酸及び硝酸塩をベースとする系、硝酸塩５〜４０質量％、
・ＨＣｌ／塩化銅をベースとする系、塩化銅２．５mg／Lの初期濃度を有するＨＣｌ ５〜２０質量％を含有する。

このプロセス順序は図１による基板について詳細に記載されているけれども、そのようなものに限定されるものではなく、かつ全ての種類の基板に適用されることができる。それに応じて処理されることができる本発明の幾つかの付加的な好ましい実施態様は、図２〜９に示されている。

本発明によれば、前記はんだマスク層１０３は、前記コンタクトパッド１０４表面の一部をカバーすることに限定されていない。図２に示されるように、前記はんだマスク層１０３は、前記非導電性表面１０５の表面上に堆積されるが、しかし前記コンタクトパッド１０４表面のいずれの部分もカバーしない。次に、前記導電性シード層１０１が形成される。その後、はんだ堆積物層１００は前記開口部中に形成されて、コンタクトパッド１０４並びに非導電性表面１０５の領域をカバーする。そのような構造は、非はんだマスク定義パッド基板と呼ばれる。

本発明によれば、前記コンタクトパッド１０４は、フラットな構造に限定されていない。図３に示されるように、前記コンタクトパッド１０４は、はんだ堆積物１００で充填されるバイア又はトレンチの一部であることができる。バイア及びトレンチは好ましくは、５〜２５０μmの深さ及び５〜２００μmの幅を有する。

そのような構造は、図４に示されるように非はんだマスク定義パッド基板であることもできる。

本発明によれば、はんだ堆積物層１００は、前記開口部に限定されているものではなく、しかし図５に示されるように開口部の上方に延びることもできる。この実施態様のためには、エッチレジスト１０６は、図５ｄに示されるように少なくとも１つのコンタクトパッド１０４の上にある少なくとも表面領域上ではんだ堆積物層１００上へ塗布される。はんだ堆積物層１００並びに導電性層１０１は、前記はんだ堆積物層と前記導電性層の双方ともをはんだマスク層１０３から除去するのに十分な量でエッチ除去され、その際に前記少なくとも１つのコンタクトパッド領域上ではんだ堆積物層が残る。その後、前記エッチレジストは除去されている。図５ｆは、はんだ堆積物１００の例であり、前記はんだ堆積物はリフロー工程後のはんだバンプである。

図６は、非はんだマスク定義コンタクトパッド１０４を有する図５に示されるようなはんだバンプ実施態様の例である。

図７は、はんだバンプ実施態様の例であり、その際にコンタクトパッド１０４は、バイア又はトレンチの一部である。

図８は、はんだバンプ実施態様の例であり、その際にコンタクトパッド１０４は、バイア又はトレンチの一部であり、かつコンタクトパッド１０４は、非はんだマスク定義パッドである。

図９は、付加的なレジストを塗布する、電気めっきされたはんだ材料層の個別の高さを有する非はんだマスク定義パッドの例である。この実施態様において、付加的なレジスト１０６は、はんだマスク１０３の水平表面領域上に塗布される。そのようなレジストは好ましくは、基板領域１０５上に塗布されない。付加的なレジストを添加する目的は、前記基板上のはんだ堆積物の量を増加させるためである。図９から明らかになるように、はんだマスク層１０３の上の付加的なレジスト層１０６の塗布は、全体的なめっき順序を変えず、かつ特に本発明の利点に影響を及ぼさない。

本発明の好ましい実施態様によれば、図５〜９によるはんだ堆積物１００から形成される前記はんだバンプ１００は、フリップチップ接合を形成するために塗布されることができる。リフロー温度で、フリップチップ接合は形成されることができる。

本発明の好ましい実施態様によれば、前記電気めっきはんだバンプは、前記ＩＣチップ上に金属バンプを有するフリップチップ接合を形成するために塗布されることができる。リフロー温度で、フリップチップ接合は形成されることができる。

図１０は、本発明の好ましい実施態様による２つの基板間の、例えばＩＣ基板（頂部）とプリント回路板（底部）との接合プロセスの例である。リフロー温度で、フリップチップ接合は形成されることができる。

図１１は、本発明の好ましい実施態様による２つの基板間の、例えばＩＣ基板（頂部）とプリント回路板（底部）との接合プロセスの他の例である。前記はんだバンプは、リフロープロセスによる接合プロセスの前にプレボール化されている。

リフロー温度で、フリップチップ接合は形成されることができる。

本発明の好ましい実施態様によれば、前記電気めっきはんだバンプは、フリップチップ接合及び基板対基板はんだ接合を形成するために塗布されることができる。

前記はんだバンプは、いずれの形状、例えばスタッドバンプ、ボールバンプ、柱状バンプ等であることができる。

さらに他の実施態様において、本発明による方法は、フリップチップ接合及び基板対基板はんだ接合を形成するために使用されることができ、その上に電気回路構成が印刷及びエッチプロセスにより形成される。

図１２に関して、そこではブラインドミクロバイア１１１を有するはんだマスク定義パッドが、その表面の片面に銅層１０８を有する非導電性基板１０５上に形成される。銅層１０８は、１５μmの典型的な厚さを有するけれども、３〜３５μmにわたる厚さを有する銅層１０８が、本発明の方法に適用可能である。高密度相互接続の製造に特に適しているのは、３〜７μmの厚さを有する銅層１０８である。前記銅層１０８は、３μm、５μm又は７μmの厚さを有してしばしば使用される。

非導電性基板１０５の少なくとも１つの表面に結合される少なくとも１つの銅層１０８は構造化される、すなわち、前記印刷及びエッチ方法により回路構成に変換される。故に、フォトレジスト層１０９は、前記銅層１０８上へ堆積され、かつ当工業界において知られた方法を用いてパターン形成される。本発明の一実施態様において、銅層１０８の表面は、銅層１０８とフォトレジスト層１０９の表面との間の接着を高めるために、ミクロエッチプロセスで処理される。銅表面のためのそのようなミクロエッチプロセスは、例えばW. Jillek, G. Keller "Handbuch der Leiterplattentechnik Band 4", E. G. Leuze Verlag Bad Saulgau, 1^st Ed. 2003, p. 132に記載されている。典型的なミクロエッチプロセスは、過硫酸塩及び硫酸で又は過酸化水素と硫酸を含んでなる組成物での銅表面の処理を含んでなる。

場合により、銅層１０８の表面は、フォトレジストの堆積前に機械的な処理にかけられて、銅層１０８上へ後で堆積されるフォトレジストの接着を増加させる。そのような機械的な処理は、当工業界において知られており、かつブラッシング及び軽石磨き(pumicing)を含む。

銅層１０８及びフォトレジスト層の表面の間の接着を増加させるための前記化学的及び機械的な手順は、組み合わされることもできる。

リキッド及びドライフィルムフォトレジストのいずれかが、銅層１０８を、構造化された銅層１０８へ変換するのに塗布されることができる。典型的なフォトレジスト材料及びそれらを堆積、照明及び現像する手順は、当工業界において知られている。本発明の一実施態様において、ドライフィルムフォトレジストは、回路構成パターンを銅層１０８上へ提供するために使用される。他の実施態様において、リキッドフォトレジストは、ドライフィルムフォトレジストと同じ目的に使用される。

パターン形成されたフォトレジストでコーティングされた銅層１０８は、エッチング組成物と接触されて、全ての銅を、前記フォトレジストでコーティングされない銅層１０８のそれらの部材から除去し、構造化された銅層１０８を導く。このためには異なるエッチング組成物が塗布されることができる。一実施態様において、酸、過酸化物及びＣｕＣｌ₂を含んでなる酸性エッチング組成物が使用される。他の実施態様において、アンモニア及びＣｕＣｌ₂を含んでなるアルカリ性エッチング組成物が使用される。

フォトレジスト層１０９は、常用のレジストストリッピング法により非導電性基板１０５から除去され、その際に前記レジストコーティングされた基板は、アルカリ性水溶液と接触される。前記ストリッピング処理の温度は、典型的に５０℃〜５５℃で維持される。前記水溶液は通常、フォトレジスト層を有する非導電性基板１０５上へ噴霧される。

はんだマスク層１０３は、開口部１１１が形成された後に、構造化された銅層１０８及び非導電性基板１０５の隣接する表面上へ堆積される。機械的な穴あけ及びレーザー穴あけの双方とも、このために適用されることができる。レーザー穴あけは、≦１５０μmの直径を有する、開口部１１１、スタックドブラインドミクロバイア１１３及びはんだレジスト開口部１０７の形成のための好ましい方法である。ＵＶタイプ又はＣＯ₂タイプのいずれかのレーザー穴あけ方法が本発明に適用可能である。

本発明の一実施態様において、はんだマスク層１０３は、永久的なはんだマスクであり、かつプリント回路板の製造後に、構造化された銅層１０８及び非導電性基板１０５の表面に結合されたままである。

はんだマスク層１０３は、公知技術により非導電性基板１０５の表面及び構造化された銅層１０８上へ堆積される。本発明に適用可能な例は、スクリーン印刷及び／又はフォトリソグラフィープロセスである。多様なタイプのはんだマスクが本発明により使用されることができる：ＵＶ−硬化はんだマスク、熱硬化可能な２成分はんだマスク及びフォトイメージ化可能なはんだマスク。

図１４に示された本発明の一実施態様において、開口部１１１は、図１２及び１３に示されたのとは逆に、はんだマスク層１０３の堆積後に穴あけされ、すなわち、非導電性基板１０５の材料は、はんだマスク層１０３の堆積及び構造化後にレーザー穴あけにより除去される。

本発明のさらに他の実施態様において、スタックドブラインドミクロバイア１１３は、図１５に示されるように穴あけ前に堆積されたはんだマスク層１０３及び非導電性基板１０５を貫通して穴あけされる。

次の工程において、穴あけされたスタックドブラインドミクロバイア１１３と、内層コンタクトパッド１１０を露出させるはんだレジスト開口部１０７とは、その後の処理段階のために清浄化され、かつ状態調節されなければならない。デスミアプロセスのような当工業界において知られる方法が、本発明の方法に適用可能である。

スミアは、非導電性基板材料、はんだマスク及びフォトレジストから誘導されるポリマー材料残留物に関連しており、かつ穴あけと穴あけ中の熱の作用とにより引き起こされる。前記スミアは、前記ホールのメタライゼーション前に、最初のメタライゼーション層及び前記誘電材料の信頼できる接着を達成するため及び／又は信頼できる銅／銅相互接続を保証するために、除去されなければならない。

前記スミアは、例えば高電力場におけるテトラフルオロメタン又は窒素／酸素混合物を用いるプラズマ技術により、除去されることができる。プラズマ技術は、バッチプロセスモードにおいてTeflon（登録商標）及びポリイミドのようなベース材料に特に適用される。

本発明の一実施態様において、前記デスミアプロセスは、アルカリ性過マンガン酸塩処理であり、その際にレーザー穴あけされた開口部１１１、スタックドブラインドミクロバイア１１３及びはんだレジスト開口部１０７からの前記プラスチック材料スミアは、ａ）例えばブチルグリコールベースの膨潤剤中での前記プラスチック材料の膨潤、ｂ）プラスチック材料からのスミア及び他の残留物の除去をもたらす過マンガン酸塩エッチング及びｃ）還元プロセスを含んでなる三段階プロセスで除去され、その際に過マンガン酸塩エッチング中に発生される破壊生成物は除去され、かつホール内部の前記基板表面はさらに清浄化され、かつ状態調節される。前記還元工程ｃ）は、Ｈ₂Ｏ₂ベースの組成物を用いて通常実施される。場合によりさらなる処理工程は、一部のタイプの基板材料に存在するガラス粒子及び／又はガラスフィラメントを清浄化するために添加される。

場合により、バリヤー層１０２は、導電性シード層１０１の堆積前に、内層コンタクトパッド１１０上に形成される（図１３）。

次に、スズ又はスズ合金を含有するはんだ材料層１００は、ついで導電性シード層１０１上に形成される。

はんだ堆積物層１００並びに導電性シード層１０１は、はんだマスク層１０３から除去されている。

場合により、金属の付加的な層は、過剰のはんだ材料がエッチ除去された後にはんだ堆積物層１００上へ堆積される。前記金属は、無電解金属めっきプロセスにより堆積され、かつ鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルル、金及びガリウムからなる群から選択される。前記無電解金属めっきプロセスは、浸漬めっき及び自触媒めっきを含む。鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルル及びガリウムの無電解堆積のためのプロセス及び組成物は、当工業界において知られており、かついずれのさらなる修正なしで本発明に適合されることができる。

前記はんだ堆積物層１００上への無電解金属めっきのための好ましい金属は、銀、銅、ニッケル、金及びパラジウムである。はんだ堆積物層１００上へ堆積される金属の前記付加的な層は、リフロープロセスにかけられる際に金属間合金はんだを形成する。

次の例はさらに、本発明を説明する。

例１
図１ａによるコンタクトパッド構造を有するＩＣ基板を使用する。ＳＲＯは１２０μmであり、はんだマスク高さは２５μmである。

めっき順序は図１による。最初に、銅の導電性シード層１０１は、全基板表面上に形成される。このためには、前記表面は、最初にイオノゲン性パラジウムを含有する酸性溶液及びついで化学的な銅堆積のための溶液と接触される。

その後、スズはんだ堆積物１００は、次のものを含有する浴から前記導電性層上にめっきされる：
Ｓｎ（ＭＳＡ）₂としてのＳｎ²⁺ ４５g／L、ＭＳＡ（７０％溶液）６０mL／L、ヒドロキノン２g／L、Lugalvan BNO12 ７．０g／L及びベンザルアセトン１００mg／L。

前記浴のｐＨは０であり、温度は２５℃である。めっきは７minにわたる。パルスめっきを、次のパラメーターを適用して使用する：
順電流パルスの平均電流密度：２A／dm²；
順電流パルスの期間：２０ms；
逆電流パルスの平均電流密度：０A／dm²（逆パルスなし、休止パルスのみ）；
逆電流パルスの期間：４ms。

図１による開口部（ＳＲＯ）は、いずれのボイド形成を伴うことなく、スズはんだ堆積物で完全に充填される。付加的に、スズは、はんだマスク領域１０３上に堆積されており、その厚さは３μmである（図１ｃ）。

前記はんだマスク領域上のスズはんだ堆積物１００並びに導電性シード層１０１は、その後、硝酸３０体積％を含有する溶液中での４０℃の温度での１minの処理により除去される。

前記エッチングプロセス後に、スズはんだ堆積物１００のみが前記開口部中に残留するのに対し、スズはんだ堆積物１００並びにはんだマスク領域１０３上の銅１０１の導電性シード層は、完全に除去されている（図１ｄ）。前記スズはんだ堆積物は、極めて均質な表面分布を示し、かつウィスカーフリーである。そのスズはんだ堆積物は、チップ又は回路にはんだ付けされるのに適してる。

例２
例１を繰り返すが、今度はＳｎ（ＭＳＡ）₂としてＳｎ²⁺ ４５g／l、ＭＳＡ（７０％溶液）６０ml／l、２−アミノ−３−ヒドロキシ−ピリジン０．５g／l、Lugalvan（登録商標） BNO12（BASF SEの製品）７．０g／l及びメタクリル酸０．５g／l及び１−ナフトアルデヒド０．０５g／lからなるレベリング剤の混合物を含んでなるスズ浴を用いる。

前記スズはんだ堆積物は、極めて均質な表面分布を示し、かつウィスカーフリーである。そのスズはんだ堆積物は、チップ又は回路にはんだ付けされるのに適している。

１００ はんだ堆積物層
１０１ 導電性シード層
１０２ 任意のバリヤー層
１０３ はんだマスク層
１０４ 外層コンタクトパッド
１０５ 非導電性基板
１０６ エッチレジスト
１０７ はんだレジスト開口部（ＳＲＯ）
１０８ 銅層
１０９ フォトレジスト層
１１０ 内層コンタクトパッド
１１１ 開口部、形成されたブラインドミクロバイア（ＢＭＶ）
１１２ コンフォーマルコーティングされたＢＭＶ
１１３ スタックドＢＭＶ
１１４ ＢＭＶ用の開口部を有する内層パッド

Claims (20)

1. はんだ堆積物を基板上に形成する方法であって、次の工程：
   ｉ）少なくとも１つのコンタクト領域を含む電気回路構成を有する表面を含む基板を準備し、
   ｉｉ）前記基板表面上に配置され、かつパターン形成されるはんだマスク層を形成して前記少なくとも１つのコンタクト領域を露出させ、
   ｉｉｉ）前記はんだマスク層及び前記少なくとも１つのコンタクト領域を含む基板領域全体を、導電性層を前記基板表面上に設けるのに適した溶液と接触させ、
   ｉｖ）スズ又はスズ合金を含有するはんだ堆積物層を前記導電性層上へ電気めっきし、
   ｖ）スズ又はスズ合金を含有する前記はんだ堆積物層及び前記導電性層を、前記はんだ堆積物層と前記導電性層の双方ともを前記はんだマスク層領域から、前記少なくとも１つのコンタクト領域上にはんだ堆積物層を残して除去するのに十分な量をエッチ除去することを含んでなる、はんだ堆積物を基板上に形成する方法。
2. 工程ｉ）と工程ｉｉ）との間に次の工程：
   ａ）前記基板の少なくとも１つの銅表面１０８上に配置されるフォトレジスト層を形成し、かつ前記フォトレジスト層を回路構成のネガ像に構造化し、
   ｂ）前記パターン形成されたフォトレジストを通じて露出される少なくとも１つの銅表面１０８の部分をエッチ除去し、
   ｃ）前記フォトレジストを除去することを含んでなる、請求項１記載の方法。
3. 少なくとも１つの内層パッドを露出するための少なくとも１つの開口部が形成される、請求項１又は２記載の方法。
4. 少なくとも１つの開口部が工程ｉｉ）後に形成される、請求項３記載の方法。
5. 少なくとも１つの開口部が工程ｉｉ）前に形成される、請求項３記載の方法。
6. 次の工程：
   ｉ）少なくとも１つのコンタクト領域を含む電気回路構成を有する表面を含む基板を準備し、
   ｉｉ）前記基板表面上に配置され、かつパターン形成されるはんだマスク層を形成して前記少なくとも１つのコンタクト領域を露出させ、
   ｉｉｉ）前記はんだマスク層及び前記少なくとも１つのコンタクト領域を含む基板領域全体を、導電性層を前記基板表面上に設けるのに適した溶液と接触させ、
   ｉｖ）スズ又はスズ合金を含有するはんだ堆積物層を前記導電性層上へ電気めっきし、
   ｉｖａ）前記はんだ堆積物層上のエッチレジストを、前記少なくとも１つのコンタクト領域の上にある少なくとも前記表面領域上に設け、
   ｖ）スズ又はスズ合金を含有する前記はんだ堆積物層及び前記導電性層を、前記はんだ堆積物層と前記導電性層の双方ともを前記はんだマスク層領域から、前記少なくとも１つのコンタクト領域上にはんだ堆積物層を残して除去するのに十分な量をエッチ除去し、
   ｖｉ）前記エッチレジストを除去することを含んでなる、請求項１から５までのいずれか１項記載の方法。
7. 次の工程：
   ｉ）少なくとも１つのコンタクト領域を含む電気回路構成を有する表面を含む基板を準備し、
   ｉｉ）前記基板表面上に配置され、かつパターン形成されるはんだマスク層を形成して前記少なくとも１つのコンタクト領域を露出させ、
   ｉｉａ）付加的なレジスト層を前記はんだマスク層上に形成し、
   ｉｉｉ）前記レジスト及びはんだマスク層及び前記少なくとも１つのコンタクト領域を含む基板領域全体を、導電性層を前記基板表面上に設けるのに適した溶液と接触させ、
   ｉｖ）スズ又はスズ合金を含有するはんだ堆積物層を前記導電性層上へ電気めっきし、
   ｖ）スズ又はスズ合金を含有する前記はんだ堆積物層及び前記導電性層を、前記はんだ堆積物層と前記導電性層の双方ともを前記レジスト層領域から、前記少なくとも１つのコンタクト領域上のはんだ材料層を残して除去するのに十分な量をエッチ除去し、
   ｖ）前記レジスト層を除去することを含んでなる、請求項１記載の方法。
8. 前記スズ又はスズ合金が、
   ・スズイオンの少なくとも１つの源
   ・少なくとも１つの酸
   ・芳香族アルデヒド、芳香族ケトン及びα−／β−不飽和カルボン酸からなる群から選択される少なくとも１つのレベリング剤及び
   ・少なくとも１つの酸化防止剤
   を含んでなる組成物から堆積される、請求項１から７までのいずれか１項記載の方法。
9. 少なくとも１つの芳香族のアルデヒド又はケトンが、ベンジリデンアセトン、ベンズアルデヒド、３−クロロベンズアルデヒド、４−クロロベンズアルデヒド、２，４−ジクロロベンズアルデヒド、２，６−ジクロロベンズアルデヒド、２，４，６−トリクロロベンズアルデヒド、１−ナフトアルデヒド、２−ナフトアルデヒド、２−ヒドロキシベンズアルデヒド、３−ヒドロキシベンズアルデヒド、４−ヒドロキシベンズアルデヒド、２−メチルベンズアルデヒド、３−メチルベンズアルデヒド、４−メチルベンズアルデヒド、ｍ−アニスアルデヒド、ｏ−アニスアルデヒド、ｐ−アニスアルデヒド、２−クロロアセトフェノン、３−クロロアセトフェノン、４−クロロアセトフェノン、２，４−ジクロロアセトフェノン、２，４，６−トリクロロアセトフェノンからなる群から選択される、請求項４記載の方法。
10. 少なくとも１つのα−／β−不飽和カルボン酸が、アクリル酸、メタクリル酸、クロトン酸、３−クロロアクリル酸、３，３−ジメチルアクリル酸、２，３−ジメチルアクリル酸、アクリル酸メチル、アクリル酸エチル、ｎ−ブチルアクリラート、イソブチルアクリラート、２−エチルヘキシルアクリラート、エチルメタクリラート、ｎ−ブチルメタクリラート、イソブチルメタクリラート、２−ヒドロキシエチルメタクリラート、２−ヒドロキシプロピルメタクリラート、２−ジメチルアミノエチルメタクリラート、メタクリル酸無水物及びメチルメタクリル酸からなる群から選択される、請求項４記載の方法。
11. 少なくとも１つの芳香族アルデヒド又は芳香族ケトン及び少なくとも１つのα−／β−不飽和のカルボン酸の混合物が、レベリング剤として使用される、請求項４から６までのいずれか１項記載の方法。
12. バリヤー層が、前記少なくとも１つのコンタクト領域上にめっきされる、請求項１から１１までのいずれか１項記載の方法。
13. 前記バリヤー層が、銅、スズ、ニッケル、クロム、チタン、金、銅−クロム合金、スズ−鉛合金及びそのいずれの合金からなる群から選択される金属からなる、請求項１から１２までのいずれか１項記載の方法。
14. 金属の付加的な層が前記はんだ堆積物層上へ堆積される、請求項１から１３までのいずれか１項記載の方法。
15. 金属の付加的な層が、鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルル、金及びガリウムからなる群から選択される、請求項１４記載の方法。
16. 前記コンタクト領域が、バイア又はトレンチを含んでなる、請求項１から１５までのいずれか１項記載の方法。
17. 前記基板が、リフロープロセスにかけられて、スズ又はスズ合金を含有する前記はんだ堆積物層をリフローさせる、請求項１から１６までのいずれか１項記載の方法。
18. 前記導電性シード層が、銅の無電解堆積により形成される、請求項１から１７までのいずれか１項記載の方法。
19. 前記はんだ堆積物層が、スズと、鉛、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、アルミニウム、マグネシウム、インジウム、テルル、ニッケル及びガリウムからなる群から選択される元素との混合物により製造されるスズ合金である、請求項１から１８までのいずれか１項記載の方法。
20. 前記基板が、プリント回路板、ＩＣ基板又はインターポーザーである、請求項１から１９までのいずれか１項記載の方法。

Images