KR20140085369A - 주석 또는 주석 합금 도금액 - Google Patents

주석 또는 주석 합금 도금액 Download PDF

Info

Publication number
KR20140085369A
KR20140085369A KR1020130165516A KR20130165516A KR20140085369A KR 20140085369 A KR20140085369 A KR 20140085369A KR 1020130165516 A KR1020130165516 A KR 1020130165516A KR 20130165516 A KR20130165516 A KR 20130165516A KR 20140085369 A KR20140085369 A KR 20140085369A
Authority
KR
South Korea
Prior art keywords
tin
tin alloy
plating
acid
group
Prior art date
Application number
KR1020130165516A
Other languages
English (en)
Other versions
KR102220798B1 (ko
Inventor
히로키 오카다
이성화
마코토 콘도
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20140085369A publication Critical patent/KR20140085369A/ko
Application granted granted Critical
Publication of KR102220798B1 publication Critical patent/KR102220798B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C25D3/32—Electroplating: Baths therefor from solutions of tin characterised by the organic bath constituents used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/30—Electroplating: Baths therefor from solutions of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/187—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating means therefor, e.g. baths, apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemically Coating (AREA)

Abstract

주석 또는 주석 합금 도금액으로 도금된 필름 표면상에서 연소(burns) 또는 비정상적인 침착을 일으키지 않고, 양호한 비아 충전 효과를 갖는, 개구부(opening)에 충분하게 도금된 침착물을 형성시킬 수 있다. 특이적인 α,β-불포화 카르보닐 화합물이 주석 또는 주석 합금 도금액에 첨가될 때, 양호한 비아 충전 성능을 갖는 도금액이 수득될 수 있으며, 보이드(voids) 및 연소가 실질적으로 없는 침착물이 수득될 수 있거나 침착 표면에 비정상적인 침착물이 감소된다.

Description

주석 또는 주석 합금 도금액{TIN OR TIN ALLOY PLATING LIQUID}
본 발명은 비아(via)에서 선택적으로 주석 또는 주석 합금을 침착시키는 비아 충전에 적합한 주석 또는 주석 합금 전기도금액, 및 상기 전기도금액을 사용하여 비아를 충전하는 방법에 관한 것이다.
추가로, 본 발명은 전자 부품의 접착에 있어서 범프(bump) 형성법에 사용하기에 적합하며 비아 충전 공정을 포함하는 주석 또는 주석 합금 전기도금액에 관한 것이며, 또한 상기 전기도금액에 의해 형성된 주석 또는 주석 합금을 포함하는 범프에 관한 것이다. 특히, 본 발명은 주석 또는 주석 합금을 포함하는 범프에 관한 것으로, 이는 반도체 집적 회로(LSI) 칩을 회로 기판에 접착시킬 때 칩과 회로 기판간의 전기 접속용으로 사용된다.
도금이 톱니모양의 부분 또는 도금할 비아(via)에 대해 선택적으로 수행되는 소위 비아 충전법이라 불리우는, 반도체 집적 회로의 층 사이에 패시지(passage)를 형성시키는 문제가 최근에 더욱 더 중요해지고 있다. 그러나, 도금이 톱니모양의 부분을 갖는 물질상에서 수행될 때, 톱니모양의 부분 외에 외부 표면상에 도금된 필름이 형성되는 경향이 있으며, 주석 도금된 필름만이 톱니모양의 부분에 형성될 수 있거나, 또는 보이드(void) 공간을 갖는 도금된 필름이 생성되는 경향이 있을 정도로 톱니모양의 부분에서의 도금 침착물이 불충분하더라도 톱니모양의 부분의 표면이 폐쇄되며, 이는 문제가 된다.
비아 충전법(via filling)은 또한 LSI 칩의 전극 단자상에 졸더 범프(solder bump)를 형성시키는 경우에 사용되며, 상기 언급된 비아 충전법의 문제점 또한 범프 형성시 발생하게 된다.
최근에, 전자 장치에 사용되는 반도체 집적 회로(LSI)의 밀도와 높은 집적도가 크게 증가됨에 따라, LSI 칩 상의 전극 단자의 수많은 핀과 좁은 피치가 신속하게 진전을 보이고 있다. 이들 LSI 칩을 회로 기판에 접착시킬 경우, 작은 크기의 전자 부품을 가능하게 하고 배선 지연(wiring delay)이 덜하도록 하기 위하여, 플립-칩(flip-chip) 접착이 널리 사용된다. 이런 플립-칩 접착에서는 통상적인 방식이 졸더 범프를 LSI 칩의 전극 단자상에 형성시키고, 상기 졸더 범프를 통하여, 회로 기판 위에 형성된 접속 단자에 전체적으로 연결하는 것이다. 전극 피치가 점점 더 좁아짐에 따라, 상기 좁은 피치에 상응하는 범프가 형성되어야만 한다.
지금까지, 범프를 형성시키기 위한 방법으로서, 졸더 볼(solder ball)을 전극 위에 배치하거나, 졸더 페이스트(solder paste)를 스크린 인쇄법으로 도포하거나 코팅하는 방법이 개발되었다. 그러나, 졸더 볼 방법의 경우, 졸더 볼이 각각의 전극상에 정확하게 배치되어야 하며 이는 성가신 일이다. 또한, 전극 피치가 점점 더 좁아질 경우, 기술적으로 더욱 어려워진다. 또한, 스크린 인쇄법의 경우, 마스크를 사용하여 졸더 페이스트를 인쇄이며, 따라서, 동일한 방법으로 상기 언급한 좁은 피치를 갖도록 설정된 각각의 패드상에 범프를 정확하게 형성시키는 것은 어렵다. Kokai 특허 제2000-094179호에는 졸더 분말을 포함하는 졸더 페이스트가 전극을 갖는 기판상에 코팅되어 기판을 가열함으로써 졸더가 용융되고, 이에 따라 졸더 범프가 전극상에 선택적으로 형성되는 방법이 기재되어 이다. 그러나, 상기 페이스트-유사 조성물은 기판상에 코팅되어, 두께가 불균질하게 편재되거나 농축이 일어나, 전극당 침착되는 졸더의 양이 달라지거나 균일한 높이를 갖는 범프가 수득될 수 없는 문제가 있었다.
한편, 미국 특허 제7,098,126호에는 적어도 1개의 접촉 영역을 포함하는 회로판 위에 마스크층을 배치하여, 패턴 형성을 수행하고 패드를 노출시켜, 금속 씨드층을 물리적 증착법, 화학적 증착법, 무전해 도금법 또는 전기 도금법에 의해 기판의 전체 표면 위에 침착시킨 다음, 레지스트 층을 금속 씨드층 위에 형성시키고, 접촉 패드상의 위치에 개구부(opening)를 형성시켜, 졸더 물질을 전기도금법으로 상기 개구부에 침착시킴으로써, 비아 충전을 수행하는 방법이 기재되어 있다. 레지스트와 상기 레지스트 바로 아래에 있는 금속 씨드층을 제거함으로써, 졸더 범프가 기판 위에 형성된다. 그러나, 미국 특허 제7,098,126호에서의 설명은 전기도금법에 의해 개구부에 형성된 졸더 물질이 납, 주석, 은, 구리, 비스무트 등을 함유하는 합금이지만, 상기 언급된 비아 충전법과 도금액의 조성물의 문제점을 해결하는 방법에 대해서는 전혀 개시되어 있지 않다.
또한, Kokai 특허 제2012-506628호에는 기판이 적어도 1개의 제조된 접촉 영역을 함유하는 표면을 가지며, 패턴 형성이 수행되는 졸더 마스크층이 형성되고 상기 접촉 영역이 노출되면, 상기 졸더 마스크층과 접촉 영역을 포함하는 전체 기판 영역이 도전층을 제공하기에 적합한 용액과 접촉하게 되는 방법이 기재되어 있다. 주석 또는 주석 합금 전기도금이 상기 도전층에서 수행되어 접촉 영역이 비아 충전된다. 상기 졸더 마스크 영역과 도전층의 주석 또는 주석 합금 도금된 층이 제거되고 졸더 범프가 기판 위에 형성된다. 또한, Kokai 특허 제2012-506628호에는 주석 또는 주석 합금 도금액으로서 조성물이 개시되어 있는데, 이는 주석 이온 공급원, 산, 항산화제, 및 방향족 알데히드, 방향족 케톤 및 α/β 불포화 카르복실산으로부터 선택될 수 있는 표면평활제(leveling agent)를 포함한다. 그러나, 본 발명자들에 의해 수행된 연구에 따르면, α/β 불포화 카르복실산, α/β 불포화 에스테르 또는 α/β 불포화 산 무수물을 사용하는 주석 도금액은 도금이 톱니모양의 부분에 선택적으로 침착되는 충분한 비아 필 효과 (지금까지, 이는 평활 효과(leveling effect)로 불려졌다)를 수득할 수 없다. 또한, 방향족 알데히드 또는 방향족 케톤을 사용하는 주석 도금액은 형성된 도금된 필름 표면 위에서의 연소(burns), 덴드라이트(dendrites)와 분말이 있어 실용적이며 양호한 외관을 수득할 수 없으며 납땜 가능성 또는 내변색성과 같은 필름 특성이 불량한 문제점이 있다.
본 발명의 주요 목적은 도금된 필름 표면상에서 연소 또는 비정상적인 침착을 일으키지 않고 개구부(opening)에 충분한 도금 침착물을 형성시킬 수 있으며, 개구부상에 충분한 도금 침착물을 형성시킬 수 있고, 양호한 비아 필 효과를 갖는 주석 또는 주석 합금 도금액을 제공하는 것이다. 본 발명은 또한 상기 언급한 본 발명의 주석 또는 주석 합금 도금액을 사용하는 비아 충전 공정을 포함하는 주석 또는 주석 합금을 함유하는 범프 형성 방법을 제공하며, 또한 이 방법을 사용하여 형성시킬 수 있는 범프를 제공하는 것이다.
본 발명자들은 상기 언급한 문제점이 특이적인 α,β-불포화 카르보닐 화합물을 주석 또는 주석 합금 도금액에 첨가할 때 해결될 수 있음을 발견하였다. 즉, 본 발명은 하기 (i)-(iv) 중 적어도 1개를 제공한다:
(i) 하기 화학식(1)로 나타낼 수 있는 화합물을 적어도 1종 함유함을 특징으로 하는 주석 또는 주석 합금 전기 도금액:
Figure pat00001
(1)
상기 식에서,
R1은 수소 원자; 할로겐 원자; 치환 또는 비치환된 C1-C20 알킬기; C2-C20 알케닐기; C4-C20 디에닐기; C3-C20 사이클로 알킬기; C3-C20 사이클로 알케닐기; 및 C4-C20 사이클로 디에닐기; 및 -NR5R6로 나타낼 수 있는 아미노기 (여기서 R5 및 R6는 독립적으로 수소 원자이거나 치환 또는 비치환된 C1-C20 알킬기이다)로 이루어진 군으로부터 선택되고;
R2, R3 및 R4는 수소 원자; 할로겐 원자; 치환 또는 비치환된 C1-C20 알킬기; C2-C20 알케닐기; C4-C20 디에닐기; C3-C20 사이클로 알킬기; C3-C20 사이클로 알케닐기; 및 C4-C20 사이클로 디에닐기로 이루어진 군으로부터 독립적으로 선택되며, R2와 R4, 또는 R1과 R3은 함께 결합하여 환을 형성할 수 있고, 형성된 환은 1개 이상의 이중결합을 가질 수 있다. R1이 화학식 -NR5R6을 갖는 아미노기일 때, 상기 언급된 환은 R5 또는 R6가 R3과 결합되어 있는 헤테로 환이고, R1이 치환 또는 비치환된 C1-C20 알킬기, C2-C20 알케닐기, 또는 C4-C20 디에닐기일 때, 상기 언급환 환은 카르보닐 탄소와 R1 사이에 산소 원자를 갖는 헤테로 환일 수 있다.
(ii) 상기 언급된 (i)에 기재된 바와 같이, 상기 언급된 화학식(1)로 나타낼 수 있는 상기 화합물이 α,β-불포화 알데히드 또는 α,β 불포화 케톤인 주석 또는 주석 합금 전기도금액.
(iii) 주석 또는 주석 합금 도금액을 사용하여 침착된 도금으로 도금할 물질의 표면상에 형성된 비아를 형성시키는 방법으로, 이는 상기 언급된 (i)에 기재된 주석 또는 주석 합금 도금액을 사용하는 전기도금 공정을 수행함을 특징으로 한다.
(iv) 기판 위에 주석 또는 주석 합금을 함유하는 범프를 형성시키는 방법으로 다음 공정을 포함한다:
1) 기판 위에 개구부(opening)를 갖는 보호층을 형성시키는 공정, 및
2) 상기 언급된 (i)에 기재된 주석 또는 주석 합금 도금액을 사용하여 상기 언급된 개구부상에 도금의 침착을 형성시키는 공정.
(v) 보호층이 상기 언급된 (iv)에 기재된 바와 같은, 감광성 수지 또는 열경화성 수지임을 특징으로 하는 방법.
(vi) 상기 언급된 (iv)에 기재된 바와 같은, 주석 또는 주석 합금 전기도금액을 사용하여 개구부에 도금 침착물을 형성시키는 공정 전에, 개구부의 적어도 기저 부분에 도전층을 형성시키는 공정을 추가로 포함하는 방법.
(vii) 상기 언급된 (i)에 기재된 바와 같은 주석 또는 주석 합금 전기도금액을 사용하여 형성된 주석 또는 주석 합금을 함유하는 범프(bumps).
하기에서 설명되는 바와 같이, 본 발명의 주석 또는 주석 합금은 높은 비아 충전 효과(via fill effect)를 나타내는 도금액이다. 본 발명의 도금액을 사용할 경우, 톱니모양의 부분에 도금이 선택적으로 침착되어, 보이드 공간이 없는 도금 침착을 수득할 수 있다. 또한, 본 발명의 주석 또는 주석 합금 도금액을 사용할 경우, 도금된 필름 표면은 연소 또는 비정상적인 침착을 경험하지 않게 되며, 따라서, 납땜 가능성이 탁월하고, 내변색성이 탁월하며 실용적이고 양호한 외관을 갖는 도금된 필름을 수득할 수 있다.
또한, 본 발명의 도금액은 양호한 비아 충전 능력을 가지며, 따라서, 보이드를 갖지 않는 컬럼-유사 도금 침착이 형성될 수 있다.
도 1은 실시예 1에서 제조된 비아 횡단면의 명시야(bright vision field) 현미경 사진이다.
도 2는 비교실시예 1에서 제조된 비아 횡단면의 명시야 현미경 사진이다.
본 설명에서, "도금액(plating liquid)" 및 "도금욕(plating bath)"은 상호교환적으로 사용된다. ℃는 센티그레이드 도이며, g/ℓ는 리터당 그램이고, ㎖/ℓ는 리터당 밀리리터이며, ㎛는 마이크로미터이고, m/분은 분당 미터이며, A/dm2는 제곱 데시미터당 암페어이다. 모든 숫자 범위는 포괄적이며 숫자의 범위가 100% 까지가 부가되어 제한되는 논리적인 경우를 제외하고, 임의의 순서로 조합될 수 있다.
본 발명은 하기 화학식(1)의 화합물을 함유함을 특징으로 하는 주석 또는 주석 합금 전기도금액이다.
Figure pat00002
(1)
상기 식에서,
R1은 수소 원자; 할로겐 원자; 치환 또는 비치환된 C1-C20 알킬기; C2-C20 알케닐기; C4-C20 디에닐기; C3-C20 사이클로 알킬기; C3-C20 사이클로 알케닐기; 및 C4-C20 사이클로 디에닐기; 및 -NR5R6로 표시되는 아미노기로 이루어진 군으로부터 선택될 수 있다. R5 및 R6는 서로 독립적으로 수소 원자이거나 치환 또는 비치환된 C1-C20 알킬기이다. R2 - R4는 수소 원자; 할로겐 원자; 치환 또는 비치환된 C1-C20 알킬기; C2-C20 알케닐기; C4-C20 디에닐기; C3-C20 사이클로 알킬기; C3-C20 사이클로 알케닐기; 및 C4-C20 사이클로 디에닐기로 이루어진 군으로부터 독립적으로 선택될 수 있다. R2와 R4, 또는 R1과 R3은 함께 결합하여 환을 형성할 수 있고, 형성된 환은 1개 이상의 이중결합을 가질 수 있다. R1이 상기 언급된 화학식 -NR5R6로 나타낼 수 있는 아미노기일 때, 상기 언급된 환은 R5 또는 R6가 R3과 결합되어 있는 헤테로 환이다. R1이 치환 또는 비치환된 C1-C20 알킬기, C2-C20 알케닐기, 또는 C4-C20 디에닐기일 때, 상기 언급환 환은 카르보닐 탄소와 R1 사이에 산소 원자를 갖는 헤테로 환일 수 있다.
상기 언급된 R1 - R4의 C1-C20 알킬기; C2-C20 알케닐기; C4-C20 디에닐기; C3-C20 사이클로 알킬기; C3-C20 사이클로 알케닐기; 및 C4-C20 사이클로 디에닐기, 및 R5, R6의 C1-C20 알킬기는 탄소수 1 내지 9의 알킬기, 알케닐기, 알콕시기, 아미노기, 할로겐 원자, 히드록실기, 카르보닐기, 및 시아노기로부터 선택된 치환기를 1개 이상 가질 수 있다.
화학식(1)의 화합물은 비제한적으로: α,β-불포화 알데히드; α,β-불포화 케톤; α,β-불포화 할라이드; α,β-불포화 락톤 (환식 에스테르); α,β-불포화 아미드; 및 α,β-불포화 락탐 (환식 아미드)을 포함한다. 이들 중에서, α,β-불포화 알데히드 및 α,β-불포화 케톤이 바람직하다. R1이 히드록실기일 경우, 이는 α,β-불포화 카르복실산이 되지만, 상기 화합물은 비아 충전 능력이 불량하며, 따라서, 본 발명에 포함되지 않는다. 또한, α,β-불포화 카르복실산 무수물과, α,β-불포화 카르복실산 에스테르가 환식 에스테르인 경우를 제외한, α,β-불포화 카르복실산 에스테르는 비아 충전 능력이 불량하며, 따라서, 본 발명에 포함되지 않는다. 추가로, α,β 위치에 불포화기를 갖지 않는 방향족 알데히드 및 방향족 케톤은 수득된 도금된 필름 표면이 덴드라이트, 연소 또는 스킵 도금(skip plating)을 갖고 있으며, 이러한 것들은 바람직하지 않기 때문에, 본 발명에 포함되지 않는다. α,β-불포화 알데히드는 카르보닐기로부터 검토하는 탄소원자의 α위치와 β위치 사이에 불포화 이중결합을 갖는 화합물에 대한 일반적인 명칭이며, 이는 다른 α,β-불포화 화합물에 대해서도 동일하다.
화학식(1)에 의해 포괄되는 화합물의 예로 하기 나타낸 화합물이 있다:
Figure pat00003
화학식(1)중의 R2 및 R4가 결합하여 환을 형성할 때, 화학식(1)로 나타낼 수 있는 화합물은 하기 화학식(2)를 갖는 구조를 또한 가질 수 있다.
Figure pat00004
화학식(2)에서, R7은 치환 또는 비치환된 C1-C40, C1-C20, 또는 C1-C10 알킬렌, 또는 이중결합을 1개 이상 갖는, C2-C40, C2-C20, 또는 C2-C10 알켄 다이(di)-일일 수 있고, R7은 탄소수 1 내지 9의 알킬기, 알케닐기, 알콕시기, 아미노기, 할로겐 원자, 히드록실기, 카르보닐기, 및 시아노기로부터 선택된 치환기를 1개 이상 가질 수 있다.
화학식(2)의 화합물은 비제한적으로, 하기 화합물을 포함한다:
Figure pat00005
또한, 화학식(1)중의 R1 및 R3가 결합하여 환을 형성할 때, 화학식(1)로 나타낼 수 있는 화합물은 또한 하기 화학식(3)을 가질 수 있는 구조일 수 있다.
Figure pat00006
화학식(3)에서, R8은 치환 또는 비치환된 C1-C40, C1-C20, 또는 C1-C10 알킬렌, 또는 이중결합을 1개 이상 갖는, C2-C40, C2-C20, 또는 C2-C10 알켄 다이(di)-일일 수 있고, 이는 카르보닐 탄소와 R1 사이에 헤테로 원자로서 질소 원자 및 산소 원자로부터 선택된 원자를 1개 이상 포함하는 헤테로 사이클을 형성할 수 있으며, R8은 또한 탄소수 1 내지 9의 알킬기, 알케닐기, 알콕시기, 아미노기, 할로겐 원자, 히드록실기, 카르보닐기, 및 시아노기로부터 선택된 치환기를 1개 이상 가질 수 있다.
화학식(3)에 포함되는 화합물은 하기 화합물을 포함한다:
Figure pat00007
이들중에서, β-이오논; 1-아세틸-1-사이클로헥센; 시트랄; 4-헥센-3-온; α-이오논 및 α,β-불포화 알데히드 또는 α,β-불포화 케톤인 β-다마손이 바람직하다.
본 발명의 주석 또는 주석 합금 전기도금액에서, 화학식(1)로 나타낼 수 있는 α,β-불포화 카르보닐 화합물은 0.0001 내지 10 g/ℓ, 바람직하게는 0.0005 내지 5 g/ℓ, 더욱 바람직하게는 0.001 내지 1 g/ℓ의 범위로 포함되어야 하며, 더욱 바람직하게는 0.01 내지 0.5 g/ℓ의 범위로 포함되어야 한다.
본 발명의 주석 또는 주석 합금 전기도금액은 상기 언급한 α,β-불포화 카르보닐 화합물 외에 주석 이온 공급원과 산을 포함하며, 또한, 주석과 합금을 형성하는 제2의 금속 이온 공급원, 및 기타 첨가제도 포함할 수 있다.
도금액에 주석 이온을 제공할 수 있는 한 임의의 주석 이온 공급원을 사용할 수 있으며, 무기염, 유기염, 복합체, 또는 금속성 주석일 수 있다. 주석 이온 공급원으로는, 비제한적으로, 황산; 붕소불산(borofluoric acid); 실리코불산(silicofluoric acid); 술팜산; 염산; 피로인산과 같은 무기산의 주석염; 및 메탄술폰산; 2-프로판올 술폰산; 페놀 술폰산; 술포 숙신산; 아세트산; 옥살산; 말론산; 숙신산; 글리콜산; 타르타르산; 시트르산; 글루콘산; 글리신; 머캅토 숙신산; 에틸렌 디아민 테트라아세트산; 이미노 다이-아세트산; 니트릴로 트라이 아세트산; 다이-에틸렌 트라이 아민 펜타 아세트산; 트라이 에틸렌 테트라민 헥사 아세트산; 에틸렌 다이-옥시 비스(에틸 아민)-N,N,N',N'-테트라아세트산; 글리콜 에틸렌 다이-아민 테트라아세트산; 및 N-(2-히드록시 에틸)에틸렌 다이-아민 트라이 아세트산의 주석염 또는 주석 복합체가 있다. 또한, 금속성 주석을 사용하는 경우, 상기 금속성 주석은 전기도금에 있어서 애노드(anode) 전극으로 사용할 수 있다. 이들 주석 이온 공급원중에서, 주석 술페이트; 주석 클로라이드; 주석 메탄 술포네이트 및 주석 페놀 술포네이트가 바람직하다.
사용될 주석 이온 공급원의 양은 도금액중 주석 이온으로서 5 내지 500 g/ℓ이어야 하며, 바람직하게는 20 내지 200 g/ℓ이어야 한다.
산에 관해서는, 이미 알려진 화합물을 사용할 수 있으며, 예를 들어, 상기 언급한 주석염 또는 주석 복합체용으로 사용되는 산 성분을 사용할 수 있다. 사용될 산의 양은 도금액중에 5 내지 500 g/ℓ이어야 하며, 바람직하게는 20 내지 200 g/ℓ이어야 한다.
주석 이온 공급원 외에, 본 발명의 도금액은 주석 이외의 합금하는 금속성 이온 공급원 (제2의 금속 이온 공급원)을 포함할 수 있다. 표적되는 주석 합금에 따라서, 상기 제2 금속으로서 비제한적으로: 은; 구리; 금; 백금; 아연; 니켈; 비스무트; 인듐; 탈륨; 안티몬; 팔라듐; 로듐; 이리듐; 및 납을 포함할 수 있다. 제2의 금속성 이온 공급원으로서, 이들 금속의 무기염, 유기염 또는 복합체가 사용될 수 있으며, 예를 들어, 상기 언급된 주석 염 또는 주석 복합체에 기재된 산의 염이 사용될 수 있다. 또한, 2종 이상이 제2의 금속 이온으로 사용될 수 있다.
상기 제2 금속 이온 공급원의 양은 도금욕의 종류, 합금 및 합금 조성물을 만들 금속의 종류에 따라서 변화될 수 있지만; 0.1 내지 500 g/ℓ의 범위여야 한다. 예를 들어, 약간의 은을 주석에 첨가함으로써 주석-은의 거의 공융(eutectic) 조성물을 제조하는 경우에는, 도금액중에 0.1 내지 3.5 g/ℓ이어야 하며, 융점이 낮은 주석-인듐 합금의 도금을 수행하는 경우에는, 1 내지 500 g/ℓ가 필요하다. 2종 이상의 금속이 제2 금속 이온 공급원으로 사용되는 경우, 상기와 동일하다.
본 발명의 도금액은 또한 다른 첨가제를 포함할 수 있다. 그러한 첨가제로는, 비제한적으로, 항산화제, 계면활성제, 착화제, pH 조절제, 광택제(brightner), 및 결정 미세화제가 있다.
항산화제로는 비제한적으로: 카테콜; 레조르시놀; 히드로퀴논; 피로갈롤; 옥시 히드로퀴논; 플루오로 글루신; 3,4,5-트라이 히드록시 벤조산; p-페놀 술폰산; 크레졸 술폰산; 카테콜 술폰산; 및 히드로퀴논 술폰산이 있다. 항산화제의 양은 도금액중 0.01 내지 5 g/ℓ, 바람직하게는 0.1 내지 2 g/ℓ이어야 한다.
사용될 수 있는 계면활성제는 본 발명에서 사용되는 α,β-불포화 카르보닐 화합물을 용해시키고 높은 전류 밀도 지역에서는 제한적인 침착 기능을 갖는 것들이다. 그러한 계면활성제로는 공지의 양이온성 계면활성제, 음이온성 계면활성제, 비이온성 계면활성제 및 양쪽성 계면활성제가 있지만; 바람직한 것은 비-이온성 계면활성제이다. 비-이온성 계면활성제로는, 비제한적으로, 폴리 옥시 알킬렌 알킬 에테르 또는 에스테르; 폴리 옥시 알킬렌 페닐 에테르; 폴리 옥시 알킬렌 알킬 페닐 에테르; 폴리 옥시 알킬렌 나프틸 에테르; 폴리 옥시 알킬렌 알킬 나프톨 에테르; 폴리 옥시 알킬렌 스티렌화된 페닐 에테르 또는 폴리 옥시 알킬렌 스티렌화된 페닐 에테르 (여기서 폴리 옥시 알킬렌 쇄는 추가로 상기 페닐기상에 첨가된다); 폴리 옥시 알킬렌 비스 페놀 에테르; 폴리 옥시 에틸렌 폴리 옥시 프로필렌 블럭 폴리머; 폴리 옥시 알킬렌 소르비탄 지방산 에스테르; 폴리 옥시 알킬렌 소르비트 지방산 에스테르; 폴리 에틸렌 글리콜 지방산 에스테르; 폴리 옥시 알킬렌 글리세린 지방산 에스테르; 폴리 옥시 알킬렌 알킬 아민; 에틸렌 디아민의 폴리 옥시 알킬렌 축합-첨가된 물질; 폴리 옥시 알킬렌 지방산 아미드; 폴리 옥시 알킬렌 캐스터 오일 및/또는 경화된 캐스터 오일; 폴리 옥시 알킬렌 알킬 페닐 포르말린 축합된 물질; 글리세린 또는 폴리 글리세린, 지방산 에스테르; 펜타 에리트리톨 지방산 에스테르; 소르비탄 모노, 세스퀴 및 트라이-지방산 에스테르; 고등급(high rank) 지방산 모노 및 다이 에탄올 아미드; 알킬·알킬올 아미드; 및 옥시 에틸렌 알킬 아민이 있다. 이들 계면활성제의 양은 도금액중에 0.05 내지 25 g/ℓ, 바람직하게는 0.1 내지 10 g/ℓ이어야 한다.
착화제는 주석 합금 도금액을 제조할 때 제2 금속을 용해시키는데 특히 적합하다. 착화제로는, 비제한적으로: 티오우레아; 알릴 티오우레아; 및 3,6-다이-티아옥탄-1,8-디올이 있다. 사용되는 양은 0.01 내지 50 g/ℓ, 바람직하게는 0.1 내지 10 g/ℓ이어야 한다.
상기한 바와 같이, 본 발명의 주석 또는 주석 합금 도금액은 비아 충전에 있어서 양호한 효과를 갖는다. 통상적으로, 톱니모양의 부분을 갖는 물질에 대해 도금이 수행될 경우, 도금된 필름이 톱니모양의 부분 외에 외부 표면상에 형성되는 경향이 있으며, 매우 얇은 도금만이 톱니모양의 부분에 형성되거나, 도금의 침착이 톱니모양의 부분에서 불충분하더라도 표면이 폐쇄되어 보이드 공간을 갖는 도금된 필름이 형성되는 경향이 있다. 그러나, 본 발명의 도금액을 사용할 경우, 도금이 톱니모양의 부분에서 선택적으로 침착되어; 실제로는 보이드 공간을 갖지 않는 침착된 도금이 수득될 수 있다. 또한, 본 발명의 주석 또는 주석 합금 도금액이 사용될 때, 형성된 도금된 표면은 연소 또는 비정상적인 침착을 경험하지 않는다. 그러므로, 실용적이며 양호한 외관, 탁월한 납땜 능력 및 탁월한 내변색성을 갖는 도금된 필름이 수득된다. 그러므로, 본 발명의 도금액은 비아 충전 공정을 포함하는 범프 형성, 및 주석 및 주석 합금 범프 형성에 적합하다.
본 발명의 방법의 실시양태 중 하나는 상기 도금 침착물로 도금할 물질의 표면상의 비아(vias)를 충전시키기 위한 방법이다. 본 발명의 주석 또는 주석 합금 도금액을 사용한 전기도금을 특징으로 한다. 도금할 물질은 형성된 비아를 적어도 1개 가지며, 크기는 제한되지 않는다. 본 발명의 방법은 직경이 10 내지 100 ㎛이고 깊이가 10 내지 100 ㎛인 비아(vias)를 바람직하게 충전한다. 도금할 물질은 비제한적으로 전기 기판 및 반도체 칩과 같은 전기 부품을 포함한다. 충분하게 도금된 침착물이 기판상의 전극 위치에 제공된 개방된 부분상에 형성될 수 있기 때문에 전극을 갖고 있는 기판이 바람직하다.
또한, 본 발명의 다른 실시양태는 기판상에 주석 또는 주석 합금을 함유하는 범프를 형성시키는 방법이다. 상기 실시양태는 다음과 같은 공정을 포함한다:
(1) 기판 위에 개방된 부분을 갖는 보호층을 형성시키는 공정, 및
(2) 본 발명의 주석 또는 주석 합금 전기도금액을 사용하여 상기 언급된 개방된 부분상에 도금 침착물을 형성시키는 공정.
보호층은 기판상에 침착이 되어서는 안되는 장소에 도금하기 전에 형성되는 층이며, 도금 침착이 형성된 후 벗겨지는 층 (레지스트로도 불림), 및 벗겨내지 않고 남아있게 되는 층 둘 다 포함된다. 기판상에 개구부를 갖는 보호층의 형성에 있어서, 현존하는 임의의 방법이 사용될 수 있지만, 감광성 수지 또는 열경화성 수지를 보호층으로 사용하는 방법이 바람직하다. 본 발명에서, 감광성 수지는 가시광선, UV, X-선 또는 전자 빔과 같은 다양한 광원과 반응하는 수지를 의미한다. 상기 수지는 현상액중에 가용성이거나 불용성이 되며, 네가티브 타입 또는 포지티브 타입 중 하나가 사용될 수 있다. 또한, 열경화성 수지가 가열에 의해 경화된 후, 레이져 또는 기타 통상의 공정에 의해 개구부가 형성될 수 있다.
미국 특허 제7,098,126호의 상세한 설명에 기재된 바와 같이, 개구부를 형성시키는 특이적 방법에 있어서, 장벽층(barrier layer)이 접촉 패드상에 형성되며, 졸더 마스크는 도금 침착이 필수적이지 않은 곳에 형성되고, 패턴화가 수행되어, 접촉 패드상의 장벽층이 노출되고, 금속 도전층이 사전에 물리적 증착법(PVD), 화학적 증착법(CVD), 또는 전해 또는 무전해 도금법에 의해 형성되며, 상기 레지스트를 사용한 패턴화가 수행되어 개구부가 형성된다. 또한, Kokai 특허 제2012-506628호에 기재된 바와 같이, 네가티브 타입 포토레지스트를 사용하여, 졸더 마스크층이 노출되어 개구부가 형성되며, 이후, 도전층이 상기 개구부와 졸더 마스크층의 전제 바디상에 형성된다.
상기 언급한 개구부는 임의의 크기일 수 있지만, 일반적으로, 직경이 10 내지 100 ㎛이고, 깊이가 10 내지 100 ㎛인 비아(via)이다. 본 발명의 도금액을 사용한 전기도금 전에 보호층의 개구부의 적어도 기저 부분상에 상기 도전층이 형성되는 것이 바람직하다. 상기 언급한 도전층은 구리; 주석; 코발트; 주석-납 합금; 크롬-구리 합금; 티탄/니켈(바이-메탈), 주석/구리; 크롬/크롬-구리 합금/구리; 또는 니켈/주석/구리로 이루어진 층일 수 있다. 도전층은 PVD 또는 DVD, 또는 무전해 도금 또는 전기도금에 의해 형성될 수 있다. 예를 들어, 팔라듐과 같은 귀금속 이온을 함유하는 촉매가 부착된 후, 무전해 구리 도금 또는 니켈 전기도금을 수행하여 도전층을 형성시킨다.
주석 또는 주석 합금을 함유하는 범프(bump)는 상기 언급한 주석 또는 주석 합금 도금액을 사용하여 형성시킨다. 상기한 바와 같이, 본 발명의 도금액은 양호한 비아 충전 성능을 나타내며, 따라서, 실제적으로 보이드를 갖지 않는 컬럼-유사 침착물을 형성할 수 있다. 주석 또는 주석 합금을 함유하는 범프는 주성분이 주석 또는 주석 합금인 범프를 의미하며, 예를 들면, 범프의 토대(foundation)가 먼저 다른 금속 도금액에 의해 제조되고, 이의 상부(top) 상에, 주석 또는 주석 합금 컬럼이 형성되는 2개층으로 이루어진 범프일 수 있거나, 2개 층을 함유하는 범프를 리플로우시켜 둘이 하나의 바디로 혼합되어 있는 것일 수 있다. 범프는 반도체 칩 또는 기판 위에 형성되어 있는 돌출부를 의미하며, 반도체 칩과 기판을 접속시키는 단자가 된다. 일반적으로, 범프는 임의의 크기일 수 있다. 전형적으로, 직경이 10 내지 100 ㎛이고, 높이가 10 내지 100 ㎛이다.
본 발명의 범프가 주석 합금을 함유하는 경우, 주석 및 합금을 형성하는 제2 금속은 주석 합금 도금액에 대해 이미 상기에서 설명한 금속이다. 합금의 조성에 관해서는, 제2 금속의 함량은 0.1 내지 50%, 바람직하게는 1 내지 5% 이어야 하며, 나머지는 주석이다.
실시예 1
구리 클래드 FR4 기판을 전처리 액체 (Dow Electronic Materials, Marlborough, MA로부터 입수한 CIRCUBOND™ 187 처리 용액)에 2분간 45℃에서 담궈놓아, 상기 구리 클래드 표면을 거칠게 만들었다. 이의 상부 위에, 감광성 절연 수지 (Dow Electronic Materials로부터 입수한 MultiPosit™9500cc 감광성 수지)를 스핀 피복기로 코팅시키고, 노출, 베이킹 및 현상을 수행하였으며, 따라서, 깊이가 20 ㎛이고 직경이 50 ㎛인 비아(via)가 형성되었다.
이후, 표면 세척제(Dow Electronic Materials로부터 입수한 CIRCUPOSIT™MLB211 세척제)로 70℃에서 세척한 다음 물로 세척하고, 이를 80℃에서 CIRCUPOSIT™MLB213 용액(Dow Electronic Materials로부터 입수)으로 2.5분간 디스미어(desmear)시킨 다음, 연속해서, 45℃에서 중화제(Dow Electronic Materials로부터 입수한 CIRCUPOSIT™MLB216 용액)로 5분간 처리하였다. 이후, 무전해 구리 도금액 (Dow Electronic Materials로부터 입수한 CUPOSIT™328 구리 도금욕)으로 30℃에서 40분간 무전해 도금을 수행하면, 1 ㎛ 두께의 씨드층이 형성되었다. 비아가 있는 기판을 평가 기판으로 사용하여 다음과 같은 시험을 수행하고 평활 성능(leveling performance)을 평가하였다.
다음과 같은 주석 도금액을 제조하였다:
주석 메탄 술포네이트: 주석 이온으로서, 45 g/ℓ
메탄 술폰산(79% 용액): 85 ㎖/ℓ
계면활성제 (폴리 옥시 에틸렌 폴리 옥시 프로필렌 알킬 에테르 (Toho Kagaku Kogyo K.K.으로부터 입수한, Pegnol™ D-210Y)): 0.5 g/ℓ
β-이오논: 0.07 g/ℓ
카테콜: 2 g/ℓ
평가 기판을 10 ㎖/ℓ의 메탄 술폰산 용액 (70% 용액)에 1분간 담궈, 표면을 활성화시켰다. 이후, 이를 탈이온수로 2분간 세척하고, 상기 평가 기판을 캐소드(cathode)로 사용하여, 2 m/분의 속도로 교반시키면서 전기도금을 11분간 1A/dm2에서 상기 언급한 도금액을 사용하여 수행하였다. 도금 후, 및 탈이온수로 세척하여 건조시킨 후, 기판의 비아를 절단하고 명시야 현미경(bright field microscope)으로 관찰하였다.
실시예 2
1-아세틸-1-사이클로헥센을 β-이오논 대신 0.12 g/ℓ로 사용되는 점을 제외하고는 실시예 1을 반복하여, 비아 횡단면이 관찰하였다.
실시예 3
시트랄(citral)을 β-이오논 대신 0.2 g/ℓ으로, 및 계면활성제 1을 0.15 g/ℓ으로 및 계면활성제 2 (β-나프톨 에톡실레이트, BASF Co.로부터 입수한 상업용 제품인 Lugalvan™BNO 12) 0.5 g/ℓ을 계면활성제로 사용하는 점을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다.
Figure pat00008
계면활성제 2
실시예 4
4-헥센-3-온을 β-이오논 대신 0.3 g/ℓ으로 사용하고, 계면활성제 1의 농도가 2 g/ℓ로 바뀐 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다.
실시예 5
β-다마손을 β-이오논 대신 0.02 g/ℓ으로 사용하고, 계면활성제 1의 농도가 0.75 g/ℓ로 바뀐 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다.
실시예 6
20 g/ℓ로 주석 메탄 술포네이트와 0.5 g/ℓ로 은 메탄 술포네이트를 금속 이온 공급원으로 사용하고, β-다마손을 β-이오논 대신 0.02 g/ℓ으로 사용하며, 하기 나타낸 구조를 갖는 3,6-디티아-1,8-옥탄 디올을 착화제로서 2.6 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다.
Figure pat00009
3,6-디티아-1,8-옥탄 디올
실시예 1 내지 6의 조성, 비아 충전 성능 및 외관을 표 1에 제시하였다. 또한, 실시예 1에서 제조된 비아의 횡단면의 명시야 현미경 사진을 도 1에 제시한다.
실시예 1 2 3 4 5 6
금속 이온 공급원 (g / L 금속 이온으로서) 주석 메탄 술포네이트 45 45 45 45 45 20
은 메탄 술포네이트 0.5
산 (mL / L) 메탄 술폰산 85 85 85 85 85 34
α,β-불포화 카르보닐 화합물
(g / L)		 β- 이오논 0.07
1- 아세틸 1 사이클로헥센 0.12
시트랄(Citral) 0.2
4-헥센 -3- 온 0.3
β- 다마손 0.02 0.02
산화 억제제 (g / L) 카테콜 2 2 2 2 2 2
계면활성제
(g / L)		 1 0.5 0.5 0.15 2 0.75 1
2 0.5
착화제 (g / L) 3, 6- 디티아 -1, 8- 옥탄 디올 2.6
결과 평활도 완벽 완벽 완벽 완벽 완벽 완벽
침착된 필름 표면의 상태 문제 없음 문제 없음 문제 없음 문제 없음 문제 없음 문제 없음
계면활성제 1: 폴리 옥시 에틸렌 폴리 옥시 프로필렌 알킬 에테르, 상업적인 명칭: Pegnol™ D-210Y (Toho Kagaku Kogyo K.K.으로부터 입수)
계면 활성제 2: β-나프톨 에톡실레이트, 상업적인 명칭: Lugalvan™BNO 12 (BASF Co.로부터 입수)
비교 실시예 1
다이-히드로-β-이오논을 β-이오논 대신 0.2 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아의 충전이 불충분하였다.
Figure pat00010
다이-히드로 β-이오논
비교 실시예 2
하기 나타낸 구조를 갖는 시트로넬알을 β-이오논 대신 0.5 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아의 충전이 불충분하였다.
Figure pat00011
시트로넬알
비교 실시예 3
하기 나타낸 구조를 갖는 아세톤을 β-이오논 대신 1 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아의 충전이 불충분하였다.
Figure pat00012
아세톤
비교 실시예 4
하기 나타낸 구조를 갖는 메타크릴산을 β-이오논 대신 1 g/ℓ으로 사용하고, 계면활성제 2를 7 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아의 충전이 불충분하였다.
Figure pat00013
메타크릴산
비교 실시예 5
벤즈알데히드를 β-이오논 대신 0.025 g/ℓ으로 사용하고, 계면활성제 2를 계면활성제 1 대신 7 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아가 충전되었지만 수많은 스킵 도금 영역과 연소가 관찰되었으며, 실제로 사용하기에 불충분하였다.
비교 실시예 6
3-클로로 아세토페논을 β-이오논 대신 0.3 g/ℓ으로 사용하는 것을 제외하고는 실시예 1을 반복하였으며, 비아 횡단면을 관찰하였다. 비아가 충전되었지만 수많은 스킵 도금 영역과 연소가 관찰되었으며, 실제로 사용하기에 불충분하였다.
비교 실시예 1 내지 6의 조성과 결과(비아 충전 성능 및 외관)을 표 2에 제시하였다. 또한, 비교 실시예 1에서 제조된 비아의 횡단면의 명시야 현미경 사진을 도 2에 제시한다.
비교 실시예 1 2 3 4 5 6
금속 이온 공급원 (g / L 금속 이온으로서) 주석 메탄 술포네이트 45 45 45 45 45 85
산 (mL / L) 메탄 술폰산 85 85 85 85 45 85
Leveling agent
(g / L)		 다이-히드로 β- 이오논 0.2
시트로넬알 0.5
아세톤 1
메타크릴산 1
벤즈 알데히드 0.025
3-클로로 아세토페논 0.3
산화 방지제 (g / L) 카테콜 2 2 2 2 2 2
계면활성제
(g / L)		 1 0.5 0.5 0.5 0.5
2 7 7
결과 평활도 약간 불량 약간 불량 약간 불량 약간 불량 불량 불량
침착된 필름 표면의 상태 문제 없음 문제 없음 문제 없음 문제 없음 덴드라이트 침착물 덴드라이트 침착물
계면활성제 1: 폴리 옥시 에틸렌 폴리 옥시 프로필렌 알킬 에테르, 상업적인 명칭: Pegnol™ D-210Y (Toho Kagaku Kogyo K.K.으로부터 입수)
계면 활성제 2: β-나프톨 에톡실레이트, 상업적인 명칭: Lugalvan™BNO 12 (BASF Co.로부터 입수).

Claims (7)

  1. 화학식(1)을 갖는 화합물을 적어도 1종 포함하는 주석 또는 주석 합금 전기도금액:
    Figure pat00014
    (1)
    상기 식에서,
    R1은 수소; 할로겐; 치환 또는 비치환된 C1-C20 알킬; C2-C20 알케닐; C4-C20 디에닐; C3-C20 사이클로 알킬; C3-C20 사이클로 알케닐; C4-C20 사이클로 디에닐; 및 -NR5R6로 나타내는 아미노기 (여기서 R5 및 R6는 서로 독립적으로 수소이거나 치환 또는 비치환된 C1-C20 알킬이다)로 이루어진 군으로부터 선택되고;
    R2 - R4는 서로 독립적으로 수소; 할로겐; 치환 또는 비치환된 C1-C20 알킬; C2-C20 알케닐; C4-C20 디에닐; C3-C20 사이클로 알킬; C3-C20 사이클로 알케닐; 및 C4-C20 사이클로 디에닐로 이루어진 군으로부터 선택되며, R2와 R4, 또는 R1과 R3은 함께 결합하여 환을 형성할 수 있고, 형성된 환은 1개 이상의 이중결합을 가질 수 있으며, 이때 R1이 -NR5R6로 표시되는 아미노기일 때, 상기 언급된 환은 R5 또는 R6가 R3과 결합되어 있는 헤테로 환이고, R1이 치환 또는 비치환된 C1-C20 알킬, C2-C20 알케닐, 또는 C4-C20 디에닐일 때, 상기 언급된 환은 카르보닐 탄소와 R1 사이에 산소 원자를 갖는 헤테로 환일 수 있다.
  2. 제1항에 있어서, 화합물이 α,β-불포화 알데히드 또는 α,β-불포화 케톤인 주석 또는 주석 합금 전기도금액.
  3. 제1항의 주석 또는 주석 합금 전기도금액을 사용한 도금 침착물로 도금할 물질의 표면 위에 형성된 비아(via)를 충전하는 방법.
  4. 1) 기판 위에 개구부를 갖는 보호층을 형성시키는 단계; 및
    2) 제1항의 주석 또는 주석 합금 전기도금액을 사용하여, 개구부에 주석 또는 주석 합금 전기도금 침착물을 형성시키는 단계를 포함하는,
    기판 상에 범프(bump)를 형성하는 방법.
  5. 제4항에 있어서, 보호층이 감광성 수지 또는 열결화성 수지인 방법.
  6. 제4항에 있어서, 제1항의 주석 또는 주석 합금 전기도금액을 사용하여 개구부중에 침착물을 형성시키기 전에 개구부의 적어도 기저(bottom) 상에 도전층(conductive layer)을 도금하는 단계를 추가로 포함하는 방법.
  7. 제1항의 주석 또는 주석 합금 전기도금액을 사용하여 형성된 주석 또는 주석 합금을 포함하는 범프(bump).
KR1020130165516A 2012-12-27 2013-12-27 주석 또는 주석 합금 도금액 KR102220798B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-284331 2012-12-27
JP2012284331A JP6133056B2 (ja) 2012-12-27 2012-12-27 スズまたはスズ合金めっき液

Publications (2)

Publication Number Publication Date
KR20140085369A true KR20140085369A (ko) 2014-07-07
KR102220798B1 KR102220798B1 (ko) 2021-02-25

Family

ID=49917506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130165516A KR102220798B1 (ko) 2012-12-27 2013-12-27 주석 또는 주석 합금 도금액

Country Status (6)

Country Link
US (2) US20140183050A1 (ko)
EP (1) EP2749672B1 (ko)
JP (1) JP6133056B2 (ko)
KR (1) KR102220798B1 (ko)
CN (1) CN103898570B (ko)
TW (1) TWI593831B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722704B1 (ko) * 2015-12-16 2017-04-11 엘티씨에이엠 주식회사 주석-은 솔더 범프 고속 도금액 및 이를 이용한 도금 방법
KR20180103864A (ko) * 2016-01-29 2018-09-19 아토테크더치랜드게엠베하 수성 인듐 또는 인듐 합금 도금 욕조 및 인듐 또는 인듐 합금의 침착을 위한 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170204528A1 (en) * 2014-08-08 2017-07-20 Okuno Chemical Industries Co., Ltd. Copper-tin alloy plating bath
CN104499011A (zh) * 2014-11-28 2015-04-08 安徽华灿彩钢薄板科技有限公司 一种电镀液
JP6631348B2 (ja) * 2015-03-26 2020-01-15 三菱マテリアル株式会社 ホスホニウム塩を用いためっき液
US9546433B1 (en) 2015-11-24 2017-01-17 International Business Machines Corporation Separation of alpha emitting species from plating baths
US9359687B1 (en) 2015-11-24 2016-06-07 International Business Machines Corporation Separation of alpha emitting species from plating baths
US9425164B1 (en) 2015-11-24 2016-08-23 International Business Machines Corporation Low alpha tin
CN105755492B (zh) * 2016-05-04 2018-04-20 昆山艾森半导体材料有限公司 一种锡球浸泡液及其制备方法
KR20180024765A (ko) * 2016-08-31 2018-03-08 주식회사 호진플라텍 전기도금을 이용한 주석-비스무트-납 삼원합금 솔더 조성물
EP3562974B1 (en) * 2016-12-28 2020-10-07 ATOTECH Deutschland GmbH Tin plating bath and a method for depositing tin or tin alloy onto a surface of a substrate
CN107675209A (zh) * 2017-10-18 2018-02-09 江西理工大学 一种绿色环保锡电解精炼电解液
WO2019082884A1 (ja) 2017-10-24 2019-05-02 三菱マテリアル株式会社 錫又は錫合金めっき液
JP6620858B2 (ja) 2017-10-24 2019-12-18 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
JP6620859B2 (ja) 2017-10-24 2019-12-18 三菱マテリアル株式会社 錫又は錫合金めっき堆積層の形成方法
US11268203B2 (en) 2017-10-24 2022-03-08 Mitsubishi Materials Corporation Tin or tin alloy plating solution
WO2019181905A1 (ja) 2018-03-20 2019-09-26 三菱マテリアル株式会社 錫又は錫合金のめっき液、バンプの形成方法、回路基板の製造方法
TWI703239B (zh) 2018-03-20 2020-09-01 日商三菱綜合材料股份有限公司 錫或錫合金鍍敷液及凸塊的形成方法
CN112135929B (zh) * 2018-04-20 2023-12-15 巴斯夫欧洲公司 包含抑制剂的用于锡或锡合金电镀的组合物
CN109457273A (zh) * 2018-12-28 2019-03-12 江西理工大学 一种绿色环保型锡电解精炼电解液
CN115003863A (zh) 2020-01-27 2022-09-02 三菱综合材料株式会社 锡或锡合金电镀液、凸点的形成方法及电路基板的制造方法
KR20230010219A (ko) * 2020-05-11 2023-01-18 콜로라도 스테이트 유니버시티 리써치 파운데이션 나트륨-이온 및 리튬-이온 배터리 애노드를 위한 공융 에탈린 용액으로부터의 순수한 상 SnSb의 전착
US11280014B2 (en) 2020-06-05 2022-03-22 Macdermid Enthone Inc. Silver/tin electroplating bath and method of using the same
CN112538643B (zh) * 2020-11-17 2022-05-13 珠海松柏科技有限公司 高速镀锡添加剂及镀锡液
WO2022129238A1 (en) 2020-12-18 2022-06-23 Basf Se Composition for tin or tin alloy electroplating comprising leveling agent
WO2024022979A1 (en) 2022-07-26 2024-02-01 Basf Se Composition for tin or tin alloy electroplating comprising leveling agent

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002487A (ko) * 2002-04-11 2004-01-07 쉬플리 캄파니, 엘.엘.씨. 도금 방법
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL134963C (ko) * 1963-08-28
NL128321C (ko) * 1965-02-13
CA1077430A (en) * 1975-11-28 1980-05-13 Minnesota Mining And Manufacturing Company Electroplating bath for the electrodeposition of tin and tin/cadmium deposits
US4207148A (en) * 1975-11-28 1980-06-10 Minnesota Mining And Manufacturing Company Electroplating bath for the electrodeposition of tin and tin/cadmium deposits
US4582576A (en) * 1985-03-26 1986-04-15 Mcgean-Rohco, Inc. Plating bath and method for electroplating tin and/or lead
US4849059A (en) * 1988-09-13 1989-07-18 Macdermid, Incorporated Aqueous electroplating bath and method for electroplating tin and/or lead and a defoaming agent therefor
US5093538A (en) * 1989-06-09 1992-03-03 Union Camp Corporation Processes for the conversion of myrcene to citral
JP2856857B2 (ja) * 1990-07-27 1999-02-10 石原薬品株式会社 錫、鉛または錫―鉛合金めっき浴
RU2032775C1 (ru) * 1991-08-15 1995-04-10 Российский химико-технологический университет им.Д.И.Менделеева Блескообразующая добавка в кислые электролиты для осаждения сплава олово - свинец
JP3872201B2 (ja) * 1998-03-25 2007-01-24 ディップソール株式会社 錫−銀系合金酸性電気めっき浴
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
US6267863B1 (en) * 1999-02-05 2001-07-31 Lucent Technologies Inc. Electroplating solution for electroplating lead and lead/tin alloys
JP2001262391A (ja) * 2000-03-14 2001-09-26 Ishihara Chem Co Ltd スズ−銅系合金メッキ浴並びに当該皮膜を形成した電子部品
TW508987B (en) 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
JP2009256730A (ja) * 2008-04-17 2009-11-05 Nippon Mektron Ltd 電子部品の表面処理方法
JP5583894B2 (ja) 2008-06-12 2014-09-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． 電気錫めっき液および電気錫めっき方法
EP2221396A1 (en) * 2008-12-31 2010-08-25 Rohm and Haas Electronic Materials LLC Lead-Free Tin Alloy Electroplating Compositions and Methods
CN102418123A (zh) * 2011-11-25 2012-04-18 上海应用技术学院 一种高速电镀光亮镀锡电镀液及其制备方法和应用

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040002487A (ko) * 2002-04-11 2004-01-07 쉬플리 캄파니, 엘.엘.씨. 도금 방법
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101722704B1 (ko) * 2015-12-16 2017-04-11 엘티씨에이엠 주식회사 주석-은 솔더 범프 고속 도금액 및 이를 이용한 도금 방법
KR20180103864A (ko) * 2016-01-29 2018-09-19 아토테크더치랜드게엠베하 수성 인듐 또는 인듐 합금 도금 욕조 및 인듐 또는 인듐 합금의 침착을 위한 방법

Also Published As

Publication number Publication date
JP6133056B2 (ja) 2017-05-24
TWI593831B (zh) 2017-08-01
EP2749672A2 (en) 2014-07-02
US20160102413A1 (en) 2016-04-14
US20140183050A1 (en) 2014-07-03
EP2749672B1 (en) 2022-03-09
US9926637B2 (en) 2018-03-27
JP2014125662A (ja) 2014-07-07
CN103898570B (zh) 2017-03-01
EP2749672A3 (en) 2014-10-08
CN103898570A (zh) 2014-07-02
KR102220798B1 (ko) 2021-02-25
TW201439383A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
KR102220798B1 (ko) 주석 또는 주석 합금 도금액
JP4758614B2 (ja) 電気めっき組成物および方法
JP6006683B2 (ja) スズまたはスズ合金用電気メッキ液およびその用途
JP4812365B2 (ja) 錫電気めっき液および錫電気めっき方法
EP3004429B1 (en) Electroplating baths of silver and tin alloys
WO2007022075A2 (en) Tin-silver solder bumping in electronics manufacture
WO2007008369A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
JP2007070731A (ja) 金属デュプレックスおよび方法
CN114892225B (zh) 用于在镍镀层上电镀金的镀液和在镍镀层上电镀金的方法和镀金件与应用
US11032914B2 (en) Method of forming a solderable solder deposit on a contact pad
JP2011021217A (ja) 電解硬質金めっき液及びこれを用いるめっき方法
JP2009242860A (ja) 酸性銅用前処理剤およびこれを利用するめっき方法
TW202136587A (zh) 錫或錫合金電鍍液、凸塊之形成方法及電路基板之製造方法
WO2006113816A2 (en) Underlayer for reducing surface oxidation of plated deposits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant