JP2016096334A - 電気的接続構造と製造方法 - Google Patents

電気的接続構造と製造方法 Download PDF

Info

Publication number
JP2016096334A
JP2016096334A JP2015215577A JP2015215577A JP2016096334A JP 2016096334 A JP2016096334 A JP 2016096334A JP 2015215577 A JP2015215577 A JP 2015215577A JP 2015215577 A JP2015215577 A JP 2015215577A JP 2016096334 A JP2016096334 A JP 2016096334A
Authority
JP
Japan
Prior art keywords
layer
electrical connection
copper
connection structure
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015215577A
Other languages
English (en)
Other versions
JP6290156B2 (ja
Inventor
士剛 林
Shih-Kang Lln
士剛 林
皓▲みょ▼ 張
Hao-Miao Chang
皓▲みょ▼ 張
▲みぇ▼▲じゅん▼ 王
mei-jun Wang
▲みぇ▼▲じゅん▼ 王
政梁 卓
Cheng-Liang Cho
政梁 卓
哲瑜 葉
Che-Yu Yeh
哲瑜 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Cheng Kung University NCKU
Original Assignee
National Cheng Kung University NCKU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Cheng Kung University NCKU filed Critical National Cheng Kung University NCKU
Publication of JP2016096334A publication Critical patent/JP2016096334A/ja
Application granted granted Critical
Publication of JP6290156B2 publication Critical patent/JP6290156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H01B1/026—Alloys based on copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/002—Alloys based on nickel or cobalt with copper as the next major constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component
    • Y10T428/1291—Next to Co-, Cu-, or Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component

Abstract

【課題】本発明は電気的接続構造を提供する。
【解決手段】
電気的接続構造は、第1銅層、第2銅層、該第1銅層と該第2銅層の間に配置される複合金属層を含み、該複合金属層は0.01重量%≦ガリウム≦20重量%、0.01重量%≦銅≦50重量%、30重量%≦ニッケル≦99.98重量%である。本発明は電気的接続構造の製造方法を更に提供し、(1)第1銅層と第2銅層を提供するステップ、(2)該第1銅層に第1ニッケル層を形成するステップ、(3)該第2銅層に第2ニッケル層を形成するステップ、(4)該第1ニッケル層にガリウム層を形成するステップ、(5)該第2ニッケル層と該ガリウム層を接触させて、熱圧着接合を行うことにより、前記該電気的接続構造を形成するステップ、を含む。
【選択図】図１

Description

本発明は電気的接続構造と製造方法に関し、特に銅−銅の電気的接続構造と製造方法に関する。
この数年間、電子半導体の発展に伴って、継続して小型化、高効率、低消耗と低コストが求められてきた。Si貫通電極（TSV、Through Silicon Via）はレーザを用いてウエハーまたはチップにホール（Via）を開けて、更に導電材料を該ホール内に充電して導電通路を形成し、これにより、同一チップの上下表面を垂直に接続して、複数のチップの積層を良くする技術であり、三次元集積回路（3D IC）と称する構造技術である。以前の複数チップのパッキングに比べて、立体構造技術は複数チップの積層により信号伝達チャンネルを短縮し、信号の伝達が早くなると同時に、パッキング体の占用空間を減少させる。3D ICは各半導体業者が互いに競争して発展するための技術であり、国内の集積回路の製造と封止試験産業が競争力を維持するためのコアとなる。
台湾での各半導体の大手メーカー、例えば、台積電、日月光、シリコンプレシジョン（Siliconware Precision）、力成などは、ここ数年間、積極的に2.5Dと3D ICの封止試験性能を高めて来た。さらに、他の半導体の大手メーカー、例えば、サムスン、エルピーダ（Elpida）とインテルなどの会社も同じく3D ICの研究開発と生産に力を入れている。これにより、3D IC製品は次世代の主な電子商品となることが予想される。
3D ICの構築技術では、シリコンチップは垂直に積層する方式により接続されるため、セルの体積を大幅に減少し、効率を高くし、エネルギーの消耗を低減し、性能を高めることができる。そのうち、TSVにおける貫通は3D ICのコア技術となり、その重要な製造プロセスは、ウエハーの薄膜化、Si貫通電極を直接貫通して銅−銅を接続するなどのプロセスを含む。銅−銅の接合は、直接拡散接合法とマイクロバンプ接合法により達成する。直接拡散接合法は、他の材料を導入しなくても、高純度の銅−銅の接合ポイントを形成することができる。しかし、銅原子の内部拡散を促進する場合、高温（通常は300℃または更に高い）と高圧（25bar以上）を必要とし、通常、銅基材表面の前処理など超過のプロセスを必要として、銅の接合表面を活性する。このような複雑なプロセスと前処理方式は直接拡散接合法は消費コストが非常に高く、更に製造プロセスが複雑な方法である。さらに、接合するときに必要な高圧は消費コストが高く、チップに形成された電子部品に損傷を与えるリスクが存在する。一方、マイクロバンプ接合法は溶接プロセスを含み、即ち、溶融状態のはんだは基板を湿潤し、更に固化されて、電気接続を形成するため、複雑な前処理と高いプロセス圧力を不要とする。しかし、通常、はんだはスズからなり、基材となる銅金属と反応し、接合ポイントではほとんどが脆性されかつ電力を阻止する金属間化合物（Intermetallic compound、IMC）を生成するため、接続ポイントの信頼性を大きく低減させてしまうことがある。
そのため、銅−銅の接合構造に対する高信頼性を有して、従来技術に存在する問題を解決するための電気的接続構造と製造方法を提供する必要がある。
本発明の主な目的は、電気的接続構造と製造方法を提供することにある。銅−銅に対する接続ポイントの間は純粋なガリウムとニッケルを導入し、従来の脆性金属化合物は溶接過程で形成されないため、金属化合物の生成により、銅−銅の接合の信頼性を低減させる問題を解決する。さらに、ガリウム金属の特有の低融点（29.7℃）と通常温度下での高い流動性を用いて、接合するとき、低い溶接温度と圧力のみで信頼性を有する銅−銅接続を形成することができる。
前記目的を達成するため、本発明の１実施例では電気的接続構造を提供し、該電気的接続構造は、第1銅層、第2銅層、該第1銅層と該第2銅層の間に配置される複合金属層を含む。該複合金属層は、0.01重量%≦ガリウム≦20重量%、0.01重量%≦銅≦50重量%、30重量%≦ニッケル≦99.98重量%を含む。
本発明の1実施例では、該複合金属層は面心立方結晶構造を有する。
本発明の1実施例では、該複合金属層は0.01〜10重量%のガリウム、0.01〜10重量%の銅、80〜99.98重量%のニッケルを含む。
本発明の１実施例では電気的接続構造の製造方法を更に提供し、該電気的接続構造の製造方法は、第1銅層と第2銅層を提供するステップ(1)と、該第1銅層に第1ニッケル層を形成するステップ(2)と、該第2銅層に第2ニッケル層を形成するステップ(3)と、該第1ニッケル層にガリウム層を形成するステップ(4)と、該第2ニッケル層と該ガリウム層を接触して、熱圧着接合を行って、前記該電気的接続構造を形成するステップ(5)と、を含む。
本発明の1実施例では、該ステップ(2)の前のステップで、該第1銅層に対して表面処理を行うステップ(1a)を含む。
本発明の1実施例では、該ステップ(3)の前のステップで、該第2銅層に対して表面処理を行うステップ(1b)を含む。
本発明の1実施例では、該表面処理は、該第1銅層または該第2銅層を研磨し、または酸性溶液と溶剤を用いて洗浄している。
本発明の1実施例では、該ステップ(2)は、電気めっきまたは蒸着法を用いて該第1ニッケル層を形成している。
本発明の1実施例では、該ステップ(3)は、電気めっきまたは蒸着法を用いて該第2ニッケル層を形成している。
本発明の1実施例では、該ステップ(4)は、電気めっきまたは蒸着法を用いて該ガリウム層を形成している。
本発明の1実施例では、該ステップ(5)における熱圧着接合の温度は300-400℃であり、圧力は4-8バール（bar）である。
本発明の1実施例では、該第1ニッケル層、該第2ニッケル層と該ガリウム層の厚さの比は0.5〜20：0.5〜20：0.01〜5である。
図1は、本発明の１実施例の電気的接続構造を示す図である。 図2a-2dは、本発明の１実施例の電気的接続構造の製造方法を示すフローチャートである。 図3は、本発明の１実施例の電気的接続構造に対して金属顕徽鏡（Metallographic Microscope）で観察した際の写真を示す。 図4は、本発明の１実施例の電気的接続構造をビッカース硬度計(Vickers Hardness Tester)で分析した後に、金属顕徽鏡で観察した際の写真を示す。
本発明の目的、特徴、利点を更に明確するために、以下では本発明の比較的好ましい実施例、図面を用いて詳細に説明する。さらに、本発明で用いる方向の用語、例えば、上、下、頂部、底部、前、後、左、右、内、外、側面、周囲、中央、水平、横方向、垂直、縦方向、軸方向、径方向、最上層または最下層などは、図面における方向を参照するためである。それ以外に、本発明における単数の形式"一"、"１"、"一つ"、"１つ"と"前記"は、上下文が他に規定されていなければ、複数の引用を含んでもよい。例えば、術語"一化合物"または"少なくとも1種の化合物"は複数の化合物を含み、その混合物を含んでもよい。本発明における「%」は特別な説明がなければ、「重量％(wt%)」を示している。数値範囲（例えば、10%〜11%のA）において、もし、特別な説明がなければ、上、下限値（即ち、10%≦A≦11%）を含み、もし、数値範囲が下限値（0.2%より低いB、または0.2%以下のB)を限定しない場合、その下限値は0（即ち、0%≦B≦0.2%）である。各成分「重量％」の比例関係も「重量部」の比例関係に代替することができる。前記方向と数値に関連する用語は、本発明を説明と理解するためのものであり、本発明を制限するものではない。
図1に示すように、本発明の１実施例の電気的接続構造1は、主に第1銅層11、第2銅層12、複合金属層41を含む。該複合金属層41は該第1銅層11と該第2銅層12の間に配置され、0.01重量%≦ガリウム≦20重量%、0.01重量%≦銅≦50重量%、30重量%≦ニッケル≦99.98重量%を含む。好ましくは、該複合金属層は、0.01〜10重量%のガリウム、0.01〜10重量%の銅、80〜99.98重量%のニッケルを含み、例えば、0.8重量%のガリウム、1.1重量%の銅、98.1重量%のニッケルでもよいが、これに限定されない。さらに、該複合金属層41は面心立方（Face-Centered Cubic）結晶構造を有する。
図2 a−図2dに示すように、本発明は１実施例の電気的接続構造1の製造方法を更に提供する、該製造方法は、第1銅層11と第2銅層12を提供するステップ(S1)と、該第1銅層11に第1ニッケル層21を形成するステップ(S2)と、該第2銅層12に第2ニッケル層22を形成するステップ(S3)と、該第1ニッケル層21にガリウム層31を形成するステップ(S4)と、該第2ニッケル層22と該ガリウム層31を接触させて、熱圧着接合を行うステップ(S5)と、を含む。本発明は下記で該実施例の前記各ステップの実施の詳細と原理を説明する。
図2aに示すように、本発明の実施例の電気的接続構造1の製造方法は、まず、ステップ(S1)では、第1銅層11と第2銅層12を提供する。該第1銅層11と該第2銅層12は、例えば、Si貫通電極技術における異なるウエハー上の銅パッド（Copper pads）であり、銅パッドと銅パッドの間の電気的接合により、3D ICの集積回路の構築を完成することができる。
図2bに示すように、本発明の実施例の電気的接続構造1の製造方法において、ステップ(S2)では、該第1銅層11に第1ニッケル層21を形成し、ステップ(S3)では、該第2銅層12に第2ニッケル層22を形成する。好ましくは、該ステップ(S2)の前ステップで、該第1銅層11に対して表面処理を行うステップ(S1a)を含む。同じく、該ステップ(S3)の前ステップで、該第2銅層12に対して表面処理を行うステップ(S1b)を含む。該ステップ(S1a)またはステップ(S1b)の表面処理は、研磨または酸性溶液を用いて溶剤と共に該第1銅層11または該第2銅層12を洗浄することである。該酸性溶液は、例えば、塩酸、硝酸または酢酸であってもよいが、これに限定されない。該溶剤は、例えば、アセトン、メタノールまたはエタノールであってもよいが、これに限定されない。さらに、該ステップ(S2)は電気めっきまたは蒸着法を用いて該第1ニッケル層21を形成する。該ステップ(S3)は電気めっきまたは蒸着法を用いて該第2ニッケル層22を形成する。好ましくは、該第1ニッケル層21と該第2ニッケル層22は同じ方法、即ち、電気めっきまたは蒸着法を用いて同時に形成されて、製造プロセスを簡素化することができる。例えば、該第1ニッケル層21と該第2ニッケル層22は電気めっき法を利用して形成されるとき、電気めっき溶液は標準のワットニッケル溶液（Watts' Nickel Solution）であり、該ワットニッケル溶液は300g/Lの硫酸ニッケル六水和物（NiSO4・6H2O）、45g/Lの塩化ニッケル六水和物（NiCl2・6H2O）、40g/Lのホウ酸（H3BO3）を含み、pH値が3.8、温度が50℃、電流密度が2アンペア/平方デシメートル（A/dm2）の条件で、純粋な銅を陰極にして電気めっきを行う。
図2cに示すように、本発明の実施例の電気的接続構造1の製造方法は、ステップ(S4)では、該第1ニッケル層21にガリウム層31を形成する。本ステップで、該ガリウム層31は電気めっきまたは蒸着法を利用して該第1ニッケル層21に形成される。例えば、電気めっき法によりガリウム層31を形成し、例えば、白金電極を用いて補助電極にし、Hg|Hg2Cl2（Saturated Calomel Electrode，SCE）を用いて参照電極にし、電解質はガリウムイオン濃度が0.25Mで、かつ ｐH値が10より大きい0.5Mクエン酸ナトリウムを含み、電流密度10ミリアンペア/平方デシメートル（mA/cm2）で電圧を制御して、室温でガリウム層の電気めっきを行っている。
図2dに示すように、本発明の実施例の電気的接続構造1の製造方法は、ステップ(S5)では、該第2ニッケル層22と該ガリウム層31を接触させて、熱圧着接合を行っている。本ステップでは、熱圧着接合の温度が300-400℃であり、例えば、300℃であってもよいが、これに限定されない。圧力は4〜8バール（bar）である。接合が完成すれば、前記電気的接続構造1を形成することができる。
さらに、本発明の実施例の電気的接続構造1の製造方法において、該第1ニッケル層21、該第2ニッケル層22、該ガリウム層31の厚さ比は0.5〜20：0.5〜20：0.01〜5である。好ましくは、該第1ニッケル層21の厚さは0.5〜20ミクロン（μm）であり、例えば、0.5、5、10または15ミクロンであってもよいが、これに限定されない。好ましくは、該第2ニッケル層22の厚さは0.5〜20ミクロンであり、例えば、0.5、5、10または15ミクロンであってもよいが、これに限定されない。好ましくは、該ガリウム層31の厚さは0.01〜5ミクロン（μm）であり、例えば、0.5、1.5、3または4.5ミクロンであってもよいが、これに限定されない。
本発明の電気的接続構造と製造方法を更に明確にするため、下記に記載された実際の製造プロセスを参照されたい。
まず、純粋な銅（Cu）基材を準備して、炭化シリコン（SiC）のサンドペーパーを用いて研磨し、更に1μmの酸化アルミニウム粉を用いて研磨する。続いて、Cu基材に対して電気めっき方式により純粋ニッケル（Ni）をコーティングし、電気めっき浴は硫酸ニッケルの酸性溶液である。それから、ニッケルがめっきされた2つの銅基材の間に微量の純粋なガリウム金属（Ga）を入れ、その後、サンドイッチ構造を真空管状の炉内に入れて熱圧着接合を行い、その時間は少なくとも30分である。
厚さが10μmのニッケル層を塗布するとき、300℃で接合した後、図3に示す構造が生成する。図3に示すように、2つの銅基材間は延性ニッケルリッチの面心立方（Ni-Face Centered Cubic、Ni-F.C.C.）固溶相のみを生成し、この結果により、ガリウムとニッケルがニッケルリッチの面心立方相内に溶解されたと推測できる。
さらに、前記構造はビッカース硬度計によりその機械的性質を分析し、その分析した結果を図4に示す。図に示すように、同じく10gfの荷重により中央のNi-FCCに生成する切り込みは銅基材上の切り込みより小さい。さらに、構造における異なる位置で測定された硬度の平均値はそれぞれNi-FCC：2749.62MPa；Cu：715.62Mpaである。さらに、純粋なニッケル基材は同じ機器で硬度分析を行い、測定された硬度値は2121.26Mpaである。該硬度測定の結果により、本発明の実施例の電気的接続構造は優れた機械的性質を有することがわかる。一般的には、従来のはんだ接点は接続面のIMC厚さの増加に伴って、引張強度（tensile strength）と剥離強度（peel strength）は下降傾向を示している。本発明の実施例では、IMCが形成せず、FCCウエハー構造の固溶相のみが接点で形成するため、その機械的性能がいかなるIMCを含有する接合構造より優れると予測することができ、信頼性が優れている。以上の実験結果と分析により、本発明の提供する電気的接続構造と製造方法は銅−銅の接合中に金属間化合物が形成されて、高い延性を有するCu−Cuの接続ポイントを得ることができ、信頼性が高く、かつ幅広く応用されることができる。
従来技術に比べて、本発明の提供する電気的接続構造と製造方法により、高延性を有する固容相の複合金属層を形成することができ、金属化合物が存在しないため、従来の銅−銅の接合の信頼性に対する問題を解決することができる。さらに、穏やかな製造温度と圧力は、銅−銅の接合に適用されることは、製造コストと材料の相溶性に関係し、量産と経済効果では、充分な発展潜在能力を有する。
本発明は好ましい実施例を用いて説明したが、これらの実施例は本発明を制限するものではない。本技術を熟知する者は、本発明の精神と範囲を逸脱しない範囲内で、いろんな変更と修正を行うことができるため、本発明の保護範囲は特許請求の範囲内に記載されているものを基準にするべきである。
1 電気的接続構造
11 第1銅層
12 第2銅層
21 第1ニッケル層
22 第2ニッケル層
31 ガリウム層
41 複合金属層

Claims (12)

  1. 電気的接続構造であって、
    第1銅層と、
    第2銅層と、
    前記第1銅層と前記第2銅層の間に配置される複合金属層と、を含み、
    前記複合金属層は0.01重量%≦ガリウム≦20重量%であり、0.01重量%≦銅≦50重量%であり、30重量%≦ニッケル≦99.98重量%である、電気的接続構造。
  2. 前記複合金属層は面心立方結晶構造を有する、請求項１に記載の電気的接続構造。
  3. 前記複合金属層は0.01〜10重量%のガリウム、0.01〜10重量%の銅と80〜99.98重量%のニッケルを含む、請求項１に記載の電気的接続構造。
  4. 電気的接続構造の製造方法であって、
    第1銅層と第2銅層を提供するステップ(1)と
    第1ニッケル層に前記第1銅層を形成するステップ(2)と、
    第2ニッケル層に第2銅層を形成するステップ(3)と、
    前記第1ニッケル層にガリウム層を形成するステップ(4)と、
    前記第2ニッケル層と前記ガリウム層を接触させて、熱圧着接合を行うことにより、電気的接続構造を形成するステップ(5)、を含む、電気的接続構造の製造方法。
  5. ステップ(2)の前のステップで、前記第1銅層に対して表面処理を行うステップ(1a)を含む、請求項４に記載の電気的接続構造の製造方法。
  6. ステップ(3)の前のステップで、前記第2銅層に対して表面処理を行うステップ(1b)を含む、請求項４に記載の電気的接続構造の製造方法。
  7. 前記表面処理は、前記第1銅層または前記第2銅層を研磨、または酸性溶液と溶剤を用いて前記第1銅層または前記第2銅層を洗浄することである、請求項５または請求項６に記載の電気的接続構造の製造方法。
  8. ステップ(2)は、電気めっきまたは蒸着法を用いて前記第1ニッケル層を形成することである、請求項４に記載の電気的接続構造の製造方法。
  9. ステップ(3)は、電気めっきまたは蒸着法を用いて前記第2ニッケル層を形成することである、請求項４に記載の電気的接続構造の製造方法。
  10. ステップ(4)は、電気めっきまたは蒸着法を用いて前記ガリウム層を形成することである、請求項４に記載の電気的接続構造の製造方法。
  11. ステップ(5)の熱圧着接合における温度は300-400℃であり、圧力は4-8バールである、請求項４に記載の電気的接続構造の製造方法。
  12. 前記第1ニッケル層、前記第2ニッケル層と前記ガリウム層の厚さの比は0.5〜20：0.5〜20：0.01〜5である、請求項４に記載の電気的接続構造の製造方法。
JP2015215577A 2014-11-03 2015-11-02 電気的接続構造と製造方法 Active JP6290156B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103138070 2014-11-03
TW103138070A TWI667758B (zh) 2014-11-03 2014-11-03 電性連接結構及其製備方法

Publications (2)

Publication Number Publication Date
JP2016096334A true JP2016096334A (ja) 2016-05-26
JP6290156B2 JP6290156B2 (ja) 2018-03-07

Family

ID=55851657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215577A Active JP6290156B2 (ja) 2014-11-03 2015-11-02 電気的接続構造と製造方法

Country Status (4)

Country Link
US (1) US10213986B2 (ja)
JP (1) JP6290156B2 (ja)
CN (1) CN105575929B (ja)
TW (1) TWI667758B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032702B2 (en) * 2016-12-09 2018-07-24 Dyi-chung Hu Package structure and manufacturing method thereof
CN112867239A (zh) * 2021-01-12 2021-05-28 深圳市鑫诺诚科技有限公司 一种超厚、低电阻铜箔材料
CN113471163B (zh) * 2021-07-23 2023-06-20 重庆平创半导体研究院有限责任公司 一种晶圆互连结构及工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220840A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体素子の接続構造
JP2001501256A (ja) * 1996-10-01 2001-01-30 シーメンス アクチエンゲゼルシヤフト ニッケル基合金及びその製品
JP2011166066A (ja) * 2010-02-15 2011-08-25 Napura:Kk 電子デバイスの製造方法
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785137A (en) * 1984-04-30 1988-11-15 Allied Corporation Novel nickel/indium/other metal alloy for use in the manufacture of electrical contact areas of electrical devices
US5519192A (en) * 1995-01-17 1996-05-21 Cardell Corporation Method and apparatus for inductively soldering electrical connector elements
US5964966A (en) * 1997-09-19 1999-10-12 Lockheed Martin Energy Research Corporation Method of forming biaxially textured alloy substrates and devices thereon
JP2002134806A (ja) * 2000-10-19 2002-05-10 Canon Inc 圧電膜型アクチュエータおよび液体噴射ヘッドとその製造方法
US8981211B2 (en) * 2008-03-18 2015-03-17 Zetta Research and Development LLC—AQT Series Interlayer design for epitaxial growth of semiconductor layers
EP2285926A1 (de) 2008-12-05 2011-02-23 Tesa Se Verstreckte thermoplaste zur verklebung von metallteilen auf kunststoffen, gläsern und metallen und verfahren zu ihrer herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220840A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体素子の接続構造
JP2001501256A (ja) * 1996-10-01 2001-01-30 シーメンス アクチエンゲゼルシヤフト ニッケル基合金及びその製品
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
JP2011166066A (ja) * 2010-02-15 2011-08-25 Napura:Kk 電子デバイスの製造方法

Also Published As

Publication number Publication date
CN105575929A (zh) 2016-05-11
CN105575929B (zh) 2018-06-08
JP6290156B2 (ja) 2018-03-07
TWI667758B (zh) 2019-08-01
TW201618260A (zh) 2016-05-16
US10213986B2 (en) 2019-02-26
US20160121582A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
CN106663663B (zh) 接合体及其制造方法、自带散热器的功率模块用基板及其制造方法、散热器及其制造方法
JP6290156B2 (ja) 電気的接続構造と製造方法
JP2014199852A (ja) 接合方法及び半導体モジュールの製造方法
KR102118271B1 (ko) 세라믹스/알루미늄 접합체, 절연 회로 기판, 파워 모듈, led 모듈, 열전 모듈
EP3196930B1 (en) Bonded body, power module substrate with heat sink, use of the bonded body as a heat sink, method for manufacturing bonded body
TW201816952A (zh) 功率模組用基板
Wang et al. Novel transient liquid phase bonding method using In-coated Cu sheet for high-temperature die attach
JP2019153415A (ja) 異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法
CN102324409B (zh) 具有散热结构的半导体封装及其制造方法
JP2013166998A (ja) 無電解Ｎｉめっき被膜を有する構造物、半導体ウェハ及びその製造方法
TW201349368A (zh) 半導體裝置及其製造方法
Tian et al. Copper pulse-reverse current electrodeposition to fill blind vias for 3-D TSV integration
Osborn et al. Electroless copper deposition with PEG suppression for all-copper flip-chip connections
JP6787662B2 (ja) シールリング、電子部品収納用パッケージ、電子デバイスおよびこれらの製造方法
Shahane et al. Modeling, design and demonstration of low-temperature, low-pressure and high-throughput thermocompression bonding of copper interconnections without solders
CN102244062A (zh) 半导体封装结构以及半导体封装工艺
Lin et al. Microvia Filling with Nickel-Tungsten Alloy to Decrease the Coefficient of Thermal Expansion of Electronic Circuit Interconnections
US20140061921A1 (en) Gold bonding in semiconductor devices using porous gold
TWM481486U (zh) 倒裝封裝裝置
US10461050B2 (en) Bonding pad structure of a semiconductor device
TW201230265A (en) Package structure, packaging substrate and chip
Lu et al. Through-silicon via submount for flip-chip LEDs
KR102535483B1 (ko) 금속 전해도금막을 이용한 구리 대 구리 직접 접합 방법, 이를 이용한 웨이퍼 레벨 패키징 방법 및 이를 이용하여 제조된 반도체 소자
Zenin et al. Coatings of contact areas of crystals and the traverse of packages for microwelding of internal outputs of 3D wares
CN219642826U (zh) 一种高温厚膜hic电源用多层金属过渡片

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171005

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180207

R150 Certificate of patent or registration of utility model

Ref document number: 6290156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250