JPH01220840A - 半導体素子の接続構造 - Google Patents
半導体素子の接続構造Info
- Publication number
- JPH01220840A JPH01220840A JP63046552A JP4655288A JPH01220840A JP H01220840 A JPH01220840 A JP H01220840A JP 63046552 A JP63046552 A JP 63046552A JP 4655288 A JP4655288 A JP 4655288A JP H01220840 A JPH01220840 A JP H01220840A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- connection layer
- wiring
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 238000005275 alloying Methods 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000009257 reactivity Effects 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 12
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052733 gallium Inorganic materials 0.000 abstract description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052721 tungsten Inorganic materials 0.000 abstract description 8
- 239000010937 tungsten Substances 0.000 abstract description 8
- 229910052759 nickel Inorganic materials 0.000 abstract description 6
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 4
- 239000010936 titanium Substances 0.000 abstract description 4
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明の半導体素子の実装構造に関し、特に基板に直接
半導体素子を実装する構造に関する。
半導体素子を実装する構造に関する。
一般に半導体素子を基板に実装する構造としては、半導
体素子の電極パッドと基板とを金属ワイヤで接続するワ
イヤボンディングが主流であり、その他にＴＡＢ方式、
フリップチップ方式、ビームリード方式による接続構造
が採用されている。
体素子の電極パッドと基板とを金属ワイヤで接続するワ
イヤボンディングが主流であり、その他にＴＡＢ方式、
フリップチップ方式、ビームリード方式による接続構造
が採用されている。
上述した従来の接続構造では、ＴＡＢテープ。
ビームリード等の特殊な中間材料を使うものは部品点数
が多いとともに製造価格が高くなるという問題がある。
が多いとともに製造価格が高くなるという問題がある。
また、ワイヤボンディング構造では半導体素子の多端子
化に対して製造価格、接続ピッチの面で限界がある。更
に、フリップチップ構造では、接続に半田を用いている
ために、接続の信頼性が不足しやすいこと、接続時に加
熱を要するという問題がある。
化に対して製造価格、接続ピッチの面で限界がある。更
に、フリップチップ構造では、接続に半田を用いている
ために、接続の信頼性が不足しやすいこと、接続時に加
熱を要するという問題がある。
本発明は上述した問題を解消した半導体素子の接続構造
を提供することを目的としている。
を提供することを目的としている。
本発明の半導体素子の接続構造は、半導体素子の配線上
に第１の接続層及び第２の接続層を積層状態に形成し、
この半導体素子を実装する実装基板の配線上に第３の接
続層及び第４の接続層を積層状態に形成し、第２の接続
層と第４の接続層とで合金化層を形成して半導体素子を
実装基板上に実装し、前記第１の接続層は、前記半導体
素子の配線及び合金化層と親和性を有するが、これらと
は合金化反応等の反応性はもたない金属で構成し、前記
第３の接続層は、前記実装基板の配線及び合金化層と親
和性はあるが、これらとは合金化反応等の反応性はもた
ない金属で構成している。
に第１の接続層及び第２の接続層を積層状態に形成し、
この半導体素子を実装する実装基板の配線上に第３の接
続層及び第４の接続層を積層状態に形成し、第２の接続
層と第４の接続層とで合金化層を形成して半導体素子を
実装基板上に実装し、前記第１の接続層は、前記半導体
素子の配線及び合金化層と親和性を有するが、これらと
は合金化反応等の反応性はもたない金属で構成し、前記
第３の接続層は、前記実装基板の配線及び合金化層と親
和性はあるが、これらとは合金化反応等の反応性はもた
ない金属で構成している。
上述した構成では、第２及び第４の接続層からなる合金
化層により半導体素子を実装基板に高信頬性で実装する
とともに、第１の接続層及び第３の接続層が夫々半導体
素子及び実装基板の各配線と合金化層との干渉を防止す
る。
化層により半導体素子を実装基板に高信頬性で実装する
とともに、第１の接続層及び第３の接続層が夫々半導体
素子及び実装基板の各配線と合金化層との干渉を防止す
る。
〔実施例］
次に、本発明を図面を参照して説明する。
第１図及び第２図は本発明の一実施例の接続前と接続後
の各縦断面図である。第１図において、■は半導体素子
、２はこめ半導体素子１を実装するための実装基板であ
る。前記半導体素子１は図外の素子に接続される配線層
１１がアルミニウム ５で構成されており、保護膜１２
に開設した窓を通してこのアルミニウム配線層１１に接
続される第１の接続層１３をチタンとタングステンの積
層構造により形成している。そして、この第１の接続層
１３を覆うようにニッケルにより第２の接続層１４を形
成している。
の各縦断面図である。第１図において、■は半導体素子
、２はこめ半導体素子１を実装するための実装基板であ
る。前記半導体素子１は図外の素子に接続される配線層
１１がアルミニウム ５で構成されており、保護膜１２
に開設した窓を通してこのアルミニウム配線層１１に接
続される第１の接続層１３をチタンとタングステンの積
層構造により形成している。そして、この第１の接続層
１３を覆うようにニッケルにより第２の接続層１４を形
成している。
この構造の製造方法としては、例えばフォトレジストを
用いて第１の接続層１３以外の領域をマスクし、チタン
、タングステンを順次スパックリングした後、リフトオ
フ法でアルミニウム配線層１１部位のみにチタン、タン
グステン積層膜を残した後、ニッケルメッキを行えばよ
い。
用いて第１の接続層１３以外の領域をマスクし、チタン
、タングステンを順次スパックリングした後、リフトオ
フ法でアルミニウム配線層１１部位のみにチタン、タン
グステン積層膜を残した後、ニッケルメッキを行えばよ
い。
一方、前記実装基板２には銅で形成した配線層２１が形
成され、この上に第３の接続層２２をタングステンで形
成し、更に、この上に第４の接続層２３をガリウムで形
成している。
成され、この上に第３の接続層２２をタングステンで形
成し、更に、この上に第４の接続層２３をガリウムで形
成している。
この構造の製造方法としては、例えば実装基板２に銅配
線２１を形成後、上述と同様にフォトレジストを利用し
たリフトオフ法で選択的にタングステン膜を形成し、再
度フォトレジストで必要部以外をおおった後、ガリウム
を４０°Ｃ程度に加熱した液体ガリウム槽に浸漬してガ
リウム膜を形成する。この時ガリウムの濡れを良くする
ために、槽中で超音波を加えたり、タングステン表面に
極く薄いニッケル層を付加しておいたりすることも有効
である。その後、フォトレジストを除去すればよい。な
お、フォトレジストの代わりにプリント基板の表面保護
コーテイング材を使えば、除去は不要である。
線２１を形成後、上述と同様にフォトレジストを利用し
たリフトオフ法で選択的にタングステン膜を形成し、再
度フォトレジストで必要部以外をおおった後、ガリウム
を４０°Ｃ程度に加熱した液体ガリウム槽に浸漬してガ
リウム膜を形成する。この時ガリウムの濡れを良くする
ために、槽中で超音波を加えたり、タングステン表面に
極く薄いニッケル層を付加しておいたりすることも有効
である。その後、フォトレジストを除去すればよい。な
お、フォトレジストの代わりにプリント基板の表面保護
コーテイング材を使えば、除去は不要である。
なお、前記第２の接続層１４及び第４の接続層２３は合
金を形成する金属の組合せで構成する。
金を形成する金属の組合せで構成する。
また、第１の接続層１３は、半導体素子１の配線１１と
第２及び第４の接続層の合金と親和性を有するが、これ
らとは合金反応を起こさない金属が選択される。また、
第３の接続層２２は、同様に実装基板２の配線２１と第
２及び第４の接続層の合金と親和性を有するがこれらと
は合金反応を起こさない金属が選択される。
第２及び第４の接続層の合金と親和性を有するが、これ
らとは合金反応を起こさない金属が選択される。また、
第３の接続層２２は、同様に実装基板２の配線２１と第
２及び第４の接続層の合金と親和性を有するがこれらと
は合金反応を起こさない金属が選択される。
このように構成された半導体素子１及び実装基板２は、
第２図に示すように、夫々表面に形成された第２の接続
層１４と第４の接続層２３とを接触させて約７０°Ｃに
加熱し、第２及び第４の接続層の合金化層３を形成する
。この合金形成に際しては、加熱時間により接着状態か
ら完全合金化状態まで変化するが、完全合金化まで加熱
しな（ても常温で合金化が進行し、最終的には均一層と
なる。
第２図に示すように、夫々表面に形成された第２の接続
層１４と第４の接続層２３とを接触させて約７０°Ｃに
加熱し、第２及び第４の接続層の合金化層３を形成する
。この合金形成に際しては、加熱時間により接着状態か
ら完全合金化状態まで変化するが、完全合金化まで加熱
しな（ても常温で合金化が進行し、最終的には均一層と
なる。
この均一合金化層３の融点は、ガリウム量とニッケル量
の比率を変化することにより、常温より十分高く設定で
き、接続の信頼性が向上できる。
の比率を変化することにより、常温より十分高く設定で
き、接続の信頼性が向上できる。
なお、半導体素子１及び実装基板２の夫々の配線１１．
２１は夫々第１の接続層１３及び第３の接続層２２によ
って合金化層３との化学的な干渉が防止される。
２１は夫々第１の接続層１３及び第３の接続層２２によ
って合金化層３との化学的な干渉が防止される。
ここで、本発明は半導体素子及び実装基板に夫々形成し
た第２及び第４の接続層を交換し、半導体素子に形成す
る第２の接続層をガリウムで、実装基板に形成する第４
の接続層をニッケルで夫々構成してもよい。
た第２及び第４の接続層を交換し、半導体素子に形成す
る第２の接続層をガリウムで、実装基板に形成する第４
の接続層をニッケルで夫々構成してもよい。
以上説明したように本発明は、第２及び第４の接続層か
らなる合金化層により半導体素子を実装基板に好適に接
続するとともに、第１の接続層及び第３の接続層が夫々
半導体素子及び実装基板の各配線と合金化層との干渉を
防止し、接続が容易でかつ信頼性の高い接続構造を得る
ことができる効果がある。
らなる合金化層により半導体素子を実装基板に好適に接
続するとともに、第１の接続層及び第３の接続層が夫々
半導体素子及び実装基板の各配線と合金化層との干渉を
防止し、接続が容易でかつ信頼性の高い接続構造を得る
ことができる効果がある。
第１図及び第２図は本発明構造を製造工程順に示す縦断
面図であり、第１図は接続前の状態を示す図、第２図は
接続後の状態を示す図である。 １・・・半導体素子、２・・・実装基板、３・・・合金
化層、１１・・・配線、１２・・・保護膜、１３・・・
第１の接続層、１４・・・第２の接続層、２１・・・配
線、２２・・・第３の第１図 第２図
面図であり、第１図は接続前の状態を示す図、第２図は
接続後の状態を示す図である。 １・・・半導体素子、２・・・実装基板、３・・・合金
化層、１１・・・配線、１２・・・保護膜、１３・・・
第１の接続層、１４・・・第２の接続層、２１・・・配
線、２２・・・第３の第１図 第２図
Claims (1)
- １、半導体素子の配線上に第１の接続層及び第２の接続
層を積層状態に形成し、この半導体素子を実装する実装
基板の配線上に第３の接続層及び第４の接続層を積層状
態に形成し、前記第２の接続層と第４の接続層とで合金
化層を形成して半導体素子を実装基板上に実装してなり
、前記第１の接続層は、前記半導体素子の配線及び合金
化層と親和性を有するが、これらとは合金化反応等の反
応性はもたない金属で構成し、前記第３の接続層は、前
記実装基板の配線及び合金化層と親和性はあるが、これ
らとは合金化反応等の反応性はもたない金属で構成した
ことを特徴とする半導体素子の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046552A JPH01220840A (ja) | 1988-02-29 | 1988-02-29 | 半導体素子の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63046552A JPH01220840A (ja) | 1988-02-29 | 1988-02-29 | 半導体素子の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220840A true JPH01220840A (ja) | 1989-09-04 |
Family
ID=12750483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63046552A Pending JPH01220840A (ja) | 1988-02-29 | 1988-02-29 | 半導体素子の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575929A (zh) * | 2014-11-03 | 2016-05-11 | 成功大学 | 电性连接结构及其制备方法 |
-
1988
- 1988-02-29 JP JP63046552A patent/JPH01220840A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105575929A (zh) * | 2014-11-03 | 2016-05-11 | 成功大学 | 电性连接结构及其制备方法 |
| JP2016096334A (ja) * | 2014-11-03 | 2016-05-26 | 国立成功大学 | 電気的接続構造と製造方法 |
| US10213986B2 (en) | 2014-11-03 | 2019-02-26 | National Cheng Kung University | Electric connection and method of manufacturing the same |
| TWI667758B (zh) * | 2014-11-03 | 2019-08-01 | 國立成功大學 | 電性連接結構及其製備方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
| EP0382080B1 (en) | Bump structure for reflow bonding of IC devices | |
| US5208186A (en) | Process for reflow bonding of bumps in IC devices | |
| JP3062086B2 (ja) | Ｉｃパッケージ | |
| US4967313A (en) | Electronic circuit and method of production thereof | |
| TW461067B (en) | Nickel alloy films for reduced intermetallic formation in solder | |
| US5842626A (en) | Method for coupling surface mounted capacitors to semiconductor packages | |
| WO2000052755A1 (en) | Wiring board and its production method, semiconductor device and its production method, and electronic apparatus | |
| JPS5940560A (ja) | 多層回路装置 | |
| JPH0249021B2 (ja) | ||
| US3622385A (en) | Method of providing flip-chip devices with solderable connections | |
| JPH02117772A (ja) | 金属表面の結合方法 | |
| JPH081770B2 (ja) | 電気接点構造 | |
| JPH01220840A (ja) | 半導体素子の接続構造 | |
| JPS63204620A (ja) | ハイブリッド厚膜回路におけるボンデイングワイヤとコンタクト領域との間の接続形成方法 | |
| JPS5850421B2 (ja) | 薄膜回路 | |
| JPH02276249A (ja) | 半導体回路バンプの製造方法 | |
| JPH028459B2 (ja) | ||
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| JPH0793329B2 (ja) | 半導体ペレツトの固定方法 | |
| JPH02232947A (ja) | 半導体集積回路装置およびその実装方法 | |
| JPS6342852B2 (ja) | ||
| JP3468876B2 (ja) | プリント配線板およびその製造方法 | |
| KR950008697B1 (ko) | Tab 테이프 |