JP2015179730A - 配線基板及びその製造方法と半導体装置 - Google Patents

配線基板及びその製造方法と半導体装置 Download PDF

Info

Publication number
JP2015179730A
JP2015179730A JP2014056218A JP2014056218A JP2015179730A JP 2015179730 A JP2015179730 A JP 2015179730A JP 2014056218 A JP2014056218 A JP 2014056218A JP 2014056218 A JP2014056218 A JP 2014056218A JP 2015179730 A JP2015179730 A JP 2015179730A
Authority
JP
Japan
Prior art keywords
layer
seed layer
hole
solder
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014056218A
Other languages
English (en)
Other versions
JP2015179730A5 (ja
JP6332668B2 (ja
Inventor
浩志 種子田
Hiroshi Taneda
浩志 種子田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014056218A priority Critical patent/JP6332668B2/ja
Publication of JP2015179730A publication Critical patent/JP2015179730A/ja
Publication of JP2015179730A5 publication Critical patent/JP2015179730A5/ja
Application granted granted Critical
Publication of JP6332668B2 publication Critical patent/JP6332668B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】はんだバンプの十分な接続強度が得られる新規な構造の配線基板を提供する。
【解決手段】パッドPを備えた配線部材5と、配線部材5の上に、パッドPの一部を覆うように配置された保護絶縁層20と、パッドP上であって保護絶縁層20に形成された開口端側に段差部Sを有するホール22と、パッドPの上からホール22の側面及び段差部Sに形成されたシード層50と、シード層50の上に設けられ、電解めっき層70から形成されたはんだバンプSBとを含む。
【選択図】図13

Description

本発明は、配線基板及びその製造方法と半導体装置に関する。
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板では、ソルダレジスト層のホール内に配置されたパッドの上に外部接続用のはんだバンプが設けられている。
特開平10−326965号公報
後述する予備的事項の欄で説明するように、はんだバンプを形成する方法では、電解めっきでホール内にはんだ層を埋め込んで形成した後に、はんだ層をマスクにしてシード層をウェットエッチングする工程がある。
このとき、はんだ層の周縁部の下にシード層のアンダーカットが生じるため、はんだ層をリフローさせてはんだバンプを形成する際に、はんだバンプの下にボイドが発生して接続強度が弱くなる問題がある。
また、隣り合うはんだバンプの間の領域にはんだが流出して、はんだバンプ同士が短絡する問題がある。
はんだバンプの十分な接続強度が得られる新規な構造の配線基板及びその製造方法と半導体装置を提供することを目的とする。
以下の開示の一観点によれば、パッドを備えた配線部材と、前記配線部材の上に、前記パッドの一部を覆うように配置された保護絶縁層と、前記パッド上であって前記保護絶縁層に形成された開口端側に段差部を有するホールと、前記パッドの上から前記ホールの側面及び前記段差部に形成されたシード層と、前記シード層の上に設けられ、電解めっき層から形成されたはんだバンプとを有する配線基板が提供される。
また、その開示の他の観点によれば、パッドを備えた配線部材を用意する工程と、開口端側に段差部を有するホールが前記パッドの上に配置された保護絶縁層を、前記配線部材の上に形成する工程と、前記ホールの内面及び前記保護絶縁層の上にシード層を形成する工程と、前記ホールの段差部上の前記シード層の側面が露出するようにして、前記ホールの上に開口部が配置されためっきレジスト層を前記シード層の上に形成する工程と、前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジスト層の開口部にはんだ層を形成する工程と、前記めっきレジスト層を除去する工程と、前記はんだ層をマスクにして前記シード層をウェットエッチングにより除去する工程とを有する配線基板の製造方法が提供される。
以下の開示によれば、保護絶縁層のホールの開口端側が段差部となっているため、はんだ層をマスクにしてシード層をウェットエッチングする際に、はんだ層の周縁部の下にシード層のアンダーカットが発生しにくい構造となっている。
このため、はんだ層をリフローさせてはんだバンプを形成する際に、はんだバンプの下にボイドが発生することが防止され、はんだバンプの十分な接続強度を得ることができる。
また、はんだ層をマスクにしてシード層をウェットエッチングすると、はんだ層と段差部の外側側面との間に環状の凹部が形成される。
これにより、はんだ層をリフローさせてはんだバンプを形成する際に、はんだの流出が凹部で阻止されるため、はんだバンプ同士の短絡を防止することができる。
図1(a)〜(c)は予備的事項に係るはんだバンプの形成方法を示す断面図(その1)である。 図2(a)及び(b)は予備的事項に係るはんだバンプの形成方法を示す断面図(その2)である。 図3(a)及び(b)は予備的事項に係るはんだバンプの形成方法を示す断面図(その3)である。 図4(a)及び(b)は予備的事項に係るはんだバンプの形成方法を示す断面図(その4)である。 図5は予備的事項に係るはんだバンプの形成方法を示す断面図(その5)である。 図6(a)及び(b)は実施形態の配線基板の製造方法を示す断面図(その1)である。 図7(a)及び(b)は実施形態の配線基板の製造方法を示す断面図及び平面図(その2)である。 図8(a)及び(b)は実施形態の配線基板の製造方法を示す断面図及び平面図(その3)である。 図9(a)及び(b)は実施形態の配線基板の製造方法を示す断面図(その4)である。 図10(a)及び(b)は実施形態の配線基板の製造方法を示す断面図(その5)である。 図11(a)及び(b)は実施形態の配線基板の製造方法を示す断面図(その6)である。 図12(a)及び(b)は実施形態の配線基板の製造方法を示す断面図(その7)である。 図13は実施形態の配線基板を示す断面図(その1)である。 図14は実施形態の配線基板を示す断面図(その2)である。 図15は図14の配線基板に半導体素子がフリップチップ接続された半導体装を示す断面図である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。図1〜図5は予備的事項に係るはんだバンプの形成方法を示す断面図である。
図1(a)に示すように、予備的事項に係るはんだバンプの形成方法では、まず、絶縁層120の上に銅からなるパッドPが形成された構造を含む配線部材100を用意する。パッドPは不図示のビア導体を介して内部の多層配線層に接続されている。
さらに、パッドPの上にホール200aが設けられたソルダレジスト層200を絶縁層120の上に形成する。
次いで、図1(b)に示すように、無電解めっきにより、ソルダレジスト層200のホール200a内のパッドPの上に拡散バリア用の中間金属層300を形成する。
続いて、図1(c)に示すように、無電解めっきにより、ソルダレジスト層200のホールの内面及びソルダレジスト層200の上に銅からなるシード層400を形成する。さらに、図2(a)に示すように、ソルダレジスト層200のホール200aを含む領域に開口部500aが設けられためっきレジスト層500をシード層400の上に形成する。
次いで、図2(b)に示すように、シード層400をめっき給電経路に利用する電解めっきにより、めっきレジスト層500の開口部500a内にはんだ層420を形成する。さらに、図3(a)に示すように、めっきレジスト層500を除去して、シード層400を露出させる。
続いて、図3(b)に示すように、はんだ層420をマスクにして、シード層400をウェットエッチングする。図3(b)には、シード層400がその厚みの途中までエッチングされた状態が示されている。
はんだ層420をマスクにしてシード層400をウェットエッチングすると、はんだ層420の側面下端から等方的にエッチングが進む。このため、はんだ層420の側面下端から内側にもシード層400のエッチングが進んではんだ層420の下にアンダーカットUCが生ずる。
図4(a)に示すように、シード層400のエッチングを進めてジャストエッチングの時点からさらにオーバーエッチングを行うと、シード層400のアンダーカットUCがさらに内側に食い込んだ形状となる。例えば、シード層400の厚みが2μm程度の場合は、アンダーカットUCの幅は5〜10μmになる。シード層400のアンダーカットUCの幅は、はんだ層420のパターンの粗密にも大きく依存する。
さらに、図4(b)に示すように、はんだ層420を加熱処理することにより、はんだ層420をリフローさせて表面が丸まったはんだバンプSBを形成する。このとき、はんだ層420の周縁部の下にシード層400のアンダーカットUCが生じて空洞になっているため、はんだバンプSBの周縁部の下にボイドVが発生しやすい問題がある。はんだバンプSBの周縁部の下にボイドVが発生すると、はんだバンプSBの引張り強度が弱くなり、パッドPとの電気接続の信頼性が低下する。
また、予備的事項の配線部材100は、隣り合うはんだ層420の間のソルダレジスト層200の表面が平坦であるため、はんだ層420をリフローさせる際に、はんだが外側に流出しやすい構造となっている。
図5に示すように、特に、隣り合うはんだ層420の配列ピッチが100μm以下に狭く設定され、かつはんだ層420のボリュームが大きい場合は、複数のはんだバンプSBの間の領域にはんだが流出して、はんだバンプSB同士が短絡する問題がある。
以下に説明する実施形態の配線基板及びその製造方法は、前述した不具合を解消することができる。
(実施形態)
図6〜図12は実施形態の配線基板の製造方法を示す図、図13及び図14は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板の構造について説明する。
実施形態の配線基板の製造方法では、図6(a)に示すように、まず、はんだバンプが形成される配線部材5を用意する。配線部材5は内部に多層配線層(不図示)を備えており、最上の絶縁層10の上にパッドPを備えている。パッドPはビア導体(不図示)を介して内部の多層配線層に接続されている。
パッドPは、例えば、無電解めっきでシード層として形成された銅層の上に電解めっきで形成された銅層が積層されて形成される。
配線部材5はコア基板の両面側にビルドアップ配線が形成されたリジットタイプの配線部材であってもよいし、コア基板を有さないコアレスタイプの配線部材であってもよい。コアレスタイプの配線部材を採用する場合は、パッドPの側面及び下面が最上の絶縁層10に埋め込まれ、パッドPの上面が絶縁層10から露出していてもよい。
また、パッドPは、島状に並んで配置されたパッド電極であってもよいし、引き出し配線の一端又は中間地点に配置されたパッド部であってもよい。
次いで、図6(b)に示すように、絶縁層10及びパッドPの上にポジ型の感光性樹脂層20aを形成する。感光性樹脂層20aの形成は、未硬化の樹脂フィルムを貼付してもよいし、液状樹脂を塗布してもよい。
続いて、図7(a)に示すように、フォトリソグラフィのフォトマスクとして、ハーフトーンマスク30を用意する。図7(b)は図7(a)のハーフトーンマスク30を上側からみた平面図である。
図7(a)及び(b)に示すように、ハーフトーンマスク30は、光をほぼ100%透過させる透過部30aと、光を50%程度透過させる半透過部30bと、光を遮光する遮光部30cとを備えている。透過部30a及び半透過部30bの光の透過率は、適宜調整することができる。
図7(b)の平面図に示すように、ハーフトーンマスク30の透過部30aは円形状で形成され、透過部30aを取り囲むように透過部30aの周囲に環状の半透過部30bが配置されている。環状の半透過部30bの外側領域が遮光部30cとなっている。
そして、このハーフトーンマスク30を介して、配線部材5に形成したポジ型の感光性樹脂層20aに対して露光を行う。
このとき、ハーフトーンマスク30の透過部30aに対応する部分の感光性樹脂層20aは、厚み方向の全体が露光される。また、ハーフトーンマスク30の半透過部30bに対応する部分の感光性樹脂層20aは、厚みの途中まで露光される。
その後に、図8(a)に示すように、感光性樹脂層20aに対して現像処理を行うと、感光性樹脂層20aの露光された部分が現像液に溶けて消失し、未露光の部分の感光性樹脂層20aがパターンとして残される。
これにより、パッドPの上の感光性樹脂層20aにホール22が開口される。さらに、感光性樹脂層20aを加熱処理して硬化させることにより、パッドPの上にホール22が形成された保護絶縁層20を得る。保護絶縁層20はソルダレジスト層として形成され、その厚みは例えば15μm〜25μmである。
図8(a)に示すように、保護絶縁層20のホール22は、開口端側に段差部Sを備えて形成される。図8(b)の平面図に示すように、段差部Sは、ホール22の下部のホール部分の上側周囲に環状に形成されている。
ホール22の段差部Sは、ホール22の開口端の周囲の保護絶縁膜20が鉛直方向に掘り下げられるようにして形成される。段差部Sは保護絶縁層20の表面の高さ位置よりも低い段差面S1とその外周に接する外周側面S2とから形成される。
前述したハーフトーンマスク30の透過部30aに対応する部分がホール22の段差部Sよりも内側のホール部分となる。また、ハーフトーンマスク30の半透過部30bに対応する部分がホール22の段差部Sとなる。
例えば、ホール22の底部の直径は40μm〜50μmであり、段差部Sの段差面S1の幅Wは10μm〜20μmであり、深さDは5μm〜10μmである。
なお、段差部Sを備えたホール22の別の形成方法として、フォトリソグラフィで感光性樹脂層にストレート形状のホールを形成した後に、レーザでホールの周囲の樹脂層を除去して段差部を形成する方法を採用してもよい。
あるいは、全面に非感光性樹脂層を形成して硬化させた後に、レーザで樹脂層を加工して段差部を備えたホールを形成してもよい。
次いで、図9(a)に示すように、保護絶縁層20のホール22内のパッドPの上に、無電解めっきにより中間金属層40を形成する。中間金属層40は、例えば、下から順に、厚みが5μm程度のニッケル(Ni)層/厚みが0.1μm〜0.5μmのパラジウム(Pd)層/厚みが0.1μm〜0.5μmの金(Au)層が積層されて形成される。
中間金属層40は、パッドPとはんだバンプとの間の拡散バリア、パッドPの酸化防止及びはんだバンプとの密着性の向上を目的として形成される。なお、拡散バリアなどの機能が不要な場合は、中間金属層40を省略してもよい。
続いて、図9(b)に示すように、無電解めっきにより、保護絶縁層20のホール22内及び保護絶縁層20の上に銅などからなるシード層50を形成する。無電解めっきの代わりに、スパッタ法によってシード層50を形成してもよい。
シード層50の厚みは前述したホール22の段差部Sの深さD(図8(a))よりも薄く形成される。例えば、ホール22の段差部Sの深さDが5〜10μmの場合は、シード層50の厚みは1〜6μmである。
このようにすることにより、後述するように、はんだ層をマスクにしてシード層50をエッチングするときに、はんだ層の側面の下端がより露出しにくい構造となるため、シート層50のアンダーカットの発生を抑制することができる。
シード層50は、保護絶縁層20のホール22内では、段差部Sを有する側面に沿って形成される。このため、シード層50は、保護絶縁層20のホール22の段差部Sの上にそれに沿った段差部Sxを備えて形成される。
シード層50の段差部Sxは、保護絶縁層20上のシード層50の表面の高さ位置よりも低い段差面Syとその外周に接する外周側面Szから形成される。
次いで、図10(a)に示すように、保護絶縁層20のホール22の上に開口部60aが設けられためっきレジスト層60をシード層50の上に形成する。このとき、めっきレジスト層60の開口部60aの側面がシード層50の段差部Sxの外周側面Szの上に配置されるように位置合わせする。
またこのとき、位置合わせのマージンを確保するため、めっきレジスト層60の開口部60aの側面がシード層50の段差部Sxの外周側面Szよりも多少外側の位置に配置されるようにしてもよい。
このように、ホール22の段差部S上のシード層50の側面が露出するようにして、ホール22の上に開口部60aが配置されためっきレジスト層60をシード層50の上に形成する。
次いで、図10(b)に示すように、シード層50をめっき給電経路に利用する電解めっきにより、めっきレジスト層60の開口部60a内にはんだ層70を形成する。はんだ層70の側面はシード層50の段差部Sxの外側側面Szの位置又はそれよりも外側の位置に配置される。
はんだ層70としては、錫(Sn)・銀(Ag)系のはんだ、又は錫(Sn)・ビスマス(Bi)系のなどの錫系のはんだが使用される。あるいは、錫(Sn)のみからなるはんだを使用してもよい。
例えば、はんだ層70の直径は40μm〜50μmであり、その高さはシード層50の最上面から5μm〜20μmである。
その後に、図11(a)に示すように、めっきレジスト層60を除去して、シード層50を露出させる。
続いて、図11(b)に示すように、はんだ層70をマスクにして、シード層50をウェットエッチングする。シード層50が銅からなる場合は、ウェットエッチングのエッチャントとして、過酸化水素−硫酸系のエッチング液が使用される。
図11(b)には、シード層50が厚みの途中までエッチングされた時点の様子が示されている。
前述したように、本実施形態では、パッドPの上に配置される保護絶縁層20のホール22はその開口端側に段差部Sを備えている。そして、シード層50は、ホール22の段差部Sの上にそれに沿った段差部Sxを備えて形成される。さらに、はんだ層70の側面の下端がシード層50の段差部Sxの外周側面Szによって被覆されている。
これにより、図11(b)に示すように、シード層50を厚みの途中までエッチングした状態では、はんだ層70の側面の下端がシード層50で被覆されているため、はんだ層70の下端から内側にシード層50がサイドエッチングすることがない。
さらに、図12(a)に示すように、さらにエッチングを進めて、シード層50がジャストエッチングされて保護絶縁層20の表面が露出する状態においても、はんだ層70の下端がシード層50で被覆されている。
このように、シート層50のエッチング開始時からジャストエッチング時までは、はんだ層70の側面の下端がシード層50で被覆されているため、シード層50がサイドエッチングされることがない。
図12(b)には、シード層50に対してジャストエッチング時からさらにオーバーエッチングを行った後の状態が示されてきる。図12(b)に示すように、シード層50のオーバーエッチング時に、はんだ層70の側面の下端が露出するが、この時点でエッチングが終了するため、はんだ層70の側面の下端から内側にシード層50がアンダーカットするおそれがなくなる。
例えば、シード層50のジャストエッチングまでに要した時間に対して、30%程度のオーバーエッチングを行うことにより、図12(b)に示す状態となる。
また、保護絶縁層20のホール22の段差部S上では、シード層50が保護絶縁層20の上面より下側に下がって配置され、はんだ層70の周囲に環状の凹部Cが形成された状態となる。
前述したように、シード層50の厚みをホール22の段差部Sの深さD(図8(a))よりも薄く設定することにより、はんだ層70の側面の下端がシード層50から露出しにくくなるため、シード層50のアンダーカットをより少なく抑えることができる。
さらに、はんだ層70の側面の下端が露出した後に、続けてオーバーエッチングを行うとしても、はんだ層70の側面の下端から内側にシード層50のアンダーカットが多少発生するだけある。このように、かなりのオーバーエッチングを行うとしても、予備的事項で説明した方法よりシード層50のアンダーカット量をかなり少なく抑えることができる。
比較例として、シード層50の厚みをホール22の段差部Sの深さDと同一に設定する場合は、シード層50のジャストエッチング時にはんだ層70の側面の下端が露出することになる。このため、オーバーエッチング時の直後からシード層50のアンダーカットが生じることになり、上記した形態よりアンダーカットの発生に関して不利になる。
しかし、予備的事項で説明した方法では、シード層のエッチング開始時からアンダーカットが発生することを考慮すると、この比較例の形態においても予備的事項の方法よりもアンダーカット量を抑制できることが理解される。
また、前述した図10(a)において、めっきレジスト層60の開口部60aの側面がシード層50の段差部Sの外周側面Szよりも外側の位置に配置される場合は、エッチング開始時からはんだ層70の下端からシード層50にアンダーカットが生じることになる。
しかし、段差部Sが存在するため、シード層50のアンダーカットの進行は、はんだ層70の下端側の側面で止まるため、予備的事項の方法に比べてアンダーカットの食い込み量が少なくなり、ボイドの問題が生じにくくなる。
次いで、図13に示すように、はんだ層70を加熱処理することにより、はんだ層70をリフローさせて表面が丸まったはんだバンプSBを形成する。このとき、はんだ層70の周縁部の下側にシード層50のアンダーカットは発生していないため、はんだバンプSBの周縁部の下にボイドが発生するおそれがない。
これにより、はんだバンプSBの周縁部の全体に密着性を確保するためのシード層50が確実に配置されるので、はんだバンプSBが十分な引張り強度をもって形成され、パッドPとの電気接続の信頼性を向上させることができる。
また、シード層50のエッチングでかなりのオーバーエッチングを行うとしても、問題にならない程度の微小なアンダーカットが発生するだけなので、プロセスマージンを広げることができ、製造歩留りを向上させることができる。
また、図12(b)に示したように、はんだ層70の周囲に凹部Cが形成されているため、はんだ層70をリフローさせる際に、はんだの流出を凹部Cによってせき止めることができる。
従って、図14に示すように、隣り合うはんだ層70の配列ピッチが狭く、かつはんだ層70のボリュームが大きい場合であっても、複数のはんだバンプSBの間の領域にはんだが流出してはんだバンプSB同士が短絡することが防止される。
なお、はんだの流出の防止効果をさらに高めたい場合は、前述した図12(b)において、ホール22の段差部S上のシード層50を全てエッチングして除去してもよい。この場合、凹部Cの深さが深くなるため、はんだの流出をさらに防止することができる。この場合は、シード層50に多少のアンダーカットが発生するため、図12(b)の構造よりは、はんだバンプSBの接続強度については不利になる。
ホール22の段差部S上のシード層50を全てエッチングする場合は、例えば、シード層50のジャストエッチングまでに要した時間に対して、50%〜60%程度のオーバーエッチングを行えばよい。
以上により、実施形態の配線基板1が得られる。図13に示すように、実施形態の配線基板1は、絶縁層10とその上に形成されたパッドPとを備えた配線部材5を有する。配線部材5の絶縁層10の上には、パッドPの一部を覆うように保護絶縁層20が配置されている。パッドPの上の保護絶縁層20にホール22が形成されている。
ホール22は開口端側に環状に配置された段差部Sを備えている。段差部Sは、保護絶縁層20の表面の高さ位置よりも低い段差面S1とその外周に接する外周側面S2とから形成される。
また、保護絶縁層20のホール22内のパッドPの上には中間金属層40が形成されている。中間金属層40は、下から順に、ニッケル層/パラジウム層/金層が形成された積層膜からなる。
さらに、ホール22内の中間金属層40の上からホール22の側面及び段差部Sの段差面S1までの領域にシード層50が形成されている。あるいは、中間金属層40が省略される場合は、ホール22内のパッドPの上からホール22の側面及び段差部Sの段差面S1までの領域にシード層50が形成される。
また、ホール22を埋め込むようにシード層50の上にはんだバンプSBが形成されている。はんだバンプSBは保護絶縁層20の上面から上側に突出して形成されている。
前述したように、本実施形態の配線基板1では、保護絶縁層20のホール22の開口端側が段差部Sとなっているため、はんだ層70の周縁部の下側にシード層50のアンダーカットが発生しない構造とすることができる。
このため、はんだ層70をリフローさせてはんだバンプSBを形成する際に、はんだバンプSBの下にボイドが発生することが防止され、はんだバンプSBの十分な接続強度を得ることができる。
また、はんだ層70をマスクにしてシード層50をウェットエッチングすると、はんだ層70の周囲に環状の凹部Cが形成された状態となる。このため、はんだ層70をリフローさせてはんだバンプSBを形成する際に、はんだの流出を凹部Cでせき止めることができるので、はんだバンプSB同士の短絡を防止することができる。
図15に示すように、図14の配線基板1のはんだバンプSBに半導体素子80の電極82を配置し、リフロー加熱することにより、半導体素子80の電極82を配線基板1のはんだバンプSBにフリップチップ接続する。
半導体素子80の電極82は、電極パッドであってもよいし、電極ポストであってもよい。半導体素子80としては、例えば、CPUチップやメモリチップなどのLSIチップが使用される。
さらに、半導体素子80と配線基板1との間にアンダーフィル樹脂84を充填する。
これにより、実施形態の半導体装置2が得られる。本実施形態では、前述したように、配線基板1のはんだバンプSBの狭ピッチ化を図ることができるため、高性能な半導体素子2の実装に対応することができる。
1…配線基板、2…半導体装置、5…配線部材、10…絶縁層、20a…感光性樹脂層、20…保護絶縁層、22…ホール、30…ハーフトーンマスク、30a…透過部、30b…半透過部、30c…遮光部、40…中間金属層、50…シード層、60…めっきレジスト層、60a…開口部、70…はんだ層、C凹部、P…パッド、SB…はんだバンプ、S,Sx…段差部、S1,Sy…段差面、S2,Sz…外周側面。

Claims (10)

  1. パッドを備えた配線部材と、
    前記配線部材の上に、前記パッドの一部を覆うように配置された保護絶縁層と、
    前記パッド上であって前記保護絶縁層に形成された開口端側に段差部を有するホールと、
    前記パッドの上から前記ホールの側面及び前記段差部に形成されたシード層と、
    前記シード層の上に設けられ、電解めっき層から形成されたはんだバンプと
    を有することを特徴とする配線基板。
  2. 前記ホールの段差部上の前記シード層の上面は、前記保護絶縁層の上面の高さ位置よりも下に配置されていることを特徴とする請求項1に記載の配線基板。
  3. 前記保護絶縁層はポジ型の感光性樹脂から形成され、前記シード層は銅から形成されることを特徴とする請求項1又は2に記載の配線基板。
  4. 前記パッドと前記シード層との間に形成された中間金属層を有することを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. パッドを備えた配線部材と、
    前記配線部材の上に、前記パッドの一部を覆うように配置された保護絶縁層と、
    前記パッド上であって前記保護絶縁層に形成された開口端側に段差部を有するホールと、
    前記パッドの上から前記ホールの側面及び前記段差部に形成されたシード層と、
    前記シード層の上に設けられ、電解めっき層から形成されたはんだバンプと、
    前記はんだバンプに電極が接続された半導体素子と
    を有することを特徴とする半導体装置。
  6. パッドを備えた配線部材を用意する工程と、
    開口端側に段差部を有するホールが前記パッドの上に配置された保護絶縁層を、前記配線部材の上に形成する工程と、
    前記ホールの内面及び前記保護絶縁層の上にシード層を形成する工程と、
    前記ホールの段差部上の前記シード層の側面が露出するようにして、前記ホールの上に開口部が配置されためっきレジスト層を前記シード層の上に形成する工程と、
    前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジスト層の開口部にはんだ層を形成する工程と、
    前記めっきレジスト層を除去する工程と、
    前記はんだ層をマスクにして前記シード層をウェットエッチングにより除去する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記シード層を形成する工程において、
    前記シード層の厚みは、前記ホールの段差部の深さよりも薄く設定されることを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記めっきレジスト層を形成する工程において、
    前記ホールの段差部上の前記シード層の側面の位置に、前記めっきレジスト層の開口部の側面を配置することを特徴とする請求項6又は7に記載の配線基板の製造方法。
  9. 前記ホールが前記パッドの上に配置された保護絶縁層を形成する工程は、
    前記配線部材の上に、ポジ型の感光性樹脂層を形成する工程と、
    ハーフトーンマスクを使用するフォトリソグラフィにより、前記感光性樹脂層に、前記開口端に段差部を有するホールを形成する工程とを含むことを特徴とする請求項6乃至8のいずれか一項に記載の配線基板の製造方法。
  10. 前記シード層をウェットエッチングにより除去する工程の後に、
    前記はんだ層を加熱処理によってリフローさせてはんだバンプを得る工程を有することを特徴とする請求項6乃至9のいずれか一項に記載の配線基板の製造方法。
JP2014056218A 2014-03-19 2014-03-19 配線基板及びその製造方法と半導体装置 Active JP6332668B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014056218A JP6332668B2 (ja) 2014-03-19 2014-03-19 配線基板及びその製造方法と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014056218A JP6332668B2 (ja) 2014-03-19 2014-03-19 配線基板及びその製造方法と半導体装置

Publications (3)

Publication Number Publication Date
JP2015179730A true JP2015179730A (ja) 2015-10-08
JP2015179730A5 JP2015179730A5 (ja) 2017-01-12
JP6332668B2 JP6332668B2 (ja) 2018-05-30

Family

ID=54263610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014056218A Active JP6332668B2 (ja) 2014-03-19 2014-03-19 配線基板及びその製造方法と半導体装置

Country Status (1)

Country Link
JP (1) JP6332668B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046860A (ja) * 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法
KR20190052852A (ko) * 2017-11-09 2019-05-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2020136379A (ja) * 2019-02-15 2020-08-31 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2021039979A (ja) * 2019-08-30 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法
WO2023043183A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252436A (ja) * 1988-08-17 1990-02-22 Shimadzu Corp ハンダバンプ製造方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005123649A (ja) * 2004-12-24 2005-05-12 Rohm Co Ltd 半導体装置およびその製造方法
JP2005353897A (ja) * 2004-06-11 2005-12-22 Yamaha Corp 半導体装置
JP2006030971A (ja) * 2004-06-15 2006-02-02 Techno Network Shikoku Co Ltd フォトリソグラフィー方法
JP2010165779A (ja) * 2009-01-14 2010-07-29 Sharp Corp 固体撮像装置およびその製造方法
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
JP2013222729A (ja) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd バンプ形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0252436A (ja) * 1988-08-17 1990-02-22 Shimadzu Corp ハンダバンプ製造方法
JP2004111656A (ja) * 2002-09-18 2004-04-08 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005353897A (ja) * 2004-06-11 2005-12-22 Yamaha Corp 半導体装置
JP2006030971A (ja) * 2004-06-15 2006-02-02 Techno Network Shikoku Co Ltd フォトリソグラフィー方法
JP2005123649A (ja) * 2004-12-24 2005-05-12 Rohm Co Ltd 半導体装置およびその製造方法
JP2012506628A (ja) * 2008-10-21 2012-03-15 アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 基板上にはんだ堆積物を形成する方法
JP2010165779A (ja) * 2009-01-14 2010-07-29 Sharp Corp 固体撮像装置およびその製造方法
JP2013222729A (ja) * 2012-04-12 2013-10-28 Shinko Electric Ind Co Ltd バンプ形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019046860A (ja) * 2017-08-30 2019-03-22 京セラ株式会社 印刷配線板およびその製造方法
KR20190052852A (ko) * 2017-11-09 2019-05-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR102501905B1 (ko) 2017-11-09 2023-02-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2020136379A (ja) * 2019-02-15 2020-08-31 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP7257175B2 (ja) 2019-02-15 2023-04-13 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
JP2021039979A (ja) * 2019-08-30 2021-03-11 イビデン株式会社 プリント配線板およびその製造方法
JP7411354B2 (ja) 2019-08-30 2024-01-11 イビデン株式会社 プリント配線板およびその製造方法
WO2023043183A1 (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
JP6332668B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6057681B2 (ja) 配線基板及びその製造方法
US9620446B2 (en) Wiring board, electronic component device, and method for manufacturing those
JP5675443B2 (ja) 配線基板及び配線基板の製造方法
JP4803844B2 (ja) 半導体パッケージ
JP6543559B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6332668B2 (ja) 配線基板及びその製造方法と半導体装置
JP6530298B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP6780933B2 (ja) 端子構造、端子構造の製造方法、及び配線基板
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5580374B2 (ja) 配線基板及びその製造方法
JP6228785B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2010140990A (ja) 配線基板、配線基板の製造方法、半導体装置
JP6619294B2 (ja) 配線基板及びその製造方法と電子部品装置
US9918378B1 (en) Wiring substrate
JP6510897B2 (ja) 配線基板及びその製造方法と電子部品装置
JP6182309B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10643934B2 (en) Wiring substrate and electronic component device
JP6434328B2 (ja) 配線基板及び電子部品装置とそれらの製造方法
TWI375501B (en) Circuit board and fabrication method thereof and chip package structure
JP6951219B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20100081269A1 (en) Method for manufacturing semiconductor device having electrode for external connection
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
JP5315447B2 (ja) 配線基板及びその製造方法
US20120126397A1 (en) Semiconductor substrate and method thereof
JP2010067888A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6332668

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150