JP2015179730A - 配線基板及びその製造方法と半導体装置 - Google Patents
配線基板及びその製造方法と半導体装置 Download PDFInfo
- Publication number
- JP2015179730A JP2015179730A JP2014056218A JP2014056218A JP2015179730A JP 2015179730 A JP2015179730 A JP 2015179730A JP 2014056218 A JP2014056218 A JP 2014056218A JP 2014056218 A JP2014056218 A JP 2014056218A JP 2015179730 A JP2015179730 A JP 2015179730A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- seed layer
- hole
- solder
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】パッドPを備えた配線部材5と、配線部材5の上に、パッドPの一部を覆うように配置された保護絶縁層20と、パッドP上であって保護絶縁層20に形成された開口端側に段差部Sを有するホール22と、パッドPの上からホール22の側面及び段差部Sに形成されたシード層50と、シード層50の上に設けられ、電解めっき層70から形成されたはんだバンプSBとを含む。
【選択図】図13
Description
図6〜図12は実施形態の配線基板の製造方法を示す図、図13及び図14は実施形態の配線基板を示す図である。以下、配線基板の製造方法を説明しながら、配線基板の構造について説明する。
Claims (10)
- パッドを備えた配線部材と、
前記配線部材の上に、前記パッドの一部を覆うように配置された保護絶縁層と、
前記パッド上であって前記保護絶縁層に形成された開口端側に段差部を有するホールと、
前記パッドの上から前記ホールの側面及び前記段差部に形成されたシード層と、
前記シード層の上に設けられ、電解めっき層から形成されたはんだバンプと
を有することを特徴とする配線基板。 - 前記ホールの段差部上の前記シード層の上面は、前記保護絶縁層の上面の高さ位置よりも下に配置されていることを特徴とする請求項1に記載の配線基板。
- 前記保護絶縁層はポジ型の感光性樹脂から形成され、前記シード層は銅から形成されることを特徴とする請求項1又は2に記載の配線基板。
- 前記パッドと前記シード層との間に形成された中間金属層を有することを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
- パッドを備えた配線部材と、
前記配線部材の上に、前記パッドの一部を覆うように配置された保護絶縁層と、
前記パッド上であって前記保護絶縁層に形成された開口端側に段差部を有するホールと、
前記パッドの上から前記ホールの側面及び前記段差部に形成されたシード層と、
前記シード層の上に設けられ、電解めっき層から形成されたはんだバンプと、
前記はんだバンプに電極が接続された半導体素子と
を有することを特徴とする半導体装置。 - パッドを備えた配線部材を用意する工程と、
開口端側に段差部を有するホールが前記パッドの上に配置された保護絶縁層を、前記配線部材の上に形成する工程と、
前記ホールの内面及び前記保護絶縁層の上にシード層を形成する工程と、
前記ホールの段差部上の前記シード層の側面が露出するようにして、前記ホールの上に開口部が配置されためっきレジスト層を前記シード層の上に形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジスト層の開口部にはんだ層を形成する工程と、
前記めっきレジスト層を除去する工程と、
前記はんだ層をマスクにして前記シード層をウェットエッチングにより除去する工程とを有することを特徴とする配線基板の製造方法。 - 前記シード層を形成する工程において、
前記シード層の厚みは、前記ホールの段差部の深さよりも薄く設定されることを特徴とする請求項6に記載の配線基板の製造方法。 - 前記めっきレジスト層を形成する工程において、
前記ホールの段差部上の前記シード層の側面の位置に、前記めっきレジスト層の開口部の側面を配置することを特徴とする請求項6又は7に記載の配線基板の製造方法。 - 前記ホールが前記パッドの上に配置された保護絶縁層を形成する工程は、
前記配線部材の上に、ポジ型の感光性樹脂層を形成する工程と、
ハーフトーンマスクを使用するフォトリソグラフィにより、前記感光性樹脂層に、前記開口端に段差部を有するホールを形成する工程とを含むことを特徴とする請求項6乃至8のいずれか一項に記載の配線基板の製造方法。 - 前記シード層をウェットエッチングにより除去する工程の後に、
前記はんだ層を加熱処理によってリフローさせてはんだバンプを得る工程を有することを特徴とする請求項6乃至9のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014056218A JP6332668B2 (ja) | 2014-03-19 | 2014-03-19 | 配線基板及びその製造方法と半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014056218A JP6332668B2 (ja) | 2014-03-19 | 2014-03-19 | 配線基板及びその製造方法と半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015179730A true JP2015179730A (ja) | 2015-10-08 |
JP2015179730A5 JP2015179730A5 (ja) | 2017-01-12 |
JP6332668B2 JP6332668B2 (ja) | 2018-05-30 |
Family
ID=54263610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014056218A Active JP6332668B2 (ja) | 2014-03-19 | 2014-03-19 | 配線基板及びその製造方法と半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6332668B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046860A (ja) * | 2017-08-30 | 2019-03-22 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
KR20190052852A (ko) * | 2017-11-09 | 2019-05-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2020136379A (ja) * | 2019-02-15 | 2020-08-31 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP2021039979A (ja) * | 2019-08-30 | 2021-03-11 | イビデン株式会社 | プリント配線板およびその製造方法 |
WO2023043183A1 (ko) * | 2021-09-16 | 2023-03-23 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0252436A (ja) * | 1988-08-17 | 1990-02-22 | Shimadzu Corp | ハンダバンプ製造方法 |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2005123649A (ja) * | 2004-12-24 | 2005-05-12 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2005353897A (ja) * | 2004-06-11 | 2005-12-22 | Yamaha Corp | 半導体装置 |
JP2006030971A (ja) * | 2004-06-15 | 2006-02-02 | Techno Network Shikoku Co Ltd | フォトリソグラフィー方法 |
JP2010165779A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 固体撮像装置およびその製造方法 |
JP2012506628A (ja) * | 2008-10-21 | 2012-03-15 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 基板上にはんだ堆積物を形成する方法 |
JP2013222729A (ja) * | 2012-04-12 | 2013-10-28 | Shinko Electric Ind Co Ltd | バンプ形成方法 |
-
2014
- 2014-03-19 JP JP2014056218A patent/JP6332668B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0252436A (ja) * | 1988-08-17 | 1990-02-22 | Shimadzu Corp | ハンダバンプ製造方法 |
JP2004111656A (ja) * | 2002-09-18 | 2004-04-08 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2005353897A (ja) * | 2004-06-11 | 2005-12-22 | Yamaha Corp | 半導体装置 |
JP2006030971A (ja) * | 2004-06-15 | 2006-02-02 | Techno Network Shikoku Co Ltd | フォトリソグラフィー方法 |
JP2005123649A (ja) * | 2004-12-24 | 2005-05-12 | Rohm Co Ltd | 半導体装置およびその製造方法 |
JP2012506628A (ja) * | 2008-10-21 | 2012-03-15 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 基板上にはんだ堆積物を形成する方法 |
JP2010165779A (ja) * | 2009-01-14 | 2010-07-29 | Sharp Corp | 固体撮像装置およびその製造方法 |
JP2013222729A (ja) * | 2012-04-12 | 2013-10-28 | Shinko Electric Ind Co Ltd | バンプ形成方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019046860A (ja) * | 2017-08-30 | 2019-03-22 | 京セラ株式会社 | 印刷配線板およびその製造方法 |
KR20190052852A (ko) * | 2017-11-09 | 2019-05-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR102501905B1 (ko) | 2017-11-09 | 2023-02-21 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2020136379A (ja) * | 2019-02-15 | 2020-08-31 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP7257175B2 (ja) | 2019-02-15 | 2023-04-13 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
JP2021039979A (ja) * | 2019-08-30 | 2021-03-11 | イビデン株式会社 | プリント配線板およびその製造方法 |
JP7411354B2 (ja) | 2019-08-30 | 2024-01-11 | イビデン株式会社 | プリント配線板およびその製造方法 |
WO2023043183A1 (ko) * | 2021-09-16 | 2023-03-23 | 엘지이노텍 주식회사 | 회로 기판 및 이를 포함하는 반도체 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP6332668B2 (ja) | 2018-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6057681B2 (ja) | 配線基板及びその製造方法 | |
US9620446B2 (en) | Wiring board, electronic component device, and method for manufacturing those | |
JP5675443B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP4803844B2 (ja) | 半導体パッケージ | |
JP6543559B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6332668B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP6530298B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6780933B2 (ja) | 端子構造、端子構造の製造方法、及び配線基板 | |
JP6816964B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5580374B2 (ja) | 配線基板及びその製造方法 | |
JP6228785B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2010140990A (ja) | 配線基板、配線基板の製造方法、半導体装置 | |
JP6619294B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
US9918378B1 (en) | Wiring substrate | |
JP6510897B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP6182309B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US10643934B2 (en) | Wiring substrate and electronic component device | |
JP6434328B2 (ja) | 配線基板及び電子部品装置とそれらの製造方法 | |
TWI375501B (en) | Circuit board and fabrication method thereof and chip package structure | |
JP6951219B2 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
US20100081269A1 (en) | Method for manufacturing semiconductor device having electrode for external connection | |
KR100925669B1 (ko) | 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
JP2010067888A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6332668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |