KR20190052852A

KR20190052852A - 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20190052852A
Application number: KR1020170148634A
Authority: KR
Inventors: 전기수; 김상훈; 이형기
Original assignee: 삼성전기주식회사
Priority date: 2017-11-09
Filing date: 2017-11-09
Publication date: 2019-05-17
Also published as: KR102501905B1; JP2019087722A; TW201919453A; TWI820021B; JP7434685B2

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 제1 절연층에 형성되며 제1 절연층의 일면으로 노출된 회로패턴, 제1 절연층의 일면에 적층되며 회로패턴을 노출시키는 관통된 캐비티 영역이 형성된 제2 절연층 및 제1 절연층과 제2 절연층 사이에 개재되고 캐비티 영역의 내부로 연장되며 캐비티 영역의 바닥면에서 돌출되는 절연체 패턴을 포함한다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.

휴대폰을 비롯한 IT 분야의 전자기기들이 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.

기판 내에 다양한 부품을 삽입하기 위하여 다양한 캐비티 구조를 형성하고 있다. 이에 따라 다양한 가공 기술이 요구되고 있다. 또한, 가공으로 인한 회로의 손상을 방지하는 기술도 요구되고 있다.

미국 등록특허 제7886433호

본 발명은 전자소자가 삽입되는 캐비티 구조 형성과정에서 회로에 손상을 가하지 않고 캐비티 구조를 정밀하게 가공할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 제1 절연층에 형성되며 제1 절연층의 일면으로 노출된 회로패턴, 제1 절연층의 일면에 적층되며 회로패턴을 노출시키는 관통된 캐비티 영역이 형성된 제2 절연층 및 일측이 제1 절연층과 제2 절연층 사이에 개재되고 타측이 캐비티 영역의 바닥면에서 돌출되며, 캐비티 영역의 경계를 따라 형성되는 절연체 패턴을 포함한다.

또한 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 제1 절연층의 일면에 회로패턴을 형성하는 단계, 제1 절연층 상에 캐비티 영역의 경계를 설정하고 경계를 따라 절연체 패턴을 형성하는 단계, 캐비티 영역을 덮는 보호층을 형성하는 단계, 제1 절연층의 일면에 제2 절연층을 형성하는 단계, 절연체 패턴을 따라 제2 절연층을 제거하여 캐비티 영역을 형성하는 단계 및 보호층을 제거하여 회로패턴을 노출시키는 단계를 포함한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 설명하는 도면.
도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티 영역을 확대한 도면.
도 4 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면.
도 12는 본 발명의 다른 실시예에 따른 인쇄회로기판을 설명하는 도면.

본 발명에 따른 인쇄회로기판, 전자소자 패키지 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

인쇄회로기판 및 전자소자 패키지

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 설명하는 도면이고, 도 2 및 도 3은 본 발명의 일 실시예에 따른 인쇄회로기판의 캐비티 영역을 확대한 도면이다.

도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은 제1 절연층(10), 회로패턴(15), 제2 절연층(20), 절연체 패턴(40)을 포함한다.

제1 절연층(10)은 내부 또는 외층에 형성되는 회로패턴(15)을 전기적으로 절연시킨다. 제1 절연층(10)은 수지재일 수 있다. 제1 절연층(10)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.

회로패턴(15)은 제1 절연층(10)에 형성되며, 전기적 신호가 전달될 수 있는 구리 등의 금속으로 형성된다. 회로패턴(15)은 제1 절연층(10)의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 회로패턴(15)은 제1 절연층(10)을 관통하여 제1 절연층(10)의 일면과 타면을 연결하는 비아와, 제1 절연층(10)의 일면 또는 타면에 형성되고 비아에 연결된 패드를 포함할 수 있다.

도 1 및 도 2를 참조하면, 본 실시예에서 제1 절연층(10)의 일면에는 제1 절연층(10)의 내부로 매립된 구조의 회로패턴(16)이 형성된다. 예를 들면, 매립된 회로패턴(16)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate)의 회로 구조를 가질 수 있다. 매립된 회로패턴(16)의 상면은 제1 절연층(10)의 일면과 거의 같은 면을 이루게 되므로, 제1 절연층(10)의 일면을 통하여 매립된 회로패턴(16)의 상면이 노출되는 구조가 될 수 있다. 임베디드 트레이스 구조의 미세한 회로패턴(16)은 캐비티 영역(C)에 삽입되는 전자소자의 미세한 패드에도 대응이 가능할 수 있다.

제2 절연층(20)은 제1 절연층(10)의 일면에 적층되어 회로패턴(15)을 전기적으로 절연시키며, 캐비티 영역(C)을 형성할 수 있도록 일부가 관통된 구조를 가진다. 제2 절연층(20)은 제1 절연층(10)과 유사한 재질로 프리프레그(PPG)나 빌드업 필름(build-up film)같은 형태로 형성되거나, 제1 절연층(10)과는 다른 재질 또는 다른 방법으로 형성될 수도 있다. 제2 절연층(20)에는 매립된 회로패턴(16)을 노출시키는 관통홀(22)이 형성된다. 관통홀(22)에 의해 형성된 캐비티 영역(C)에는 전자소자가 삽입되고, 삽입된 전자소자는 매립된 회로패턴(16)과 연결될 수 있다.

도 1 및 도 2를 참조하면, 제1 절연층(10)의 일면에 관통홀(22)이 형성된 제2 절연층(20)을 적층되어서, 제1 절연층(10)의 일면이 바닥이 되고 제2 절연층(20)의 관통홀(22) 벽면이 측벽이 되는 캐비티 영역(C)이 형성될 수 있다.

또한, 제2 절연층(20) 상에 제3 절연층(30)을 형성하고 제2 절연층(20) 및 제3 절연층(30)을 연속적으로 관통하는 관통홀(22, 32)을 형성하여, 캐비티 영역(C)을 깊게 형성할 수도 있다.

이 때, 제2 절연층(20) 및 제3 절연층(30)을 관통하여 회로패턴(15)과 연결된 도전성 포스트(35)를 더 포함할 수 있다. 예를 들면, 구리재질의 포스트(35)가 회로패턴(15)의 패드(17)에 결합될 수 있다. 도전성 포스트(35)를 이용하면, POP(package on the package) 구조의 패키지에서 다른 기판과 용이하게 전기적으로 연결될 수 있다.

한편, 캐비티 영역(C)은 제1 절연층(10)으로 가까워질수록 좁아지는 형상을 가질 수 있다. 레이저 또는 드릴링으로 제2 절연층(20) 또는 제3 절연층(30)에 관통홀(22, 32)을 형성할 경우, 도 2와 같이 캐비티 영역(C)의 경계(B)는 거의 직각에 가까운 구조로 형성된다. 즉, 캐비티 영역(C)의 내벽은 수직한 벽의 형태로 형성될 수 있다.

반면에, 샌드 블라스트 가공으로 제2 절연층(20) 또는 제3 절연층(30)에 관통홀(22´, 32´)을 형성할 경우에는, 도 3과 같이 캐비티 영역(C)의 경계(B)는 기울어지게 형성된다. 즉, 캐비티 영역(C)의 내벽이 아래로 갈수로 좁아지는 구조가 형성될 수 있다.

또한, 도 1을 참조하면, 제1 절연층(10)의 타면 또는 제3 절연층(30)의 일면은 인쇄회로기판의 외층이 되고, 여기에 솔더레지스트층(50, 60)이 추가로 형성될 수 있다. 솔더레지스트층(50, 60)의 오프닝을 통하여 도전성 포스트(35) 또는 회로패턴(15)의 일부가 노출되어 외부와 전기적으로 연결될 수 있다.

절연체 패턴(40)은 일측이 제1 절연층(10)과 제2 절연층(20) 사이에 개재되고, 타측이 캐비티 영역(C)의 내부로 연장되어 캐비티 영역(C)의 바닥면에서 돌출되는 구조를 가진다. 절연체 패턴(40)은 제1 절연층(10)의 일면 상에 형성되고 캐비티 영역(C) 내부로 연장되므로, 캐비티 영역(C)의 바닥면에서 돌출되는 형상을 가진다.

도 2 및 도 3을 참조하면, 절연체 패턴(40)의 일측 단부는 제1 절연층(10)과 제2 절연층(20) 사이에 있고, 타측 단부는 캐비티 영역(C)의 바닥면 위에 배치될 수 있다. 절연체 패턴(40)은 캐비티 영역(C)의 경계(B)를 따라 제1 절연층(10) 일면 상에 형성될 수 있다. 구체적으로, 캐비티 영역(C)의 경계(B, 캐비티 내벽인 관통홀(22, 32)의 벽면이 연장된 가상의 면)와 제1 절연층(10)의 일면이 만나는 위치에 절연체 패턴(40)이 배치될 수 있다. 캐비티 영역(C)의 경계(B)를 따라 형성된 절연체 패턴(40)은, 폐루프 구조를 가지고 안쪽으로 제1 절연층(10)의 일부 및 회로패턴(15)이 노출될 수 있다. 예를 들어, 캐비티 영역(C)이 육면체 형상으로 형성되면 절연체 패턴(40)이 사각 프레임 형태로 제1 절연층(10) 위에 형성되고, 사각 프레임의 내측으로 캐비티 영역(C)의 바닥이 되는 제1 절연층(10)의 일면 및 매립된 회로패턴(16)이 노출될 것이다.

한편, 도 12를 참조하면, 절연체 패턴(40´)은, 회로패턴(15)의 적어도 일부를 덮는 형태로 형성될 수도 있다. 예를 들어, 절연체 패턴(40´)의 일부가 매립된 회로패턴(16)의 상면과 접촉하는 구조를 가질 수 있다.

이 때, 절연체 패턴(40)을 제1 절연층(10)의 일면에 선택적으로 용이하게 형성할 수 있도록, 절연체 패턴(40)은 감광성 수지로 이루어질 수 있다. 예를 들어, 제1 절연층(10)의 일면에 캐비티 영역(C)의 경계(B)를 따라 감광성 수지를 선택적으로 도포하고 경화하여 절연체 패턴(40)을 용이하게 형성시킬 수 있다.

또한, 절연체 패턴(40)은 제2 절연층(20)과 다른 재질로 형성될 수 있다. 예를 들어, 절연체 패턴(40)은 관통홀(22, 32)이 형성되는 제2 절연층(20) 또는 제3 절연층(30)보다 내마모성 또는 인성(toughness)이 높은 재질로 형성될 수 있다. 이에 따라, 제2 절연층(20) 또는 제3 절연층(30)에 샌드블라스트 공정으로 관통홀(22, 32)이 형성될 때에, 절연체 패턴(40)이 가공의 스토퍼 역할을 할 수 있다. 샌드블라스트 및 스토퍼 기능에 대한 구체적 내용은 후술한다.

인쇄회로기판 제조방법

도 4 내지 도 11은 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다.

본 발명의 일 실시예에 따른 인쇄회로기판 제조방법은, 제1 절연층(10)에 회로패턴(15)을 형성하는 단계, 절연체 패턴(40)을 형성하는 단계, 보호층(45)을 형성하는 단계, 제2 절연층(20)을 형성하는 단계, 캐비티 영역(C)을 형성하는 단계 및 보호층(45)을 제거하는 단계를 포함한다.

제1 절연층(10)에 회로패턴(15)을 형성하는 단계는, 제1 절연층(10)의 일면에 회로패턴(15)을 형성한다. 회로패턴(15)은 제1 절연층(10)의 타면 또는 내부에도 형성될 수 있다. 회로패턴(15)은 매립된 회로패턴(16)을 포함하고, 매립된 회로패턴(16)은 미세한 회로가 기판에 매립되는 임베디드 트레이스 기판(embedded trace substrate)의 회로 구조를 가질 수 있다. 임베디드 트레이스 구조의 미세한 회로는 전자소자의 미세한 패드에도 대응이 가능하다.

도 4를 참조하면, 이형층을 가지는 캐리어 기판(5)의 양면에 제1 절연층(10) 및 회로패턴(15)을 형성할 수 있다. 예를 들면, 도금으로 금속층의 형성하고 선택적 에칭을 통하여 패터닝 공정을 실시할 수 있다. 또한, 캐리어 기판(5)의 이형층 상에 도전성의 금속 물질을 도포한 후에 패터닝 공정 등을 실시하여 회로패턴(15)을 형성할 수 있다. 패터닝 공정은 텐팅법(Tenting) 또는 MSAP(Modified Semi-Additive Process) 공법 또는 SAP(Semi-Additive Process) 공법 등을 이용할 수 있다.

캐리어 기판(5)에 회로패턴(15)을 형성한 후에는 캐리어 기판(5)에 제1 절연층(10)을 압착하여 적층함으로써, 제1 절연층(10)에 회로패턴(15)을 매립시킬 수 있다. 이 때, 제1 절연층(10)은 반경화 상태의 프리프레그(Prepreg)일 수 있다. 또는 절연성 수지를 캐리어 기판(5)에 도포하여 회로패턴(15)을 매립시키는 제1 절연층(10)을 형성할 수 있다. 한편, 캐리어 기판(5)에 적층된 제1 절연층(10)의 내부 또는 타면에도 회로패턴(15)을 추가로 형성할 수 있다. 이 때, 캐리어 기판(5)에 놓여진 회로패턴(15)은 제1 절연층(10)에 의하여 둘러싸인 매립된 구조를 가질 수 있다.

도 5를 참조하면, 캐리어 기판(5)에서 회로패턴(15)이 형성된 제1 절연층(10)을 분리하면, 회로패턴(15)은 제1 절연층(10)의 일면으로 노출되는 매립된 회로패턴(16)을 가질 수 있다. 캐리어 기판(5)에서 접하는 제1 절연층(10) 일면에 시드층이 형성된 경우에는, 에칭으로 시드층을 제거하여 제1 절연층(10)의 일면으로 매립된 회로패턴(16)을 노출시킬 수 있다.

절연체 패턴(40)을 형성하는 단계는, 제1 절연층(10) 상에 캐비티 영역(C)의 경계(B)를 설정하고 경계(B)를 따라 절연체 패턴(40)을 형성한다. 이 때, 절연체 패턴(40)은 제2 절연층(20)과 다른 재질로 형성될 수 있다. 예를 들어, 절연체 패턴(40)은 이후에 적층될 제2 절연층(20) 또는 제3 절연층(30)보다 내마모성 또는 인성이 높은 재질로 형성될 수 있다. 이에 따라, 제2 절연층(20) 또는 제3 절연층(30)에 샌드블라스트 공정으로 관통홀(22, 32)이 형성될 때에, 절연체 패턴(40)이 가공의 스토퍼 역할을 할 수 있다.

도 6을 참조하면, 절연체 패턴(40)은 제1 절연층(10) 일면 중 캐비티 영역(C)의 경계(B) 상에 형성될 수 있다. 구체적으로, 캐비티 영역(C)의 경계(B, 캐비티 내벽이 형성될 가상의 면)가 설정되고, 경계(B)와 제1 절연층(10)의 일면이 만나는 위치에 절연체 패턴(40)이 배치될 수 있다. 캐비티 영역(C)의 경계(B)를 따라 형성된 절연체 패턴(40)은, 폐루프 구조를 가지고 안쪽으로 제1 절연층(10)의 일부 및 회로패턴(15)이 노출될 수 있다. 예를 들어, 캐비티 영역(C)이 육면체 형상으로 형성되면 사각 프레임 형태로 절연체 패턴(40)이 제1 절연층(10) 위에 형성되고, 사각 프레임의 내측으로 캐비티 영역(C)의 바닥이 되는 제1 절연층(10)의 일면 및 회로패턴(15)이 노출될 것이다.

보호층(45)을 형성하는 단계는, 이후의 캐비티 영역(C)을 가공하는 공정에서 캐비티 영역(C)의 바닥을 보호하는 임시적인 보호층(45)을 형성한다. 예를 들어, 보호층(45)은 캐비티 영역(C)의 바닥을 덮어서 매립된 회로패턴(16)을 보호할 수 있다. 보호층(45)은 회로패턴(15)과 이종의 물질로 이루어 질 수 있다.

도 7을 참조하면, 제1 절연층(10)의 일면에 캐비티 영역(C)의 바닥을 덮는 절연물질의 보호층(45)이 부착할 수 있다. 이 때, 보호층(45)은 캐비티 영역(C)의 경계(B)에 형성된 절연체 패턴(40)과 오버랩 되어서, 캐비티 영역(C)의 바닥을 빈틈없이 덮는 것이 바람직하다. 보호층(45)은 후술할 캐비티 영역(C)의 가공공정에서 매립된 회로패턴(16)이 손상되는 것도 효과적으로 방지할 수 있다. 특히, 임베디드 트레이스 구조의 미세한 회로패턴(16)은 그 두께와 폭이 매우 작으므로, 가공의 작은 오차로도 크게 손상을 입을 수 있다. 따라서, 보호층(45)에 의해 캐비티 영역(C)의 회로패턴(15)이 커버되면, 인쇄회로기판 제조의 신뢰성과 효율성이 향상될 수 있다.

제2 절연층(20)을 형성하는 단계는, 제2 절연층(20)을 제1 절연층(10)의 일면에 형성한다. 제2 절연층(20)은 제1 절연층(10)과 유사한 재질로 프리프레그(PPG)나 빌드업 필름(build-up film)같은 형태로 형성되거나, 제1 절연층(10)과는 다른 재질 또는 다른 방법으로 형성될 수도 있다.

도 8을 참조하면, 제1 절연층(10) 일면에, 절연체 패턴(40) 및 보호층(45)을 매립하는 제2 절연층(20)이 적층될 수 있다. 그리고, 제2 절연층(20) 상에는 제3 절연층(30)이 추가로 적층될 수 있다. 이 때, 제2 절연층(20) 및 제3 절연층(30)을 관통하여 회로패턴(15)과 연결된 도전성 포스트(35)가 추가로 형성될 수 있다. 예를 들면, 구리재질의 포스트(35)가 회로패턴(15)의 패드에 결합될 수 있다.

캐비티 영역(C)을 형성하는 단계는, 절연체 패턴(40)을 따라 제2 절연층(20)을 제거하여 캐비티 영역(C)을 형성한다. 다시 말해, 설정된 캐비티 영역(C)의 경계(B)를 따라 제2 절연층(20)을 제거한다.

구체적으로, 제2 절연층(20)에 관통홀(22)을 형성함으로써 전자소자 등이 내부에 삽입되어 배치될 수 있는 오목한 홈 구조의 캐비티 영역(C)을 형성된다. 제2 절연층(20)에 제3 절연층(30)이 형성된 경우에는 제2 절연층(20)과 제3 절연층(30)에 연속적으로 관통하는 관통홀(22, 32)을 형성할 수 있다. 관통홀(22, 32)을 통하여 보호층(45)을 노출되게 함으로써, 후술할 보호층(45) 제거 단계 이후에 노출된 매립된 회로패턴(16)과 전자소자가 전기적으로 연결될 수 있다.

이 때, 캐비티 영역(C)의 가공은, 제2 절연층(20)을 선택적으로 제거하는 샌드 블라스트(Sand blast) 가공으로 이루어질 수 있다.

도 9를 참조하면, 캐비티 영역(C)을 가공할 때, 절연체 패턴(40)은 가공의 깊이를 제한하는 스토퍼 역할을 할 수 있다. 예를 들어, 캐비티 영역(C)의 가공은 샌드블라스트 공정으로 이루어지고, 샌드블라스트 가공의 스토퍼 역할을 하는 절연체 패턴(40)은 제2 절연층(20) 또는 제3 절연층(30)보다 내마모성 또는 인성이 높은 재질로 형성될 수 있다.

샌드 블라스트 가공은, 노즐에서 연마재를 분사하여 소재 표면을 다듬거나 절삭하는 가공 방법이다. 과거에는 모래를 연삭재로 분사했기 때문에 샌드 블라스트라는 이름이 붙었으나, 현재는 알루미나(산화 알루미늄) 또는 탄화 규소 등의 세라믹 분말, 글래스 비드, 플라스틱 파우더 등의 다양한 입자를 연삭재로 사용할 수 있다. 샌드 블라스트의 종류에는 연마재와 물을 혼합한 뒤 노즐에서 분사하여 가공하는 습식 샌드 블라스트(Wet blast)와, 에어를 이용해 연마재만 노즐에서 분사하여 가공하는 건식 샌드블라스트(Air blast)가 있다.

본 실시예에서는 제3 절연층(30)에 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층(70)을 형성하고, 샌드 블라스트 가공을 통하여 제2 절연층(20) 및 제3 절연층(30)을 가공하여 절연체 패턴(40) 및 보호층(45)의 상부를 노출시킨다. 이 때, 절연체 패턴(40)은 내마모성이 높거나 인성이 높은 재질로 이루어지므로, 제2 절연층(20) 및 제3 절연층(30)에 비하여 샌드 블라스트 가공에 의해 적게 마모 또는 절삭된다. 이에 따라, 캐비티 영역(C)의 중심 부분에서 보호층(45)이 노출될 때까지 샌드 블라스트 가공이 충분이 이루어져도, 캐비티 영역(C)의 경계(B) 부분이 손상되는 것을 방지할 수 있다.

보호층(45)을 제거하는 단계는, 보호층(45)을 제거하여 매립된 회로패턴(16)을 노출시킨다. 보호층(45)은 그 재질에 따라 화학적 또는 물리적 방법 중 용이한 방법에 의해 제거될 수 있다.

도 10을 참조하면, 절연물질로 이루어진 보호층(45)을 제1 절연층(10)에서 떼어서 제거할 수 있다.

도 11을 참조하면, 제1 절연층(10)의 타면 또는 제3 절연층(30)의 일면은 인쇄회로기판의 외층이 되고, 여기에 솔더레지스트층(50, 60)이 추가로 형성될 수 있다. 솔더레지스트층(50, 60)의 오프닝을 통하여 도전성 포스트(35) 또는 회로패턴(15)의 일부가 노출되어 외부와 전기적으로 연결될 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

C: 캐비티 영역
10: 제1 절연층
15: 회로패턴
16: 매립된 회로패턴
20: 제2 절연층
22, 32: 관통홀
30: 제3 절연층
40: 절연체 패턴
45: 보호층
50, 60: 솔더레지스트층

Claims

제1 절연층;
상기 제1 절연층에 형성되며, 상기 제1 절연층의 일면으로 노출된 회로패턴;
상기 제1 절연층의 일면에 적층되며, 상기 회로패턴을 노출시키는 관통된 캐비티 영역이 형성된 제2 절연층; 및
일측이 상기 제1 절연층과 상기 제2 절연층 사이에 개재되고 타측이 상기 캐비티 영역의 바닥면에서 돌출되며, 상기 캐비티 영역의 경계를 따라 형성되는 절연체 패턴을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 절연체 패턴으로 둘러싸인 영역에, 상기 제1 절연층의 일부 및 상기 회로패턴이 노출되는 인쇄회로기판.
제1항에 있어서,
상기 회로패턴은,
상기 제1 절연층에 매립되고, 상기 제1 절연층의 일면 상에서 상면이 노출되는 매립된 회로패턴을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 절연체 패턴은,
상기 제2 절연층과 다른 재질로 이루어진 인쇄회로기판.
제4항에 있어서,
상기 절연체 패턴은,
상기 제2 절연층보다 내마모성 또는 인성(toughness)이 높은 재질로 이루어진 인쇄회로기판.
제4항에 있어서,
상기 절연체 패턴은, 감광성 수지로 이루어진 인쇄회로기판.
제1항에 있어서,
상기 캐비티 영역은, 제1 절연층으로 가까워질수록 좁아지게 형성되는 인쇄회로기판.
제1항에 있어서,
상기 제2 절연층 상에 형성된 제3 절연층; 및
상기 제2 절연층 및 상기 제3 절연층을 관통하여 형성되며, 상기 회로패턴과 연결되는 도전성 포스트를 더 포함하는 인쇄회로기판.
제1항에 있어서,
상기 절연체 패턴은, 상기 회로패턴의 적어도 일부를 덮는 인쇄회로기판.
제1 절연층의 일면에 회로패턴을 형성하는 단계;
상기 제1 절연층 상에, 캐비티 영역의 경계를 설정하고 상기 경계를 따라 절연체 패턴을 형성하는 단계;
상기 캐비티 영역을 덮는 보호층을 형성하는 단계;
상기 제1 절연층의 일면에 제2 절연층을 형성하는 단계;
상기 절연체 패턴을 따라 상기 제2 절연층을 제거하여, 상기 캐비티 영역을 형성하는 단계; 및
상기 보호층을 제거하여 상기 회로패턴을 노출시키는 단계를 포함하는 인쇄회로기판 제조방법.
제10항에 있어서,
상기 절연체 패턴을 형성하는 단계는,
상기 절연체 패턴은 상기 캐비티 영역의 경계 상에 배치되는 인쇄회로기판 제조방법.
제11항에 있어서,
상기 절연체 패턴을 형성하는 단계는,
상기 캐비티 영역의 경계 위에, 감광서 수지를 선택적으로 도포하고 경화시키는 단계를 포함하는 인쇄회로기판 제조방법.
제10항에 있어서,
상기 캐비티 영역을 형성하는 단계는,
샌드 블라스트(Sand blast) 가공으로 상기 제2 절연층을 선택적으로 제거하는 단계를 포함하는 인쇄회로기판 제조방법.
제13항에 있어서,
상기 샌드 블라스트 가공단계는,
상기 제2 절연층 중 가공되지 않는 영역을 선택적으로 커버하는 가공 방지층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.