TWI820021B - 印刷電路板及其製造方法 - Google Patents
印刷電路板及其製造方法 Download PDFInfo
- Publication number
- TWI820021B TWI820021B TW107113328A TW107113328A TWI820021B TW I820021 B TWI820021 B TW I820021B TW 107113328 A TW107113328 A TW 107113328A TW 107113328 A TW107113328 A TW 107113328A TW I820021 B TWI820021 B TW I820021B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- pattern
- printed circuit
- circuit board
- cavity area
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000012212 insulator Substances 0.000 claims abstract description 53
- 239000010410 layer Substances 0.000 claims description 188
- 239000011241 protective layer Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 16
- 238000005488 sandblasting Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 238000009413 insulation Methods 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000003082 abrasive agent Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011324 bead Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/025—Abrading, e.g. grinding or sand blasting
Abstract
本發明是有關於一種印刷電路板及其製造方法。根據本
發明實施例的所述印刷電路板包括:第一絕緣層;電路圖案,形成於所述第一絕緣層上且在所述第一絕緣層的一個表面上被暴露出;第二絕緣層,積層於所述第一絕緣層的一個表面上且具有暴露出所述電路圖案的空腔區域;以及絕緣體圖案,夾置於所述第一絕緣層與所述第二絕緣層之間,延伸至所述空腔區域的內部中且自所述空腔區域的底部突出。
Description
以下說明是有關於一種印刷電路板及其製造方法。
順應與資訊技術領域中已變得越來越多功能化、更輕、更薄且更小的行動電話及其他電子設備相關聯的技術要求,對在板中插入積體電路、半導體晶片、或例如主動裝置及被動裝置等各種電子組件的需求增加。近年來,已開發出各種在板中嵌置組件的方法。
形成各種空腔結構以將各種組件插入基底中。因此,需要各種加工技術。此外,亦需要一種防止電路由於加工而受到損壞的技術。
美國專利第7886433號闡述一種製造嵌置有組件的印刷電路板的方法的實例。
提供本發明內容是為了以簡化形式引入下文在實施方
式中所進一步闡述的一系列概念。本發明內容並非旨在辨識所主張主題的關鍵特徵或本質特徵,亦並非旨在用於幫助確定所主張主題的範圍。
以下說明是欲提供一種印刷電路板及一種可精確地加工空腔結構而不在形成其中插入有電子組件的所述空腔結構的製程中損壞電路的製造所述印刷電路板的方法。
根據本發明的態樣,提供一種印刷電路板,所述印刷電路板包括:第一絕緣層;電路圖案,形成於所述第一絕緣層上且在所述第一絕緣層的一個表面上被暴露出;第二絕緣層,積層於所述第一絕緣層的一個表面上且具有暴露出所述電路圖案的空腔區域;以及絕緣體圖案,具有夾置於所述第一絕緣層與所述第二絕緣層之間的一個表面及自所述空腔區域的底表面突出且沿所述空腔區域的邊界形成的另一表面。
根據本發明的另一態樣,提供一種製造印刷電路板的方法,所述方法包括:在第一絕緣層的一個表面上形成電路圖案;在所述第一絕緣層上形成空腔區域的邊界並沿所述邊界形成絕緣體圖案;形成覆蓋所述空腔區域的保護層;在所述第一絕緣層的一個表面上形成第二絕緣層;沿所述絕緣體圖案移除所述第二絕緣層以形成所述空腔區域;以及移除所述保護層以暴露出所述電路圖案。
5:載體基底
10:第一絕緣層
15:電路圖案
16:嵌置電路圖案
17:接墊
20:第二絕緣層
22、22'、32、32':貫穿孔
30:第三絕緣層
35:導電柱
40、40':絕緣體圖案
45:保護層
50、60:阻焊層
70:加工障壁層
B、B':邊界
C:空腔區域
圖1示出印刷電路板的實例。
圖2及圖3示出印刷電路板的空腔區域的實例的放大圖。
圖4至圖11是示出在製造圖1所示印刷電路板的方法中使用的示例性製程的剖視圖。
圖12示出印刷電路板的另一實例。
在所有圖式及詳細說明通篇中,相同的參考編號指代相同的組件。圖式可能未必按比例繪製,且為清晰、說明及方便起見,可誇大圖式中的組件的相對大小、比例、及繪示。
提供以下詳細說明是為了幫助讀者獲得對本文中所述方法、設備、及/或系統的全面理解。然而,對於此項技術中具有通常知識者而言,本文中所述方法、設備、及/或系統的各種改變、潤飾、及等效形式將顯而易見。本文中所述操作順序僅為實例,且並非僅限於本文中所提及的該些操作順序,而是如對於此項技術中具有通常知識者而言將顯而易見,除必定以特定次序出現的操作以外,均可有所改變。此外,為提高清晰性及明確性,可省略對對於此項技術中具有通常知識者而言眾所習知的功能及構造的說明。
本文中所述特徵可被實施為不同形式,且不應被解釋為僅限於本文中所述實例。確切而言,提供本文中所述實例是為了
使此揭露內容將透徹及完整,並將向此項技術中具有通常知識者傳達本發明的全部範圍。
除非另有定義,否則本文中所使用的全部用語(包括技術用語及科學用語)的含義均與其被本發明所屬技術中具有通常知識者所通常理解的含義相同。在常用字典中所定義的任何用語應被解釋為具有與在相關技術的上下文中的含義相同的含義,且除非另有明確定義,否則不應將其解釋為具有理想化或過於正式的含義。
無論圖號如何,將對相同的或對應的組件給定相同的參考編號,且將不再對相同的或對應的組件予以贅述。在本發明的說明通篇中,當闡述特定相關傳統技術確定與本發明的觀點無關時,將省略有關詳細說明。在闡述各種組件時可使用例如「第一(first)」及「第二(second)」等用語,但以上組件不應僅限於以上用語。以上用語僅用於區分各個組件。在附圖中,可誇大、省略、或簡要示出一些組件,且組件的尺寸未必反映該些組件的實際尺寸。
在下文中,將參照附圖來詳細闡述本發明的特定實施例。
印刷電路板及電子組件封裝
圖1示出印刷電路板的實例。圖2及圖3示出印刷電路板的空腔區域的實例的放大圖。
參照圖1及圖2,根據實例的印刷電路板包括第一絕緣
層10、電路圖案15、第二絕緣層20、及絕緣體圖案40。
第一絕緣層10使形成於內層或外層上的電路圖案15電性絕緣。第一絕緣層10可由樹脂材料製成。第一絕緣層10可包含例如環氧樹脂等熱固樹脂及/或例如聚醯亞胺(polyimide,PI)等熱塑樹脂,且可以預浸料(prepreg,PPG)或增層膜(build-up film)的形式形成。
電路圖案15形成於第一絕緣層10中且是由可傳輸電性訊號的金屬(例如銅)形成。電路圖案15可形成於第一絕緣層10的一個表面、另一表面、或內側上。舉例而言,電路圖案15可包括通孔及接墊,所述通孔穿透第一絕緣層10以將第一絕緣層10的一個表面連接至另一表面,所述接墊形成於第一絕緣層10的一個表面或另一表面上且連接至所述通孔。
參照圖1及圖2,在第一絕緣層10的一個表面上形成有具有嵌置於第一絕緣層10中的結構的嵌置電路圖案16。舉例而言,嵌置電路圖案16可具有嵌置跡線基底的電路結構,其中在所述基底中嵌置有精細電路。嵌置跡線結構中的精細電路圖案(嵌置電路圖案16)可能夠應對欲被插入空腔區域C中的電子組件的精細接墊。
第二絕緣層20積層於第一絕緣層10的一個表面上以使電路圖案15電性絕緣且第二絕緣層20的一部分被穿透以形成空腔區域C。第二絕緣層20是由與第一絕緣層10相似的材料以預浸料或增層膜的形式形成。第二絕緣層20亦可由另一材料形成或
藉由另一方法形成。第二絕緣層20形成有用於暴露出嵌置電路圖案16的貫穿孔(through hole)22。在藉由貫穿孔22形成的空腔區域C中插入有電子組件,且所插入的所述電子組件可連接至嵌置電路圖案16。
參照圖1及圖2,具有貫穿孔22的第二絕緣層20積層於第一絕緣層10的一個表面上,使得空腔區域C可被形成為以第一絕緣層10的所述一個表面作為底部且以第二絕緣層20的貫穿孔22的壁表面作為表面壁。
在第二絕緣層20上形成有第三絕緣層30,且形成有連續地穿透第二絕緣層20及第三絕緣層30的貫穿孔22及32以將空腔區域C形成為深的。
印刷電路板可更包括導電柱35,導電柱35藉由穿透第二絕緣層20及第三絕緣層30連接至電路圖案15。舉例而言,銅製柱(導電柱35)可接合至電路圖案15的接墊17。藉由使用導電柱35,可輕易地與具有疊層封裝(package on the package,POP)結構的封裝中的另一基底進行電性連接。
另一方面,空腔區域C可具有朝第一絕緣層10變窄的形狀。當貫穿孔22及32是藉由雷射或鑽孔(drilling)而形成於第二絕緣層20或第三絕緣層30中時,空腔區域C的邊界B可如圖2中所示實質上垂直。亦即,空腔區域C的內壁可以垂直壁的形式形成。
另一方面,當貫穿孔22'及32'是藉由噴砂加工(sand
blast processing)而形成於第二絕緣層20或第三絕緣層30中時,空腔區域C的邊界B'如圖3中所示被形成為傾斜的。亦即,可形成其中空腔區域C的內壁朝下變窄的結構。
參照圖1,第一絕緣層10的另一表面或第三絕緣層30的一個表面可為印刷電路板的外層,且在所述外層上可另外形成有阻焊層(solder resist layer)50及60。導電柱35或電路圖案15的一部分可經由阻焊層50及60的開口暴露出以電性連接至外部環境。
絕緣體圖案40被形成為使得一個表面夾置於第一絕緣層10與第二絕緣層20之間且另一表面延伸至空腔區域C中以自空腔區域C的底表面突出。絕緣體圖案40形成於第一絕緣層10的一個表面上且延伸至空腔區域C中且因此具有自空腔區域C的底表面突出的形狀。
參照圖2及圖3,絕緣體圖案40的一端位於第一絕緣層10與第二絕緣層20之間且另一端設置於空腔區域C的底表面之上。絕緣體圖案40可沿空腔區域C的邊界B形成於第一絕緣層10的一個表面上。更具體而言,絕緣體圖案40形成於其中空腔區域C的邊界B(其中作為空腔內壁的貫穿孔22及32的壁表面延伸的假想表面)與第一絕緣層10的一個表面交匯的位置處。沿空腔區域C的邊界B形成的絕緣體圖案40可具有閉合回路結構且第一絕緣層10及電路圖案15的一部分可被朝內暴露出。
舉例而言,當空腔區域C是以六面體形狀形成時,絕緣
體圖案40是以矩形框架形式形成於第一絕緣層10上,且第一絕緣層10及嵌置電路圖案16的作為空腔區域C的底部的一個表面可暴露至所述矩形框架的內側。
參照圖12,可形成有絕緣體圖案40'以覆蓋電路圖案15的至少一部分。舉例而言,絕緣體圖案40'可具有其中絕緣體圖案40'的一部分接觸嵌置電路圖案16的上表面的結構。
絕緣體圖案40可由感光樹脂形成,使得可輕易地且選擇性地在第一絕緣層10的一個表面上形成絕緣體圖案40。舉例而言,可藉由沿空腔區域C的邊界B向第一絕緣層10的一個表面選擇性地塗覆感光樹脂並將所得物固化來輕易地形成絕緣體圖案40。
此外,絕緣體圖案40可由不同於第二絕緣層20的材料的材料形成。舉例而言,絕緣體圖案40可由具有較其中形成有貫穿孔22及32的第二絕緣層20或第三絕緣層30高的耐磨性或者較第二絕緣層20或第三絕緣層30高的粗糙度的材料形成。因此,當貫穿孔22及32是藉由噴砂加工而形成於第二絕緣層20或第三絕緣層30中時,絕緣體圖案40可充當加工的止擋件(stopper)。隨後將闡述噴砂及止擋件功能的細節。
製造印刷電路板的方法
圖4至圖11是示出在製造印刷電路板的方法中使用的示例性製程的剖視圖。
根據本發明實施例的製造印刷電路板的方法包括:在第
一絕緣層10上形成電路圖案15;形成絕緣體圖案40;形成保護層45;形成第二絕緣層;形成空腔區域C;以及移除保護層45。
所述在第一絕緣層10上形成電路圖案15包括在第一絕緣層10的一個表面上形成電路圖案15。亦可在第一絕緣層10的另一表面或內側上形成電路圖案15。電路圖案15可包括嵌置電路圖案16,且嵌置電路圖案16可具有嵌置跡線基底的電路結構,其中在所述基底中嵌置有精細電路。嵌置跡線結構的精細電路可應對電子組件的精細接墊。
參照圖4,可在具有釋放層(release layer)的載體基底5的兩個表面上形成第一絕緣層10及電路圖案15。舉例而言,可藉由鍍覆(plating)形成金屬層,且可藉由選擇性蝕刻(selective etching)來實行圖案化製程(patterning process)。另外,可藉由向載體基底5的釋放層上塗覆導電金屬材料且接著實行圖案化製程等來形成電路圖案15。圖案化製程可為蓋孔製程(tenting process)、改良型半加成製程(modified semi-additive process,MSAP)製程、或半加成製程(semi-additive process,SAP)製程。
在載體基底5上形成電路圖案15之後,可將第一絕緣層10按壓並積層於載體基底5上以在第一絕緣層10中嵌置電路圖案15。此時,第一絕緣層10可為半固化預浸料。可向載體基底5塗覆絕緣樹脂以形成用於嵌置電路圖案15的第一絕緣層10。另一方面,可在積層於載體基底5上的第一絕緣層10的內表面或另一表面上另外形成電路圖案15。此時,放置於載體基底5上的電
路圖案15可具有由第一絕緣層10環繞的嵌置結構。
參照圖5,當自載體基底5分離上面形成有電路圖案15的第一絕緣層10時,電路圖案15可具有被暴露至第一絕緣層10的一個表面的嵌置電路圖案16。當在第一絕緣層10的接觸載體基底5的一個表面上形成有晶種層(seed layer)時,可藉由蝕刻移除所述晶種層以暴露出嵌置於第一絕緣層10的一個表面中的嵌置電路圖案16。
所述形成絕緣體圖案40可包括在第一絕緣層10上設定空腔區域C的邊界B並沿邊界B形成絕緣體圖案40。此時,絕緣體圖案40可由與第二絕緣層20的材料不同的材料形成。舉例而言,絕緣體圖案40可由具有較隨後欲積層的第二絕緣層20或第三絕緣層30高的耐磨性或者較第二絕緣層20或第三絕緣層30高的粗糙度的材料形成。因此,當貫穿孔22及32是藉由噴砂加工而形成於第二絕緣層20或第三絕緣層30中時,絕緣體圖案40可充當加工的止擋件。
參照圖6,可在第一絕緣層10的一個表面上在空腔區域C的邊界B上形成絕緣體圖案40。具體而言,可設定空腔區域C的邊界(B,上面欲形成空腔內壁的假想表面),且可在其中邊界B與第一絕緣層10的一個表面交匯的位置處形成絕緣體圖案40。沿空腔區域C的邊界B形成的絕緣體圖案40可具有閉合回路結構,且第一絕緣層10及電路圖案15的一部分可被朝內暴露出。舉例而言,當空腔區域C是以六面體形狀形成時,絕緣體圖案40
可以矩形框架形式形成於第一絕緣層10上,且第一絕緣層10及電路圖案15的作為空腔區域C的底部的一個表面可被暴露至所述矩形框架的內側。
絕緣體圖案40可由感光樹脂形成,使得可輕易地且選擇性地在第一絕緣層10的一個表面上形成絕緣體圖案40。舉例而言,可藉由沿空腔區域C的邊界B向第一絕緣層10的一個表面選擇性地塗覆感光樹脂並將所得物固化來輕易地形成絕緣體圖案40。
所述形成保護層45可包括在加工後續空腔區域C的步驟中形成保護空腔區域C的底部的臨時保護層45。舉例而言,保護層45可覆蓋空腔區域C的底部以保護嵌置電路圖案16。保護層45可由與電路圖案15的材料不同的材料製成。
參照圖7,可將由絕緣材料形成的覆蓋空腔區域C的底部的保護層45貼合至第一絕緣層10的一個表面。此時,保護層45交疊形成於空腔區域C的邊界B處的絕緣體圖案40可為較佳的,藉此完全地覆蓋空腔區域C的底部。保護層45可有效地防止嵌置電路圖案16在隨後欲闡述的加工空腔區域C的步驟中受到損壞。具體而言,由於嵌置跡線結構的精細電路圖案(嵌置電路圖案16)具有非常小的厚度及寬度,因此精細電路圖案(嵌置電路圖案16)可能因加工中的小誤差而受到嚴重損壞。因此,當空腔區域C的電路圖案15被保護層45覆蓋時,製造印刷電路板的可靠性及效率可提高。
所述形成第二絕緣層20可包括在第一絕緣層10的一個表面上形成第二絕緣層20。第二絕緣層20可由與第一絕緣層10相似的材料以預浸料或增層膜的形式形成。第二絕緣層20亦可由另一材料形成或藉由另一方法形成。
參照圖8,可在第一絕緣層10的一個表面上積層嵌置有絕緣體圖案40及保護層45的第二絕緣層20。可在第二絕緣層20上進一步積層第三絕緣層30。此時,可另外形成經由第二絕緣層20及第三絕緣層30連接至電路圖案15的導電柱35。舉例而言,可將銅製柱(導電柱35)接合至電路圖案15的接墊。
所述形成空腔區域C可包括沿絕緣體圖案40移除第二絕緣層20以形成空腔區域C。換言之,沿所設定空腔區域C的邊界B移除第二絕緣層20。
具體而言,藉由在第二絕緣層20中形成貫穿孔22來形成具有其中可插入及安排電子組件等的凹槽結構(concave groove structure)的空腔區域C。當在第二絕緣層20上形成第三絕緣層30時,可形成連續地穿透第二絕緣層20及第三絕緣層30的貫穿孔22及32。藉由經由貫穿孔22及32暴露出保護層45,可將在移除隨後將闡述的保護層45之後暴露出的嵌置電路圖案16電性連接至電子組件。
此時,可藉由用於選擇性地移除第二絕緣層20的噴砂加工來實行對空腔區域C的加工。
參照圖9,當加工空腔區域C時,絕緣體圖案40可充
當用於限制加工深度的止擋件。舉例而言,藉由噴砂加工來實行對空腔區域C的加工,且充當噴砂的止擋件的絕緣體圖案40可由具有較第二絕緣層20或第三絕緣層30高的耐磨性及較第二絕緣層20或第三絕緣層30高的粗糙度的材料形成。
噴砂加工是一種其中藉由自噴嘴噴出研磨劑(abrasive)來修剪或切割工件表面的加工方法。過去,砂是與研磨劑一起噴射,其因而被命名為噴砂。現在,可使用例如陶瓷粉末(例如鋁土(氧化鋁)或碳化矽)、玻璃珠、塑膠粉末等各種顆粒作為研磨劑。存在另種類型的噴砂:濕法噴砂(wet sand blast),將研磨劑與水混合並接著將其自噴嘴噴出;以及乾法噴砂(dry sand blast),僅加工研磨劑並接著利用空氣將其自噴嘴噴出。
在此實施例中,形成選擇性地覆蓋第三絕緣層30的未經加工部分的加工障壁層70。藉由噴砂加工來加工第二絕緣層20及第三絕緣層30以暴露出絕緣體圖案40及保護層45的上部。此時,由於絕緣體圖案40是由具有高耐磨性或高粗糙度的材料製成,因此絕緣體圖案40因噴砂而造成的磨損或切割相較於第二絕緣層20及第三絕緣層30而言更少。此使得即便充分地實行噴砂直至在空腔區域C的中心部分處暴露出保護層45,仍可防止空腔區域C的邊界B部分受到損壞。
所述移除保護層45可包括藉由移除保護層45來暴露出嵌置電路圖案16。視所使用的材料而定,可藉由化學方法或物理方法來輕易地移除保護層45。
參照圖10,可自第一絕緣層10移除由絕緣材料製成的保護層45。
參照圖11,第一絕緣層10的另一表面或第三絕緣層30的一個表面可為印刷電路板的外層,且可在所述外層上另外形成阻焊層50及60。導電柱35及電路圖案15的一部分可經由阻焊層50及60的開口暴露出以電性連接至外部環境。
對於熟習此項技術者而言將顯而易見,在不背離隨附申請專利範圍中所提及的本發明的精神的條件下,可進行對組件的各種潤飾及添加、或者進行對組件的添加。應理解,本發明並非僅限於此,且在不背離本發明的範圍的條件下可對其作出各種改變及潤飾。
10:第一絕緣層
15:電路圖案
16:嵌置電路圖案
17:接墊
20:第二絕緣層
22、32:貫穿孔
30:第三絕緣層
35:導電柱
40:絕緣體圖案
50、60:阻焊層
C:空腔區域
Claims (12)
- 一種印刷電路板,包括:第一絕緣層;電路圖案,形成於所述第一絕緣層上且嵌置於所述第一絕緣層中,所述電路圖案的頂表面在所述第一絕緣層的一個表面上被暴露出;第二絕緣層,積層於所述第一絕緣層的所述一個表面上且具有暴露出所述電路圖案的空腔區域;以及絕緣體圖案,具有夾置於所述第一絕緣層與所述第二絕緣層之間的一個表面及自所述空腔區域的底表面突出且沿所述空腔區域的邊界形成的另一表面,其中,所述空腔區域的內壁朝向所述第一絕緣層傾斜且變窄,其中所述第二絕緣層為預浸料或增層膜。
- 如申請專利範圍第1項所述的印刷電路板,其中所述第一絕緣層及所述電路圖案的一部分在由所述絕緣體圖案環繞的區域中被暴露出。
- 如申請專利範圍第1項所述的印刷電路板,其中所述絕緣體圖案是由不同於所述第二絕緣層的材料製成。
- 如申請專利範圍第3項所述的印刷電路板,其中所述絕緣體圖案是由具有較所述第二絕緣層高的耐磨性或較所述第二絕緣層高的粗糙度的材料製成。
- 如申請專利範圍第3項所述的印刷電路板,其中所述絕 緣體圖案是由感光樹脂製成。
- 如申請專利範圍第1項所述的印刷電路板,更包括:第三絕緣層,形成於所述第二絕緣層上;以及導電柱,穿過所述第二絕緣層及所述第三絕緣層而形成且連接至所述電路圖案。
- 如申請專利範圍第1項所述的印刷電路板,其中所述絕緣體圖案覆蓋所述電路圖案的至少一部分。
- 一種製造印刷電路板的方法,包括:在載體基底的一個表面上形成電路圖案;形成在所述載體基底的所述一個表面上嵌置所述電路圖案的第一絕緣層;將所述第一絕緣層自所述載體基底上分離;在所述第一絕緣層上形成空腔區域的邊界並沿所述邊界形成絕緣體圖案;形成覆蓋所述空腔區域的保護層;在所述第一絕緣層的所述一個表面上形成第二絕緣層;沿所述絕緣體圖案移除所述第二絕緣層以形成所述空腔區域,其中所述空腔區域的內壁朝向所述第一絕緣層傾斜且變窄;以及移除所述保護層以暴露出所述電路圖案。
- 如申請專利範圍第8項所述的方法,其中所述形成所述絕緣體圖案包括:在所述空腔區域的所述邊界上設置所述絕緣體 圖案。
- 如申請專利範圍第9項所述的方法,其中所述形成所述絕緣體圖案包括:在所述空腔區域的所述邊界上選擇性地塗佈光阻樹脂並將所述光阻樹脂固化。
- 如申請專利範圍第8項所述的方法,其中所述形成所述空腔區域包括:藉由噴砂加工選擇性地移除所述第二絕緣層。
- 如申請專利範圍第11項所述的方法,其中所述噴砂加工更包括:形成選擇性地覆蓋所述第二絕緣層的未加工區域的加工障壁層。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2017-0148634 | 2017-11-09 | ||
KR1020170148634A KR102501905B1 (ko) | 2017-11-09 | 2017-11-09 | 인쇄회로기판 및 그 제조방법 |
??10-2017-0148634 | 2017-11-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201919453A TW201919453A (zh) | 2019-05-16 |
TWI820021B true TWI820021B (zh) | 2023-11-01 |
Family
ID=66678287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107113328A TWI820021B (zh) | 2017-11-09 | 2018-04-19 | 印刷電路板及其製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP7434685B2 (zh) |
KR (1) | KR102501905B1 (zh) |
TW (1) | TWI820021B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7398881B2 (ja) | 2019-05-07 | 2023-12-15 | キヤノン株式会社 | 電子機器およびその制御方法 |
EP3982700A4 (en) * | 2019-06-04 | 2023-11-29 | LG Innotek Co., Ltd. | PRINTED CIRCUIT BOARD |
KR20210000105A (ko) | 2019-06-24 | 2021-01-04 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
KR20210046978A (ko) * | 2019-10-21 | 2021-04-29 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
KR20220135762A (ko) | 2021-03-31 | 2022-10-07 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044939A (en) * | 2009-06-02 | 2010-12-16 | Sony Chem & Inf Device Corp | Method for manufacturing multilayer printed wiring board |
KR20170049137A (ko) * | 2015-10-28 | 2017-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN106888552A (zh) * | 2015-12-16 | 2017-06-23 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN107124833A (zh) * | 2016-02-24 | 2017-09-01 | 大德电子株式会社 | 印刷电路板的制造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719970B2 (ja) * | 1988-05-09 | 1995-03-06 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
KR100633850B1 (ko) | 2005-09-22 | 2006-10-16 | 삼성전기주식회사 | 캐비티가 형성된 기판 제조 방법 |
JP2007226158A (ja) | 2006-02-27 | 2007-09-06 | Asahi Kasei Electronics Co Ltd | ドライフィルムレジスト |
JP4935139B2 (ja) | 2006-03-28 | 2012-05-23 | 大日本印刷株式会社 | 多層プリント配線板 |
KR100836651B1 (ko) | 2007-01-16 | 2008-06-10 | 삼성전기주식회사 | 소자내장기판 및 그 제조방법 |
JP4940124B2 (ja) * | 2007-12-27 | 2012-05-30 | 京セラSlcテクノロジー株式会社 | 配線基板の製造方法 |
JP5254274B2 (ja) * | 2010-05-18 | 2013-08-07 | 欣興電子股▲ふん▼有限公司 | 回路基板 |
JP2013207006A (ja) | 2012-03-28 | 2013-10-07 | Toppan Printing Co Ltd | 貫通電極付き配線基板及びその製造方法 |
KR20140019689A (ko) * | 2012-08-07 | 2014-02-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP6294024B2 (ja) * | 2013-07-30 | 2018-03-14 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
JP6332668B2 (ja) | 2014-03-19 | 2018-05-30 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
-
2017
- 2017-11-09 KR KR1020170148634A patent/KR102501905B1/ko active IP Right Grant
-
2018
- 2018-04-13 JP JP2018077500A patent/JP7434685B2/ja active Active
- 2018-04-19 TW TW107113328A patent/TWI820021B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201044939A (en) * | 2009-06-02 | 2010-12-16 | Sony Chem & Inf Device Corp | Method for manufacturing multilayer printed wiring board |
KR20170049137A (ko) * | 2015-10-28 | 2017-05-10 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN106888552A (zh) * | 2015-12-16 | 2017-06-23 | 三星电机株式会社 | 印刷电路板及其制造方法 |
CN107124833A (zh) * | 2016-02-24 | 2017-09-01 | 大德电子株式会社 | 印刷电路板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7434685B2 (ja) | 2024-02-21 |
KR102501905B1 (ko) | 2023-02-21 |
KR20190052852A (ko) | 2019-05-17 |
TW201919453A (zh) | 2019-05-16 |
JP2019087722A (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI820021B (zh) | 印刷電路板及其製造方法 | |
KR100687126B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101726568B1 (ko) | 회로기판 제조방법 | |
JP4367892B2 (ja) | 超小型電子パッケージ製造のための材料適用プロセス | |
US6528351B1 (en) | Integrated package and methods for making same | |
TWI594345B (zh) | 超微細間距層疊封裝(PoP)無核心封裝 | |
KR20180121893A (ko) | 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조 | |
KR101387313B1 (ko) | 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판 | |
JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
JP2007059452A (ja) | インターポーザ及びその製造方法ならびに電子装置 | |
KR102333091B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
CN107818922B (zh) | 制造半导体封装的方法 | |
TWI819808B (zh) | 半導體封裝及其製造方法 | |
KR20170122500A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR20170067481A (ko) | 인쇄회로기판, 전자소자 패키지 및 그 제조방법 | |
US10201099B1 (en) | Manufacturing method of circuit substrate including electronic device | |
JP2015076599A (ja) | 電子部品内蔵印刷回路基板及びその製造方法 | |
US10199366B2 (en) | Methods of manufacturing semiconductor packages | |
CN103974522A (zh) | 布线基板及其制造方法 | |
US8871569B2 (en) | Semiconductor package and method of manufacturing the same | |
KR101750836B1 (ko) | 캐비티 회로기판 제조방법 | |
TWI531291B (zh) | 承載板及其製作方法 | |
TW200805597A (en) | Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards | |
TWI530240B (zh) | 電路板及其製作方法 | |
KR20200142730A (ko) | 인쇄회로기판 |