JP2005353897A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005353897A JP2005353897A JP2004173986A JP2004173986A JP2005353897A JP 2005353897 A JP2005353897 A JP 2005353897A JP 2004173986 A JP2004173986 A JP 2004173986A JP 2004173986 A JP2004173986 A JP 2004173986A JP 2005353897 A JP2005353897 A JP 2005353897A
- Authority
- JP
- Japan
- Prior art keywords
- metal post
- external terminal
- semiconductor device
- rewiring
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01066—Dysprosium [Dy]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 本発明の半導体装置1は、パッド電極15に接続された再配線層27上に、周囲を樹脂封止されたメタルポスト30が形成され、メタルポスト30の表面に外部端子31が接合されたWL−CSP型半導体装置であり、メタルポスト30の外部端子側面30bの面積が、再配線層側面30aの面積より大きいことを特徴とする。
【選択図】 図2
Description
WL−CSP型の半導体装置としては、図7に概略断面を示すように、(1)半導体チップ103に形成されたパッド電極(図示略)に再配線層127が接続され、この上に、周囲を封止樹脂123にて封止されたメタルポスト130が形成され、その表面に半田ボール等の外部端子131が接合されたもの(非特許文献1)、これを基本とし、(2)樹脂開孔部内にシールド層を形成し、その中にメタルポストを埋め込むもの(特許文献1)、(3)メタルポスト形状を球状したもの(特許文献2)等が開示されている。
再配線層を複層構造とすることで、再配線の引き廻し自由度を上げることも考えられるが、大幅なコスト増となり、好ましくない。
本発明の半導体装置は、パッド電極に接続された再配線層上に、周囲を樹脂封止されたメタルポストが形成され、該メタルポストの表面に外部端子が接合されたチップサイズパッケージ(WL−CSP)型の半導体装置において、前記メタルポストの前記外部端子側面の面積が、前記再配線層側面の面積より大きいことを特徴とする。
メタルポストをかかる形状とすることで、メタルポストの外部端子側面の面積が、再配線層側面の面積より大きいという条件を充足しつつ、比較的容易にメタルポストを形成することができ、好適である。
かかる構成とすることで、外部端子をメタルポストに載せやすくなり、メタルポストと外部端子の接合強度をより高めることができる。また、外部端子を接合する前に行うテストにおける、テスター針(プローブ)とメタルポストのアライメントも容易になる。
次に、図面に基づいて、本発明に係る一実施形態のWL−CSP型半導体装置の構造について説明する。図1(a)は、再配線層及び外部端子を再配線層側から見た概略平面図、図1(b)は、A−A’概略断面図、図2は、B−B’概略断面図である。なお、これらの図は模式図であり、縮尺等については図面毎に適宜変更してある。
本実施形態では、特にメタルポスト形状が特徴的なものとなっている。
保護膜21はポリイミド等からなり、パッシベーション膜19の表面19a、及び、パッド電極15とパッシベーション膜19とにより画定された開孔部22の側壁面を覆うように形成されている。
封止樹脂23は、保護膜21の表面21aや半導体チップ3の主面3aを覆うと共に、メタルポスト30及び後記配線部9を封止するように形成されている。
さらに、外部端子31の最大径が、メタルポスト30の最大径(外部端子側面30bの径)より大きく、外部端子31の最大断面積が、メタルポスト30の外部端子側面30bの面積より大きく構成されている。
本明細書で言う「径」は、メタルポストに隣接する再配線群(ラインアンドスペース)を横切る方向(図1(a)のA−A’方向)における平面視長さを意味するものとする。
そのため、外部端子配置の設計自由度が高く、複雑な外部端子配置にも対応でき、また、外部端子の狭ピッチ化、すなわち外部端子密度の増加、及びこれに繋がる高密度実装化にも対応することができる。しかも、本実施形態の半導体装置1は、端子ベースであるメタルポスト30の外部端子側面30bの面積は充分に確保できるので、メタルポスト30と外部端子31の接合強度が充分に確保され、また、球状のメタルポストと異なり、メタルポスト30が応力により壊れたり、剥がれたりする恐れもなく、信頼性にも優れる。
さらには、外部端子31を接合する前に行うテストにおける、テスター針(プローブ)とメタルポスト30のアライメントも容易である。
上記実施形態では、メタルポスト30の形状をテーパ状としたが、メタルポスト30の再配線層側面30aの面積を外部端子側面30bの面積より小さくすれば、同様の効果が得られる。メタルポスト30の形状としては、かかる条件を充足しつつ、比較的容易にメタルポスト30を形成できることから、再配線層27側から外部端子31側に向けて断面積が大きくなっているものが好ましい。
(i)下から上に向けて、傾斜角が大きくなっているもの(全体がディンプル状のもの)(図3(a))、
(ii)下部がテーパ状で上部が柱状のもの(図3(b))、
(iii)下部が柱状で上部がディンプル状のもの(図3(c))、
(iv)上部と下部が異なる径の柱状のもの(図3(d))、
(v)下部が柱状で上部がテーパ状のもの(図3(e))、
(Vi)(i)とは逆に、下から上に向けて、傾斜角が小さくなっているもの(図3(f))、
(Vii)上部と下部が傾斜の異なるテーパ状のもの(図3(g)、(h))等が挙げられる。
次に、図面に基づいて、上記の半導体装置1の製造方法について説明する。図4、図5は工程図であり、図2に対応する断面図である。
さらに、同図(c)に示すように、開孔部32に対して、酸素プラズマアッシングを施すことで、開孔部32の上端側を拡径してテーパ状とし、さらに、同図(d)に示すように、90〜200℃程度、好ましくは130〜170℃程度、特に好ましくは160℃程度で、加熱リフローすることでアッシングした部分の表面を滑らかにする。
また、ドライ処理の他、図5(b)に示す如くフォトレジスト43をパターニングした後、エッジを加熱リフローすることで、開孔部32の表面に緩やかなテーパを付与することもできる。
その他、フォトレジスト43を特性の異なる2層構成とする、フォトレジスト43の上部のみを処理するなどして、フォトレジスト43の上部の溶解度を下部より大きくし、全体を同一条件で現像することで、開孔と同時にテーパを付与することもできる。
最後に、同図(g)に示すように、保護膜21の表面を覆うと共に、メタルポスト30の外部端子側面が露出するように配線部9及びメタルポスト30を封止樹脂23にて封止し、さらにメタルポスト30上に半田ボール等の外部端子31を接合し、半導体装置1が完成する。
このように、メタルポスト30の形状を、再配線層27側から外部端子31側に向けて連続的に断面積が大きくなるように構成することで、メタルポスト30の外部端子側面30bの面積が、再配線層側面30aの面積より大きいという条件を充足しつつ、比較的容易にメタルポスト30を形成することができ、好適である。
すなわち、図3(d)のメタルポスト30は図6(a)に示すように、径の異なるストレートな開孔部を有する2段のレジスト膜43a及び43bを形成し、選択電界メッキにてメタルポスト30を成長させることで形成できる。
図3(b)、(c)、(e)、(g)、(h)のメタルポスト30は、図6(a)に示す2段のレジスト膜を形成した後、図6(b)に示すように、レジスト膜43a及び/又は43bに対して酸素プラズマアッシングやCF4/CHF3/He等によるドライエッチングを施して少なくとも一方の開孔部を拡径し、選択電界メッキにてメタルポスト30を成長させることで形成できる。なお、図6(b)では、例として図3(c)のメタルポスト30を形成する場合について図示してある。
図3(b)〜(e)、(g)、(h)のメタルポスト30は、2段のレジスト膜を形成するため、テーパ状やディンプル状のものに比して製造工程は複雑となる。但し、メタルポスト30の外部端子31側の径がポストベース27bに対して比較的大きく確保できるので、再配線27aの配線の自由度や配線幅の確保、メタルポスト30と外部端子31との接合強度等の面で、好適である。
Claims (3)
- パッド電極に接続された再配線層上に、周囲を樹脂封止されたメタルポストが形成され、該メタルポストの表面に外部端子が接合されたチップサイズパッケージ型の半導体装置において、
前記メタルポストの前記外部端子側面の面積が、前記再配線層側面の面積より大きいことを特徴とする半導体装置。 - 前記メタルポストは、前記再配線層側から前記外部端子側に向けて連続的に断面積が大きくなっていることを特徴とする請求項1に記載の半導体装置。
- 前記外部端子の最大断面積が、前記メタルポストの前記外部端子側面の面積より大きいことを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173986A JP4049127B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置の製造方法 |
SG200800506-8A SG139753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor device |
US11/076,055 US7830011B2 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
SG200501504A SG115753A1 (en) | 2004-03-15 | 2005-03-10 | Semiconductor element and wafer level chip size package therefor |
CNA2005100741688A CN1681117A (zh) | 2004-03-15 | 2005-03-11 | 半导体元件及其晶片级芯片尺寸封装 |
TW094107609A TWI264828B (en) | 2004-03-15 | 2005-03-11 | Semiconductor element and wafer level chip size package therefor |
KR1020050021177A KR100686986B1 (ko) | 2004-03-15 | 2005-03-14 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020060102739A KR20060121777A (ko) | 2004-03-15 | 2006-10-23 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020060121567A KR100834206B1 (ko) | 2004-03-15 | 2006-12-04 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
KR1020070042278A KR20070064564A (ko) | 2004-03-15 | 2007-05-01 | 반도체 소자 및 그 웨이퍼 레벨 칩 사이즈 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004173986A JP4049127B2 (ja) | 2004-06-11 | 2004-06-11 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007228400A Division JP2007329508A (ja) | 2007-09-03 | 2007-09-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005353897A true JP2005353897A (ja) | 2005-12-22 |
JP4049127B2 JP4049127B2 (ja) | 2008-02-20 |
Family
ID=35588093
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004173986A Expired - Fee Related JP4049127B2 (ja) | 2004-03-15 | 2004-06-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049127B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060298A (ja) * | 2006-08-31 | 2008-03-13 | Casio Comput Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
JP2009252997A (ja) * | 2008-04-07 | 2009-10-29 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2011165797A (ja) * | 2010-02-08 | 2011-08-25 | Casio Computer Co Ltd | 導体層の形成方法及び半導体装置の製造方法 |
US9035455B2 (en) | 2007-11-16 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
JP2015179730A (ja) * | 2014-03-19 | 2015-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
-
2004
- 2004-06-11 JP JP2004173986A patent/JP4049127B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008060298A (ja) * | 2006-08-31 | 2008-03-13 | Casio Comput Co Ltd | 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 |
US9035455B2 (en) | 2007-11-16 | 2015-05-19 | Rohm Co., Ltd. | Semiconductor device |
US9437544B2 (en) | 2007-11-16 | 2016-09-06 | Rohm Co., Ltd. | Semiconductor device |
US9607957B2 (en) | 2007-11-16 | 2017-03-28 | Rohm Co., Ltd. | Semiconductor device |
US9941231B2 (en) | 2007-11-16 | 2018-04-10 | Rohm Co., Ltd. | Semiconductor device |
JP2009252997A (ja) * | 2008-04-07 | 2009-10-29 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
JP2011165797A (ja) * | 2010-02-08 | 2011-08-25 | Casio Computer Co Ltd | 導体層の形成方法及び半導体装置の製造方法 |
JP2015179730A (ja) * | 2014-03-19 | 2015-10-08 | 新光電気工業株式会社 | 配線基板及びその製造方法と半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4049127B2 (ja) | 2008-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9559001B2 (en) | Chip package and method for forming the same | |
US20240332268A1 (en) | Semiconductor package and method of fabricating the same | |
JP4585561B2 (ja) | 半導体装置の製造方法 | |
JP4596001B2 (ja) | 半導体装置の製造方法 | |
US20040180296A1 (en) | Novel method to improve bump reliability for flip chip device | |
JP2008305938A (ja) | 半導体装置および半導体装置の製造方法 | |
US8697566B2 (en) | Bump structure and manufacturing method thereof | |
US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
JP2009177072A (ja) | 半導体装置及びその製造方法 | |
JP2008300718A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008130886A (ja) | 半導体装置の製造方法 | |
JP4049127B2 (ja) | 半導体装置の製造方法 | |
JP4913563B2 (ja) | 半導体装置の製造方法 | |
JP5361264B2 (ja) | 半導体装置 | |
JP2007329508A (ja) | 半導体装置 | |
US20090079072A1 (en) | Semiconductor device having low dielectric insulating film and manufacturing method of the same | |
JP4225005B2 (ja) | 電解めっきを用いた配線の形成方法 | |
KR100713912B1 (ko) | 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법 | |
JP2007027482A (ja) | 半導体装置及びその製造方法 | |
JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004153249A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008218494A (ja) | 半導体装置およびその製造方法 | |
JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2007103855A (ja) | 半導体装置用基板および半導体装置 | |
JP5001884B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071002 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4049127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |