JP4049127B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、ＷＬ−ＣＳＰ（Chip Size Package）型の半導体装置の製造方法に関する。

携帯電話や情報端末等の小型軽量化、高性能化等に伴い、これに搭載されるＬＳＩ等の半導体装置に対する高密度実装の要求は益々厳しいものとなってきている。近年、高密度実装対応の半導体装置として、ウエハ処理工程とパッケージ組立工程とを一本化したウエハレベルのＣＳＰ型（ＷＬ−ＣＳＰ型）の半導体装置が提案されている。
ＷＬ−ＣＳＰ型の半導体装置としては、図７に概略断面を示すように、（１）半導体チップ１０３に形成されたパッド電極（図示略）に再配線層１２７が接続され、この上に、周囲を封止樹脂１２３にて封止されたメタルポスト１３０が形成され、その表面に半田ボール等の外部端子１３１が接合されたもの（非特許文献１）、これを基本とし、（２）樹脂開孔部内にシールド層を形成し、その中にメタルポストを埋め込むもの（特許文献１）、（３）メタルポスト形状を球状したもの（特許文献２）等が開示されている。
特開２０００−２１６１８４号公報 特開２００１−２４４３７２号公報 「日経マイクロデバイス」、１９９８年８月号、ｐ．４４〜７１

しかしながら、上記先行技術（１）、（２）では、柱状のメタルポスト上に、メタルポストより大きい径の外部端子が設けられ、再配線層のポストベース（１２７ｂ）の径はメタルポストと略同一となっている。すなわち、再配線層において、ポストベースの占める割合が大きく、再配線の引き廻し領域が限られている。そのため、再配線の引き廻し自由度が小さく、ＬＳＩ等の複雑な外部端子配置に対して対応することが難しく、外部端子密度（面積あたりの外部端子数）も制限されている。
再配線層を複層構造とすることで、再配線の引き廻し自由度を上げることも考えられるが、大幅なコスト増となり、好ましくない。

上記先行技術（３）では、メタルポストを球状とすることで、端子ベースであるメタルポストの外部端子側面を小さくしている。しかしながら、端子ベースの縮小に伴って、外部端子の接合強度が低下し、信頼性が低下する傾向にある。また、球状のメタルポストは、応力により壊れたり、剥がれたりしやすい。

本発明は上記事情に鑑みてなされたものであり、再配線層を複層構造とすることなく、再配線の引き廻し自由度を高め、複雑な外部端子配置や外部端子密度の増加に対応でき、メタルポストと外部端子の接合強度にも優れ、信頼性に優れたＷＬ−ＣＳＰ型半導体装置の製造方法を提供することを目的とする。

本発明者は上記課題を解決するべく検討を行い、以下の半導体装置の製造方法を発明した。
本発明の半導体装置の製造方法は、パッド電極に接続された再配線層上に、周囲を樹脂封止されたメタルポストが形成され、該メタルポストの表面に外部端子が接合されたチップサイズパッケージ型の半導体装置を製造する方法であって、メタルポスト形成用フォトレジストにストレートな開孔部を開孔した後、その開孔部に対して酸素プラズマアッシング又はドライエッチングを施すことで、前記メタルポスト形成用フォトレジストに上端側を拡径した開孔部を形成し、この上端側を拡径した開孔部により、前記外部端子側面の面積が前記再配線層側面の面積より大きいメタルポストを形成することを特徴とする。
そして、これらの半導体装置の製造方法においては、前記上端側を拡径した開孔部を形成したフォトレジストを加熱リフローすることにより、前記上端側を拡径した開孔部の表面を滑らかにする、としてもよい。

これらの発明では、メタルポストの再配線層側面の面積を外部端子側面の面積より小さくしているので、再配線層に占めるポストベースの割合を小さくすることができ、再配線層を複層構造とすることなく、再配線の引き廻し自由度を高め、複雑な外部端子配置や外部端子密度の増加に対応することができる。しかも、これらの発明の半導体装置は、メタルポストの外部端子側面の面積は充分に確保できるので、メタルポストと外部端子の接合強度にも優れ、また、球状のメタルポストと異なり、メタルポストが応力により壊れたり、剥がれたりする恐れもなく、信頼性にも優れる。さらには、外部端子を接合する前に行うテストにおける、テスター針（プローブ）とメタルポストのアライメントも容易である。
また、これらの発明では、メタルポストの外部端子側面の面積が、再配線層側面の面積より大きいという条件を充足しつつ、比較的容易にメタルポストを形成することができ、好適である。
なお、前記半導体装置では、前記外部端子の最大断面積が、前記メタルポストの前記外部端子側面の面積より大きいことが好ましい。かかる構成とすることで、外部端子をメタルポストに載せやすくなり、メタルポストと外部端子の接合強度をより高めることができる。また、外部端子を接合する前に行うテストにおける、テスター針（プローブ）とメタルポストのアライメントも容易になる。

本発明によれば、再配線層を複層構造とすることなく、再配線の引き廻し自由度を高め、複雑な外部端子配置や外部端子密度の増加に対応でき、メタルポストと外部端子の接合強度にも優れ、信頼性に優れたＷＬ−ＣＳＰ型半導体装置の製造方法を提供することができる。

「半導体装置の構造」
次に、図面に基づいて、本発明に係る一実施形態のＷＬ−ＣＳＰ型半導体装置の構造について説明する。図１（ａ）は、再配線層及び外部端子を再配線層側から見た概略平面図、図１（ｂ）は、Ａ−Ａ’概略断面図、図２は、Ｂ−Ｂ’概略断面図である。なお、これらの図は模式図であり、縮尺等については図面毎に適宜変更してある。
本実施形態では、特にメタルポスト形状が特徴的なものとなっている。

図２に示すように、本実施形態の半導体装置１は、パッド電極１５が形成された半導体チップ３上に、パッド電極１５に接続された再配線層２７と、これに接続され電極部７をなすメタルポスト３０及び外部端子３１とが形成されて概略構成されている。

詳細には、半導体チップ３は、集積回路を形成した後のシリコン基板１３と、その表面に形成された複数のパッド電極１５とを備えている。また、半導体チップ３表面には、パッド電極１５の上面を開口するように、パッシベーション膜１９が形成されている。パッシベーション膜１９は、ＳｉＯ_２／ＳｉＮ積層膜等からなり、高い耐熱性及び電気絶縁性を有している。

絶縁部１１は、パッシベーション膜１９上に、保護膜２１及び封止樹脂２３を順次重ねたものである。
保護膜２１はポリイミド等からなり、パッシベーション膜１９の表面１９ａ、及び、パッド電極１５とパッシベーション膜１９とにより画定された開孔部２２の側壁面を覆うように形成されている。
封止樹脂２３は、保護膜２１の表面２１ａや半導体チップ３の主面３ａを覆うと共に、メタルポスト３０及び後記配線部９を封止するように形成されている。

配線部９は、パッド電極１５と保護膜２１とにより画定された開孔部２４を埋めると共に、絶縁部１１の保護膜２１と封止樹脂２３との間を通りメタルポスト３０の下端まで延びて形成されている。この配線部９は、アンダーバリアメタル（ＵＢＭ）層２５及び再配線層２７を保護膜２１の表面２１ａから順次重ねて構成されている。ＵＢＭ層２５は、チタン（又はクロム）／銅積層膜等からなり、再配線層２７は、銅等から形成されている。再配線層２７は図１に示すように、パッド電極１５から引き廻された再配線２７ａと、各再配線２７ａの端部に設けられ、再配線２７ａより幅広の平面視円状のポストベース２７ｂとからなっている。ＵＢＭ層２５は再配線層２７よりも充分に薄く形成されており、ＵＢＭ層２５は例えば下層０．１８μｍ上層０．６μｍの積層膜、再配線層２７の厚さは例えば４〜５μｍとなっている。

電極部７は、再配線層２７のポストベース２７ｂ上に形成され、平面視円状の銅等からなるメタルポスト３０と、その上端に接合された、半田ボール等の外部端子３１とから構成されている。メタルポスト３０はその周囲が封止樹脂２３により封止されており、その外部端子側面３０ｂが封止樹脂２３の表面２３ａと略面一になっている。そして、外部端子３１は封止樹脂２３の表面２３ａから突出して配置されている。

本実施形態では、メタルポスト３０が再配線層２７側から外部端子３１側に向けてテーパ状に拡径され、再配線層側面３０ａから外部端子側面３０ｂに向けて連続的に断面積が大きくなっている。すなわち、メタルポスト３０の外部端子側面３０ｂの面積が、再配線層側面３０ａの面積より大きくなっている。なお、本明細書において、「断面積」は、基板面に平行な断面の面積を意味する。
さらに、外部端子３１の最大径が、メタルポスト３０の最大径（外部端子側面３０ｂの径）より大きく、外部端子３１の最大断面積が、メタルポスト３０の外部端子側面３０ｂの面積より大きく構成されている。
本明細書で言う「径」は、メタルポストに隣接する再配線群（ラインアンドスペース）を横切る方向（図１（ａ）のＡ−Ａ’方向）における平面視長さを意味するものとする。

本実施形態では、メタルポスト３０の形状を上記の如くテーパ状とし、メタルポスト３０の再配線層側面３０ａの面積を外部端子側面３０ｂの面積より小さくしたので、再配線層２７に占めるポストベース２７ｂの割合が小さく、再配線層２７を複層構造とすることなく、再配線２７ａの引き廻し自由度が高くなっている。例えば、外部端子のピッチ、再配線の線幅及びピッチを同一としても、図１（ｂ）、図７に示すように、従来に比して隣接する外部端子３１間に存在する再配線２７ａ数を多くすることができる。
そのため、外部端子配置の設計自由度が高く、複雑な外部端子配置にも対応でき、また、外部端子の狭ピッチ化、すなわち外部端子密度の増加、及びこれに繋がる高密度実装化にも対応することができる。しかも、本実施形態の半導体装置１は、端子ベースであるメタルポスト３０の外部端子側面３０ｂの面積は充分に確保できるので、メタルポスト３０と外部端子３１の接合強度が充分に確保され、また、球状のメタルポストと異なり、メタルポスト３０が応力により壊れたり、剥がれたりする恐れもなく、信頼性にも優れる。
さらには、外部端子３１を接合する前に行うテストにおける、テスター針（プローブ）とメタルポスト３０のアライメントも容易である。

特に、本実施形態では、外部端子３１の最大断面積を、メタルポスト３０の外部端子側面３０ｂの面積より大きくしたので、外部端子３１をメタルポスト３０に載せやすく、メタルポスト３０と外部端子３１の接合強度をより高めることができる。また、外部端子３１を接合する前に行うテストにおける、テスター針（プローブ）とメタルポスト３０のアライメントも容易になる。

さらに、本実施形態では、再配線２７ａの引き廻し自由度が高いため、ＷＬ−ＣＳＰ型半導体装置の用途も拡大することができる。例えば、再配線２７ａ数は従来と同じにすれば、各再配線２７ａの線幅を広くし、より大きな電流を流すこともできるので、電流の大きな集積回路にも対応することができる。

「他の態様」
上記実施形態では、メタルポスト３０の形状をテーパ状としたが、メタルポスト３０の再配線層側面３０ａの面積を外部端子側面３０ｂの面積より小さくすれば、同様の効果が得られる。メタルポスト３０の形状としては、かかる条件を充足しつつ、比較的容易にメタルポスト３０を形成できることから、再配線層２７側から外部端子３１側に向けて断面積が大きくなっているものが好ましい。

メタルポスト３０の好適な他の形状例としては、
（i）下から上に向けて、傾斜角が大きくなっているもの（全体がディンプル状のもの）（図３（ａ））、
（ii）下部がテーパ状で上部が柱状のもの（図３（ｂ））、
（iii）下部が柱状で上部がディンプル状のもの（図３（ｃ））、
（iv）上部と下部が異なる径の柱状のもの（図３（ｄ））、
（v）下部が柱状で上部がテーパ状のもの（図３（ｅ））、
（Vi）（i）とは逆に、下から上に向けて、傾斜角が小さくなっているもの（図３（ｆ））、
（Vii）上部と下部が傾斜の異なるテーパ状のもの（図３（ｇ）、（ｈ））等が挙げられる。

「半導体装置の製造方法」
次に、図面に基づいて、上記の半導体装置１の製造方法について説明する。図４、図５は工程図であり、図２に対応する断面図である。

はじめに、図４（ａ）〜（ｃ）に示すように、半導体チップ３表面に、パッド電極１５の上面を開口するようにパッシベーション膜１９を成膜し、さらに、その表面１９ａ及び開孔部２２の側壁面に保護膜２１を成膜し、その表面２１ａ及び開孔部２４の側壁面及び底面にＵＢＭ層２５を成膜する。

次いで、同図（ｄ）に示すように、フォトレジストの塗布・露光・現像により、再配線層２７を形成する部分を除くＵＢＭ層２５の表面２５ａに第１のレジスト膜４１を形成する。これをマスクとし、ＵＢＭ層２５に電流を流し選択電界メッキにより銅等を成長させ、再配線層２７（再配線２７ａ及びポストベース２７ｂ）を形成する。その後、同図（ｅ）に示すように、第１のレジスト膜４１を剥離する。

次に、図５（ａ）、（ｂ）に示すように、メタルポスト形成用にフォトレジスト４３を塗布し、これをフォトマスク４４にて露光し、さらに現像することで、再配線層２７のメタルベース２７ｂ上に、メタルポスト３０の再配線層側面３０ａと同一径のストレートな開孔部３２を開孔する。その後、紫外線等を照射してフォトレジスト４３を硬化する。用いるフォトレジスト４３は特に制限はないが、ノボラック樹脂等が好ましい。
さらに、同図（ｃ）に示すように、開孔部３２に対して、酸素プラズマアッシングを施すことで、開孔部３２の上端側を拡径してテーパ状とし、さらに、同図（ｄ）に示すように、９０〜２００℃程度、好ましくは１３０〜１７０℃程度、特に好ましくは１６０℃程度で、加熱リフローすることでアッシングした部分の表面を滑らかにする。

なお、酸素プラズマアッシングの代わりに、ＣＦ_４／ＣＨＦ_３／Ｈｅ（ＡｒやＮ_２でも可）等によるドライエッチングにて、開孔部３２をテーパ状とすることもできる。また、酸素プラズマアッシングとドライエッチングを併用することも差し支えない。
また、ドライ処理の他、図５（ｂ）に示す如くフォトレジスト４３をパターニングした後、エッジを加熱リフローすることで、開孔部３２の表面に緩やかなテーパを付与することもできる。
その他、フォトレジスト４３を特性の異なる２層構成とする、フォトレジスト４３の上部のみを処理するなどして、フォトレジスト４３の上部の溶解度を下部より大きくし、全体を同一条件で現像することで、開孔と同時にテーパを付与することもできる。

以上のようにして形成した第２のレジスト膜をマスクとし、同図（ｄ）に示すように、開孔部３２内に銅ポスト等のメタルポスト３０を選択電界メッキにて成長させ、その後、同図（ｅ）に示すように、第２のレジスト膜を剥離することで、テーパ状のメタルポスト３０が形成される。

次に、同図（ｆ）に示すように、再配線層２７をマスクにイオンミーリングやウエットエッチング、ドライエッチング等にて不要領域のＵＢＭ層２５を除去することで、再配線２７ａを各々分離する。
最後に、同図（ｇ）に示すように、保護膜２１の表面を覆うと共に、メタルポスト３０の外部端子側面が露出するように配線部９及びメタルポスト３０を封止樹脂２３にて封止し、さらにメタルポスト３０上に半田ボール等の外部端子３１を接合し、半導体装置１が完成する。

以上説明したように、テーパ状のメタルポスト３０は、第２のレジスト膜の形成工程（図５（ａ）〜（ｄ））を工夫することで、比較的容易に形成することができる。図３（ａ）、（ｆ）のメタルポスト３０も同様に、比較的容易に形成することができる。
このように、メタルポスト３０の形状を、再配線層２７側から外部端子３１側に向けて連続的に断面積が大きくなるように構成することで、メタルポスト３０の外部端子側面３０ｂの面積が、再配線層側面３０ａの面積より大きいという条件を充足しつつ、比較的容易にメタルポスト３０を形成することができ、好適である。

図３（ｂ）〜（ｅ）、（ｇ）、（ｈ）のメタルポスト３０は、２段のレジスト膜を形成することで、同様に形成することができる。
すなわち、図３（ｄ）のメタルポスト３０は図６（ａ）に示すように、径の異なるストレートな開孔部を有する２段のレジスト膜４３ａ及び４３ｂを形成し、選択電界メッキにてメタルポスト３０を成長させることで形成できる。
図３（ｂ）、（ｃ）、（ｅ）、（ｇ）、（ｈ）のメタルポスト３０は、図６（ａ）に示す２段のレジスト膜を形成した後、図６（ｂ）に示すように、レジスト膜４３ａ及び／又は４３ｂに対して酸素プラズマアッシングやＣＦ_４／ＣＨＦ_３／Ｈｅ等によるドライエッチングを施して少なくとも一方の開孔部を拡径し、選択電界メッキにてメタルポスト３０を成長させることで形成できる。なお、図６（ｂ）では、例として図３（ｃ）のメタルポスト３０を形成する場合について図示してある。
図３（ｂ）〜（ｅ）、（ｇ）、（ｈ）のメタルポスト３０は、２段のレジスト膜を形成するため、テーパ状やディンプル状のものに比して製造工程は複雑となる。但し、メタルポスト３０の外部端子３１側の径がポストベース２７ｂに対して比較的大きく確保できるので、再配線２７ａの配線の自由度や配線幅の確保、メタルポスト３０と外部端子３１との接合強度等の面で、好適である。

本発明のＷＬ−ＣＳＰ型半導体装置は、高密度実装対応の表面実装型半導体装置であり、小型軽量かつ高性能な携帯電話や情報端末等の電子機器部品等として好ましく利用できる。

本発明に係る一実施形態のＷＬ−ＣＳＰ型半導体装置を示す図であり、（ａ）は平面図、（ｂ）はＡ−Ａ’断面図である。 図１のＷＬ−ＣＳＰ型半導体装置のＢ−Ｂ’断面図である。 メタルポストのその他の形状例を示す図である 図１のＷＬ−ＣＳＰ型半導体装置の製造方法を示す工程図である。 図１のＷＬ−ＣＳＰ型半導体装置の製造方法を示す工程図である。 図３（ｂ）〜（ｅ）、（ｇ）、（ｈ）のメタルポストの形成方法を示す図である。 従来のＷＬ−ＣＳＰ型半導体装置を示す断面図である。

符号の説明

１・・・ＷＬ−ＣＳＰ型半導体装置、１５・・・パッド電極、２３・・・封止樹脂、２７・・・再配線層、３０・・・メタルポスト、３０ａ・・・メタルポストの再配線層側面、３０ｂ・・・メタルポストの外部端子側面、３１・・・外部端子

Claims (2)

1. パッド電極に接続された再配線層上に、周囲を樹脂封止されたメタルポストが形成され、該メタルポストの表面に外部端子が接合されたチップサイズパッケージ型の半導体装置を製造する方法であって、
   メタルポスト形成用フォトレジストにストレートな開孔部を開孔した後、その開孔部に対して酸素プラズマアッシング又はドライエッチングを施すことで、前記メタルポスト形成用フォトレジストに上端側を拡径した開孔部を形成し、
   この上端側を拡径した開孔部により、前記外部端子側面の面積が前記再配線層側面の面積より大きいメタルポストを形成することを特徴とする半導体装置の製造方法。
2. 前記上端側を拡径した開孔部を形成したフォトレジストを加熱リフローすることにより、前記上端側を拡径した開孔部の表面を滑らかにすることを特徴とする請求項１に記載の半導体装置の製造方法。

Images