JP2004281898A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP2004281898A JP2004281898A JP2003073927A JP2003073927A JP2004281898A JP 2004281898 A JP2004281898 A JP 2004281898A JP 2003073927 A JP2003073927 A JP 2003073927A JP 2003073927 A JP2003073927 A JP 2003073927A JP 2004281898 A JP2004281898 A JP 2004281898A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- electrode
- passivation film
- semiconductor device
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Abstract
【解決手段】半導体装置は、電極14を有する半導体基板10と、第1の開口22を有し、電極14の一部が第1の開口22から露出するように半導体基板10の電極14が形成された面に設けられたパッシベーション膜20と、第2の開口32を有し、電極14の第1の開口32から露出した部分が第2の開口32から露出するようにパッシベーション膜20を覆う、半導体基板10の電極14が形成された側に設けられた樹脂層30と、を有する。樹脂層30は、パッシベーション膜20側の面における第2の開口32を形成する端部34が第1の開口32の内側面24上に配置されるように形成されてなる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【0002】
【発明の背景】
半導体装置のパッケージとして、CSP(チップスケール/サイズパッケージ)の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術(ウエハレベルパッケージ)が開発されている。この方法で製造されたパッケージ(例えばウエハレベルCSP)は、外部寸法が半導体チップ寸法になっているため、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【0003】
本発明の目的は、信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【0004】
【課題を解決するための手段】
(1)本発明に係る半導体装置は、集積回路が形成されており、電極を有する半導体基板と、
第1の開口を有し、前記電極の一部が前記第1の開口から露出するように前記半導体基板の前記電極が形成された面に設けられたパッシベーション膜と、
第2の開口を有し、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出するように前記パッシベーション膜を覆う、前記半導体基板の前記電極が形成された側に設けられた樹脂層と、
を有し、
前記樹脂層は、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記第1の開口の内側面上に配置されるように形成されてなる。本発明によれば、樹脂層の一部が第1の開口の内側面上に配置される。そのため、樹脂層が収縮した場合でも、樹脂層とパッシベーション膜とが剥離しにくい、信頼性の高い半導体装置を提供することができる。
(2)本発明に係る半導体装置は、集積回路が形成されており、電極を有する半導体基板と、
第1の開口を有し、前記電極の一部が前記第1の開口から露出するように前記半導体基板の前記電極が形成された面に設けられたパッシベーション膜と、
第2の開口を有し、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出するように前記パッシベーション膜を覆う、前記半導体基板の前記電極が形成された側に設けられた樹脂層と、
を有し、
前記樹脂層は、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記電極と前記パッシベーション膜との重複領域内に配置されるように形成されてなる。本発明によれば、樹脂層の一部が電極とパッシベーション膜との重複領域内に配置される。そのため、樹脂が収縮した場合でも、樹脂層とパッシベーション膜とが剥離しにくい、信頼性の高い半導体装置を提供することができる。
(3)この半導体装置において、
前記第1の開口は、前記電極から離れる方向に向かって広くなるテーパ穴であってもよい。
(4)本発明に係る回路基板には、上記半導体装置が実装されてなる。
(5)本発明に係る電子機器は、上記半導体装置を有する。
(6)本発明に係る半導体装置の製造方法は、第1の開口を有するパッシベーション膜が形成された、電極を有し集積回路が形成されてなる半導体基板に、第2の開口を有する樹脂層を形成することを含み、
前記パッシベーション膜は、前記半導体基板の前記電極が形成された面に、前記第1の開口から前記電極の一部が露出するように形成されてなり、
前記樹脂層を、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出し、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記第1の開口の内側面上に配置されるように形成する。本発明によれば、樹脂層を、その一部が第1の開口の内側面上に配置されるように形成する。そのため、樹脂が収縮した場合でも、樹脂層とパッシベーション膜とが剥離しにくい、信頼性の高い半導体装置を製造することができる。
(7)本発明に係る半導体装置の製造方法は、第1の開口を有するパッシベーション膜が形成された、電極を有し集積回路が形成されてなる半導体基板に、第2の開口を有する樹脂層を形成することを含み、
前記パッシベーション膜は、前記半導体基板の前記電極が形成された面に、前記第1の開口から前記電極の一部が露出するように形成されてなり、
前記樹脂層を、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出し、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記電極と前記パッシベーション膜との重複領域内に配置されるように形成する。本発明によれば、樹脂層を、その一部が電極とパッシベーション膜との重複領域内に配置されるように形成する。そのため、樹脂が収縮した場合でも、樹脂層とパッシベーション膜とが剥離しにくい、信頼性の高い半導体装置を製造することができる。
(8)この半導体装置の製造方法において、
前記第1の開口は、前記電極から離れる方向に向かって広くなるテーパ穴であってもよい。
【0005】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【0006】
図1は、本発明の実施の形態に係る半導体装置の断面図である。半導体装置は、半導体基板10を有する。半導体基板10は、半導体チップであってもよいし、半導体ウエハであってもよい。半導体基板10には、1つ又は複数の集積回路12が形成されている。半導体チップには1つの集積回路12が形成され、半導体ウエハには複数の集積回路12が形成されている。半導体基板10には、複数の電極(例えばパッド)14が形成されている。電極14は、例えばAlで形成されてもよい。電極14は、集積回路12に電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない電極を、電極14としてもよい。
【0007】
半導体装置は、パッシベーション膜20を有する。パッシベーション膜20は、半導体基板10の集積回路12の機能を保護するための保護膜の役割を果たすものであってもよい。パッシベーション膜20には、第1の開口22が形成されている。パッシベーション膜20は、第1の開口22から電極14の一部が露出するように、半導体基板10の電極14が形成された面に設けられている。第1の開口22は、電極14から離れる方向に向かって広くなるテーパ穴であってもよい。パッシベーション膜20は、SiN、SiO2、ポリイミド樹脂等によって形成されてもよい。
【0008】
半導体装置は、樹脂層30を有する。樹脂層30には、第2の開口32が形成されている。樹脂層30は、電極14の第1の開口22から露出した部分16が第2の開口32から露出するようにパッシベーション膜20を覆っている。樹脂層30は、半導体基板10の電極14が形成された側に設けられている。樹脂層30は、パッシベーション膜20側の面における第2の開口32を形成する端部34が第1の開口22の内壁面24上に配置されるように形成されてなる。なお、端部34が電極14とパッシベーション膜20との重複領域内に配置されるように、樹脂層30が形成されてもよい。樹脂層30は、応力緩和機能を有していてもよい。樹脂層30は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;Benzocyclobutene)、ポリベンゾオキサゾール(PBO;Polybenzoxazole)等の樹脂で形成することができる。樹脂層30は、半導体基板10と外部端子46との間に形成されてもよい。
【0009】
上述したように、本実施の形態に係る半導体装置の樹脂層30は、パッシベーション膜20側の面における第2の開口32を形成する端部34が第1の開口22の内壁面24上に配置されるように形成されてなる。そのため、樹脂層30が熱などの影響を受けて収縮した場合等でも、樹脂層30の端部34がストッパーとなって、樹脂層30の変形を軽減することができる。そのため、樹脂層30とパッシベーション膜20とが剥離しにくい、信頼性の高い半導体装置を提供することができる。なお、端部34が電極14とパッシベーション膜20との重複領域内に配置された場合も、同様の効果を得ることができる。
【0010】
半導体装置は、1つ又は複数の配線40を有してもよい。各配線40は、1層又は複数層で形成されてもよい。配線40は、電極14の第1の開口22から露出した部分16の全てを覆っていてもよい。配線40は、電極14から樹脂層30の上面(パッシベーション膜20側とは反対側の面)に至るように形成されてなる。図1に示すように、配線40は、第1及び第2の開口22,32の内壁面に形成された部分を有していてもよい。言い換えると、配線40は、第1及び第2の開口22,32が形成された領域内に凹部42を有するように形成されてもよい。この場合、配線40の凹部42にレジスト50が入り込む。そのため、レジスト層50と配線40との接触面積が大きくなり、レジスト層50が剥離しにくくなることから、信頼性の高い半導体装置を製造することができる。ただし、これとは別に、配線40を、凹部42を有しないように形成してもよい。すなわち、第1及び第2の開口22,32には、導電部材が充填されていてもよい。
【0011】
半導体装置は、複数の外部端子46を有してもよい。外部端子46は、配線40に電気的に接続されている。外部端子46は、配線40のランド48の上に形成されてもよい。外部端子46は、導電性を有する金属(例えば合金)であって、溶融させて電気的な接続を図るもの(例えばハンダ)である。外部端子46は、軟ろう(soft solder)又は硬ろう(hard solder)のいずれで形成されてもよい。外部端子46は、球状をなしてもよく、例えばハンダボールであってもよい。
【0012】
半導体装置は、レジスト層50を有してもよい。レジスト層50は、配線40の少なくとも一部を覆っている。配線40が凹部42を有するように形成される場合、レジスト層の一部が凹部42内に充填されるように、レジスト層50が形成されてもよい(図1参照)。配線40の、外部端子46が設けられた部分を除いた部分を全てレジスト層50で覆うことで、配線40の酸化、腐食を防止し、電気的な不良を防止することができる。レジスト層50は、配線40のランド48の少なくとも中央部を除いて形成されてもよい。レジスト層50は、ランド48の周縁部を覆ってもよい。
【0013】
半導体装置は、図示しない被覆層を有してもよい。被覆層はレジスト層50上に形成されてもよい。被覆層は、外部端子46の根本部(下端部)を覆うように形成してもよい。被覆層は、レジスト層50上に形成された部分と、この部分から立ち上がって外部端子46の根本部を覆う部分とを有してもよい。被覆層によって外部端子46の少なくとも根元部を補強することができる。そのため、半導体装置が回路基板に実装された後に、被覆層によって外部端子46への応力の集中を分散させることができる。
【0014】
半導体基板10が半導体チップである場合、半導体装置は、そのパッケージサイズが半導体チップにほぼ等しくなり、CSPに分類することができる。あるいは、応力緩和機能を備えるフリップチップであるということもできる。
【0015】
本実施の形態に係る半導体装置は、以上のように形成されてなり、以下その製造方法を説明する。本実施の形態では、電極14を有し集積回路12が形成されてなる半導体基板10に、第2の開口32を有する樹脂層30を形成することを含む。半導体基板10には、予めパッシベーション膜20が形成されてなる。なお、パッシベーション膜20は、先に説明した内容が適用される。また、半導体基板10は、半導体チップであってもよく、半導体ウエハであってもよい。半導体ウエハを半導体基板10とした場合、複数の半導体装置を一括で製造することが可能なため、効率よく半導体装置を製造することができる。
【0016】
本実施の形態では、樹脂層30を、電極14の第1の開口22から露出した部分16が第2の開口32から露出するように形成する。また、樹脂層30を、パッシベーション膜20側の面における第2の開口32を形成する端部34が第1の開口22の内側面24上に配置されるように形成する。なお、端部34が電極14とパッシベーション膜20との重複領域内に配置されるように、樹脂層30を形成してもよい。半導体基板10の電極14が形成された側に、少なくとも第1の開口22を覆うように樹脂層を形成した後に、フォトリソグラフィ技術を適用して第2の開口32を形成することで、樹脂層30を形成してもよい。すなわち、マスクを介して感光性の樹脂層30にエネルギーを照射、現像して第2の開口32を形成してもよい。エネルギーを照射する領域を制御することで、端部34が内壁面24上に(あるいは、電極14とパッシベーション膜20との重複領域内に)配置されるように、樹脂層30を形成してもよい。なお、樹脂層30はポジ型及びネガ型レジストであることを問わない。または、非感光性の樹脂層をエッチングして第2の開口32を形成することで、樹脂層30を形成してもよい。
【0017】
次に、配線40を形成する。既に公知となっているいずれの方法によって、配線40を形成してもよい。凹部42を有するように配線40を形成する場合、例えば、スパッタリング等によって配線40を形成してもよいし、無電解メッキで配線40を形成するアディティブ法を適用してもよい。あるいは、インクジェット方式によって、導電ペーストを塗布することで、配線40を形成してもよい。
【0018】
最後に、外部端子46、レジスト層50、被覆層(図示せず)等を形成し、半導体基板10が半導体ウエハである場合、個々の半導体装置1に切り出す工程を経て、本実施の形態に係る半導体装置1を製造することができる。なお、図2には、本実施の形態に係る半導体装置1が実装された回路基板1000を示す。また、半導体装置1を有する電子機器として、図3にはノート型パーソナルコンピュータ2000を、図4には携帯電話3000を、それぞれ示す。
【0019】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果をそうする構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図2】図2は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図3】図3は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図4】図4は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
10 半導体基板、 12 集積回路、 14 電極、 20 パッシベーション膜、 22 第1の開口、 24 内壁面、 30 樹脂層、 32 第2の開口、 34 端部
Claims (8)
- 集積回路が形成されており、電極を有する半導体基板と、
第1の開口を有し、前記電極の一部が前記第1の開口から露出するように前記半導体基板の前記電極が形成された面に設けられたパッシベーション膜と、
第2の開口を有し、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出するように前記パッシベーション膜を覆う、前記半導体基板の前記電極が形成された側に設けられた樹脂層と、
を有し、
前記樹脂層は、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記第1の開口の内側面上に配置されるように形成されてなる半導体装置。 - 集積回路が形成されており、電極を有する半導体基板と、
第1の開口を有し、前記電極の一部が前記第1の開口から露出するように前記半導体基板の前記電極が形成された面に設けられたパッシベーション膜と、
第2の開口を有し、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出するように前記パッシベーション膜を覆う、前記半導体基板の前記電極が形成された側に設けられた樹脂層と、
を有し、
前記樹脂層は、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記電極と前記パッシベーション膜との重複領域内に配置されるように形成されてなる半導体装置。 - 請求項1又は請求項2記載の半導体装置において、
前記第1の開口は、前記電極から離れる方向に向かって広くなるテーパ穴である半導体装置。 - 請求項1から請求項3のいずれかに記載の半導体装置が実装された回路基板。
- 請求項1から請求項3のいずれかに記載の半導体装置を有する電子機器。
- 第1の開口を有するパッシベーション膜が形成された、電極を有し集積回路が形成されてなる半導体基板に、第2の開口を有する樹脂層を形成することを含み、
前記パッシベーション膜は、前記半導体基板の前記電極が形成された面に、前記第1の開口から前記電極の一部が露出するように形成されてなり、
前記樹脂層を、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出し、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記第1の開口の内側面上に配置されるように形成する半導体装置の製造方法。 - 第1の開口を有するパッシベーション膜が形成された、電極を有し集積回路が形成されてなる半導体基板に、第2の開口を有する樹脂層を形成することを含み、
前記パッシベーション膜は、前記半導体基板の前記電極が形成された面に、前記第1の開口から前記電極の一部が露出するように形成されてなり、
前記樹脂層を、前記電極の前記第1の開口から露出した部分が前記第2の開口から露出し、前記パッシベーション膜側の面における前記第2の開口を形成する端部が前記電極と前記パッシベーション膜との重複領域内に配置されるように形成する半導体装置の製造方法。 - 請求項6又は請求項7記載の半導体装置の製造方法において、
前記第1の開口は、前記電極から離れる方向に向かって広くなるテーパ穴である半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073927A JP2004281898A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003073927A JP2004281898A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004281898A true JP2004281898A (ja) | 2004-10-07 |
Family
ID=33289705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003073927A Withdrawn JP2004281898A (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281898A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006054606A1 (ja) * | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
JP2011091453A (ja) * | 2004-11-16 | 2011-05-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2011179941A (ja) * | 2010-03-01 | 2011-09-15 | Seiko Epson Corp | センサーデバイス、センサーデバイスの製造方法、モーションセンサー及びモーションセンサーの製造方法 |
JP2012079751A (ja) * | 2010-09-30 | 2012-04-19 | Seiko Epson Corp | センサーデバイス、モーションセンサー、電子機器 |
JP2014192189A (ja) * | 2013-03-26 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
JP2014222233A (ja) * | 2014-06-24 | 2014-11-27 | セイコーエプソン株式会社 | センサーデバイス及びモーションセンサー |
JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
JPWO2014132938A1 (ja) * | 2013-02-28 | 2017-02-02 | 株式会社村田製作所 | 半導体装置およびesd保護デバイス |
US9633989B2 (en) | 2013-02-28 | 2017-04-25 | Murata Manufacturing Co., Ltd. | ESD protection device |
US9704799B2 (en) | 2013-02-28 | 2017-07-11 | Murata Manufacturing Co., Ltd. | Semiconductor device |
US9741709B2 (en) | 2013-04-05 | 2017-08-22 | Murata Manufacturing Co., Ltd. | ESD protection device |
-
2003
- 2003-03-18 JP JP2003073927A patent/JP2004281898A/ja not_active Withdrawn
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10431516B2 (en) | 2004-11-16 | 2019-10-01 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
WO2006054606A1 (ja) * | 2004-11-16 | 2006-05-26 | Rohm Co., Ltd. | 半導体装置および半導体装置の製造方法 |
US11069591B2 (en) | 2004-11-16 | 2021-07-20 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8928156B2 (en) | 2004-11-16 | 2015-01-06 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9601441B2 (en) | 2004-11-16 | 2017-03-21 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8575764B2 (en) | 2004-11-16 | 2013-11-05 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8786106B2 (en) | 2004-11-16 | 2014-07-22 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9111819B2 (en) | 2004-11-16 | 2015-08-18 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2011091453A (ja) * | 2004-11-16 | 2011-05-06 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
US7714448B2 (en) | 2004-11-16 | 2010-05-11 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US9312228B2 (en) | 2004-11-16 | 2016-04-12 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP2011179941A (ja) * | 2010-03-01 | 2011-09-15 | Seiko Epson Corp | センサーデバイス、センサーデバイスの製造方法、モーションセンサー及びモーションセンサーの製造方法 |
JP2012079751A (ja) * | 2010-09-30 | 2012-04-19 | Seiko Epson Corp | センサーデバイス、モーションセンサー、電子機器 |
US9824955B2 (en) | 2013-02-28 | 2017-11-21 | Murata Manufacturing Co., Ltd. | Semiconductor device |
JPWO2014132938A1 (ja) * | 2013-02-28 | 2017-02-02 | 株式会社村田製作所 | 半導体装置およびesd保護デバイス |
US9607976B2 (en) | 2013-02-28 | 2017-03-28 | Murata Manufacturing Co., Ltd. | Electrostatic discharge protection device |
US9633989B2 (en) | 2013-02-28 | 2017-04-25 | Murata Manufacturing Co., Ltd. | ESD protection device |
US9704799B2 (en) | 2013-02-28 | 2017-07-11 | Murata Manufacturing Co., Ltd. | Semiconductor device |
JP2014192189A (ja) * | 2013-03-26 | 2014-10-06 | Seiko Epson Corp | 半導体装置 |
US9741709B2 (en) | 2013-04-05 | 2017-08-22 | Murata Manufacturing Co., Ltd. | ESD protection device |
US10020298B2 (en) | 2013-04-05 | 2018-07-10 | Murata Manufacturing Co., Ltd. | ESD protection device |
JP2014222233A (ja) * | 2014-06-24 | 2014-11-27 | セイコーエプソン株式会社 | センサーデバイス及びモーションセンサー |
US10256211B2 (en) | 2014-07-28 | 2019-04-09 | Intel Corporation | Multi-chip-module semiconductor chip package having dense package wiring |
JP2016532302A (ja) * | 2014-07-28 | 2016-10-13 | インテル・コーポレーション | 密なパッケージ配線を有するマルチチップモジュールの半導体チップパッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7582972B2 (en) | Semiconductor device and fabrication method thereof | |
US7294933B2 (en) | Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
US20030104686A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
JP2012028708A (ja) | 半導体装置 | |
JP2004104103A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4232044B2 (ja) | 半導体装置の製造方法 | |
JP2005026301A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004327480A (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
US7365429B2 (en) | Semiconductor device and method for manufacturing the same | |
JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
JP2007027482A (ja) | 半導体装置及びその製造方法 | |
JP2006287094A (ja) | 半導体装置及びその製造方法 | |
JP2003282790A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004140115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004281897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004140116A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004172163A (ja) | 半導体装置及びその製造方法 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3928729B2 (ja) | 半導体装置 | |
JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
JP4359785B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080730 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080926 |