JP2008060298A - 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 - Google Patents

半導体構成体およびその製造方法並びに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008060298A
JP2008060298A JP2006235011A JP2006235011A JP2008060298A JP 2008060298 A JP2008060298 A JP 2008060298A JP 2006235011 A JP2006235011 A JP 2006235011A JP 2006235011 A JP2006235011 A JP 2006235011A JP 2008060298 A JP2008060298 A JP 2008060298A
Authority
JP
Japan
Prior art keywords
columnar electrode
wiring
electrode portion
semiconductor
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006235011A
Other languages
English (en)
Inventor
Shinji Wakizaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2006235011A priority Critical patent/JP2008060298A/ja
Publication of JP2008060298A publication Critical patent/JP2008060298A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】 配線の接続パッド部上面に柱状電極を有する半導体構成体をベース板上に配置した半導体装置において、柱状電極のピッチが一定であっても、柱状電極の上面における直径を大きくし、且つ、配線の接続パッド部間の間隔を広くする。
【解決手段】 半導体構成体２の柱状電極１２は、下部柱状電極部１２ａと該下部柱状電極部１２ａよりも大径の上部柱状電極部１２ｂとの２段構造となっている。これにより、下部柱状電極部１２ａを支持する配線１１の接続パッド部１１ｂ間の間隔を広くすることができ、そこに配置し得る配線１１の引き回し線部１１ｃを２本と多くすることができる。また。上部柱状電極部１２ｂの直径を大きくすることができ、その上に設けられた上層絶縁膜１５にレーザビームの照射によるレーザ加工により形成される開口部１６の直径を大きくすることができる。
【選択図】 図１

Description

この発明は半導体構成体およびその製造方法並びに半導体装置およびその製造方法に関する。
従来の半導体装置には、例えば図１８に示すように、半導体基板５１上に複数の柱状電極５２を有する半導体構成体５３をそれよりも平面サイズの大きいベース板５４上に接着層５５を介して配置し、半導体構成体５３の周囲におけるベース板５４上に絶縁層５６を設け、半導体構成体５３および絶縁層５６上に上層絶縁膜５７を設け、上層絶縁膜５７上に上層配線５８を半導体構成体５３の柱状電極５２に接続させて設け、上層配線５８の接続パッド部を除く部分をオーバーコート膜５９で覆い、上層配線５８の接続パッド部上に半田ボール６０を設けたものがある（例えば、特許文献１参照）。
特開２００５−１４２４６６号公報
上記従来の半導体装置における半導体構成体５３は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、上面に複数の接続パッド６１を有する半導体基板５１上に絶縁膜６２および保護膜６３が設けられ、保護膜６３上に下地金属層６４を含む配線６５が接続パッド６１に接続されて設けられ、配線６５の接続パッド部上面に柱状電極５２が設けられ、配線６５を含む保護膜６３上に封止膜６６がその上面が柱状電極５２の上面と面一となるように設けられた構造となっている。
この場合、配線６５（下地金属層６４を含む）は、接続パッド６１に接続された接続部６５ａと、先端の平面円形状の接続パッド部６５ｂと、その間の引き回し線部６５ｃとからなっている。配線６５の平面円形状の接続パッド部６５ｂ上面に設けられた柱状電極５２は円柱形状である。上層下地金属層７１を含む上層配線５８の一端部は、上層絶縁膜５７にレーザビームの照射によるレーザ加工により形成された円形状の開口部７２を介して柱状電極５２の上面に接続されている。
ここで、上記構成の半導体構成体５３の寸法の一例について説明する。配線６５の引き回し線部６５ｃの線幅および配線６５間の間隔が最小寸法で共に２０μｍ（図１８では２ｍｍに相当する、以下同じ）であるとき、柱状電極５２のピッチを２５０μｍとした場合には、柱状電極５２の直径を１５０μｍとすると、柱状電極５２を支持する配線６５の接続パッド部６５ｂの直径が（片側での許容精度が１０μｍであると両側で２０μｍとなるので）１７０μｍとなり、相隣接する配線６５の接続パッド部６５ｂ間の間隔が８０μｍとなり、相隣接する配線６５の接続パッド部６５ｂ間に配置し得る配線６５の引き回し線部６５ｃの本数が１本となる。
ところで、柱状電極５２の直径は、大きいほど、上層絶縁膜５７にレーザビームの照射によるレーザ加工により形成される円形状の開口部７２の直径を大きくすることができ、上層下地金属層７１を含む上層配線５８の一端部の当該開口部７２を介しての柱状電極５２の上面に対する接合の信頼性が向上し、また当該開口部７２の柱状電極５２に対する位置ずれの許容精度を大きくすることができる。
しかしながら、柱状電極５２のピッチを２５０μｍとした場合において、柱状電極５２の直径を１５０μｍと大きくすると、柱状電極５２を支持する配線６５の接続パッド部６５ｂの直径も１７０μｍと大きくなり、相隣接する配線６５の接続パッド部６５ｂ間の間隔が８０μｍと狭くなり、相隣接する配線６５の接続パッド部６５ｂ間に配置し得る配線６５の引き回し線部６５ｃの本数が１本と少なくなり、配線６５の引き回しに制約を受けることになる。
一方、柱状電極５２のピッチを２５０μｍとした場合において、配線６５の数が多くなり、相隣接する配線６５の接続パッド部６５ｂ間に配置すべき配線６５の引き回し線部６５ｃの本数を例えば２本と多くすると、相隣接する配線６５の接続パッド部６５ｂ間の間隔を１００μｍ以上と広くしなければならず、ひいては柱状電極５２の直径を小さくしなければならず、上層絶縁膜５７にレーザビームの照射によるレーザ加工により形成される円形状の開口部７２の直径も小さくしなければならず、また当該開口部７２の柱状電極５２に対する位置精度として高いものが要求されることになる。
そこで、この発明は、柱状電極の上面における直径を大きくすることができ、且つ、柱状電極を支持する配線の接続パッド部間の間隔を広くすることができる半導体構成体およびその製造方法を提供することを目的とする。
また、この発明は、半導体構成体上に設けられる上層絶縁膜の半導体構成体の柱状電極の上面中央部に対応する部分に形成される開口部の直径を大きくすることができる半導体装置およびその製造方法を提供することを目的とする。
この発明は、上記目的を達成するため、半導体構成体の柱状電極を下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる２段構造としたことを特徴とするものである。
この発明によれば、半導体構成体の柱状電極を下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる２段構造としているので、下部柱状電極部よりも大径の上部柱状電極の直径を比較的大きくすることができ、且つ、上部柱状電極よりも小径の下部柱状電極部を支持する配線の接続パッド部間の間隔を比較的広くすることができる。この結果、相隣接する配線の接続パッド部間に配線の引き回し線部を２本と多く配置することが可能となり、且つ、半導体構成体上に設けられる上層絶縁膜の半導体構成体の柱状電極の上面中央部に対応する部分に形成される開口部の直径を大きくすることが可能となる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂等からなる平面方形状のベース板１を備えている。ベース板１の上面には、ベース板１のサイズよりもある程度小さいサイズの平面方形状の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。
半導体構成体２は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。
接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。絶縁膜６の上面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。
保護膜８の上面には銅等からなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。ここで、配線１１（下地金属層１０を含む）は、接続パッド５に接続された接続部１１ａと、先端の平面円形状の接続パッド部１１ｂと、その間の引き回し線部１１ｃとからなっている。
配線１１の接続パッド部１１ｂ上面には銅からなる柱状電極１２が設けられている。この場合、柱状電極１２は、円柱形状の下部柱状電極部１２ａの上面に該下部柱状電極部１２ａよりも大径の円柱形状の上部柱状電極部１２ｂが設けられた２段構造となっている。上部柱状電極部１２ｂの高さは下部柱状電極部１２ａの高さよりも低くなっている。
配線１１を含む保護膜８の上面にはエポキシ系樹脂等からなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。ここで、半導体構成体２は、シリコン基板４、接続パッド５、絶縁膜６、保護膜８、下地金属層１０、配線１１、柱状電極１２、封止膜１３により構成されている。
半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層１４が設けられている。絶縁層１４は、例えば、エポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂中にシリカフィラー等の無機材料からなる補強材を分散させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
半導体構成体２および絶縁層１４の上面には上層絶縁膜１５がその上面を平坦とされて設けられている。上層絶縁膜１５は、例えば、ガラス布やガラス繊維等からなる基材にエポキシ系樹脂やポリイミド系樹脂等の熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂等の熱硬化性樹脂のみからなっている。
半導体構成体２の柱状電極１２の上部柱状電極部１２ｂの上面中央部に対応する部分における上層絶縁膜１５には円形状の開口部１６が設けられている。上層絶縁膜１５の上面には銅等からなる上層下地金属層１７が設けられている。上層下地金属層１７の上面全体には銅からなる上層配線１８が設けられている。上層下地金属層１７を含む上層配線１８の一端部は、上層絶縁膜１５の開口部１６を介して半導体構成体２の柱状電極１２の上部柱状電極部１２ｂの上面に接続されている。
上層配線１８を含む上層絶縁膜１５の上面にはソルダーレジスト等からなるオーバーコート膜１９が設けられている。上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が設けられている。開口部２０内およびその上方には半田ボール２１が上層配線１８の接続パッド部に接続されて設けられている。
次に、この半導体装置の製造方法の一例について説明するに、まず、半導体構成体２の製造方法の一例について説明する。この場合、まず、図２に示すように、ウエハ状態のシリコン基板（半導体基板）４上にアルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６およびポリイミド系樹脂等からなる保護膜８が設けられ、接続パッド５の中央部が絶縁膜６および保護膜８に形成された開口部７、９を介して露出されたものを用意する。
次に、図３に示すように、絶縁膜６および保護膜８の開口部７、９を介して露出された接続パッド５の上面を含む保護膜８の上面全体に下地金属層１０を形成する。この場合、下地金属層１０は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層１０の上面にメッキレジスト膜３１をパターン形成する。この場合、配線１１形成領域に対応する部分におけるメッキレジスト膜３１には開口部３２が形成されている。次に、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３１の開口部３２内の下地金属層１０の上面に配線１１を形成する。次に、メッキレジスト膜３１を剥離する。
次に、図４に示すように、配線１１を含む下地金属層１０の上面にネガ型の下層メッキレジスト膜３３をパターン形成する。この場合、柱状電極１２の下部柱状電極部１２ａ形成領域に対応する部分における下層メッキレジスト膜３３には円形状の開口部３４が形成されている。次に、下層メッキレジスト膜３３の上面にネガ型の上層メッキレジスト膜３５をパターン形成する。この場合、柱状電極１２の上部柱状電極部１２ｂ形成領域に対応する部分における上層メッキレジスト膜３５には、下層メッキレジスト膜３３の開口部３４よりも大径の円形状の開口部３６が形成されている。
次に、図５に示すように、下地金属層１０をメッキ電流路として銅の電解メッキを行なうことにより、下層メッキレジスト膜３３の開口部３４内の配線１１の接続パッド部１１ｂ上面に下部柱状電極部１２ａを形成し、さらに、上層メッキレジスト膜３５の開口部３６内の下部柱状電極部１２ａの上面に上部柱状電極部１２ｂを連続して形成する。
この場合、上層メッキレジスト膜３５の開口部３６の直径は下層メッキレジスト膜３３の開口部３４の直径よりも大きいので、上層メッキレジスト膜３５の開口部３６内においてはメッキが等方的に推積される。このため、上層メッキレジスト膜３５の開口部３６内に形成される上部柱状電極部１２ｂの上部は盛り上がった形状となる。
また、大径の上部柱状電極部１２ｂの高さは小径の下部柱状電極部１２ａの高さよりも低いので、その合計の高さが一定である場合には、大径の上部柱状電極部１２ｂの高さが小径の下部柱状電極部１２ａの高さよりも高い場合と比較して、メッキ処理時間を短縮することができる。
次に、上層メッキレジスト膜３５および下層メッキレジスト膜３３を剥離し、次いで、配線１１をマスクとして下地金属層１０の不要な部分をエッチングして除去すると、図６に示すように、配線１１下にのみ下地金属層１０が残存される。この状態では、配線１１の接続パッド部１１ｂ上面には、下部柱状電極部１２ａと上部柱状電極部１２ｂとからなる２段構造の柱状電極１２が形成されている。この場合、上部柱状電極部１２ｂの上部は盛り上がっているので、２段構造の柱状電極１２はきのこ形状となっている。
次に、図７に示すように、柱状電極１２および配線１１を含む保護膜８の上面に、スピンコート法、トランスファモールド法等により、エポキシ系樹脂等からなる封止膜１３をその厚さが柱状電極１２の高さとほぼ同じかそれよりもやや厚くなるように形成する。この場合、上部柱状電極部１２ｂの高さが下部柱状電極部１２ａの高さよりも低いので、封止膜１３を形成するための液状樹脂が上部柱状電極部１２ｂのきのこ状の傘部下に回り込みやすくすることができる。
次に、封止膜１３の上面側および柱状電極１２の上部柱状電極部１２ｂの少なくとも盛り上がった上部を研磨し、図８に示すように、柱状電極１２の上部柱状電極部１２ｂの上面を含む封止膜１３の上面を平坦化する。
次に、図９に示すように、シリコン基板４の下面に接着層３を接着する。接着層３は、エポキシ系樹脂、ポリイミド系樹脂等のダイボンド材からなるものであり、加熱加圧により、半硬化した状態でシリコン基板４に固着する。次に、シリコン基板４の下面に固着された接着層３をダイシングテープ（図示せず）に貼り付け、ダイシング工程を経た後に、ダイシングテープから剥がすと、図１０に示すように、シリコン基板４の下面に接着層３を有する半導体構成体２が複数個得られる。
ここで、このようにして得られた半導体構成体２の寸法の一例について説明する。配線１１の引き回し線部１１ｃの線幅および配線１１間の間隔が最小寸法で共に２０μｍ（図１０では２ｍｍに相当する、以下同じ）であるとき、柱状電極１２のピッチを２５０μｍとした場合には、柱状電極１２の下部柱状電極部１２ａの直径を１００μｍとすると、柱状電極１２の下部柱状電極部１２ａを支持する配線１１の接続パッド部１１ｂの直径が（片側での許容精度が１０μｍであると両側で２０μｍとなるので）１２０μｍとなり、相隣接する配線１１の接続パッド部１１ｂ間の間隔が１３０μｍとなり、相隣接する配線１１の接続パッド部１１ｂ間に配置し得る配線１１の引き回し線部１１ｃの本数が２本となる。
このように、この半導体構成体２では、柱状電極１２のピッチを２５０μｍとした場合において、下部柱状電極部１２ａの直径を１００μｍとし、下部柱状電極部１２ａを支持する配線１１の接続パッド部１１ｂの直径を１２０μｍとすると、配線１１の接続パッド部１１ｂ間の間隔を１３０μｍと広くすることができる。この結果、相隣接する配線１１の接続パッド部１１ｂ間に配線１１の引き回し線部１１ｃを２本と多く配置することが可能となる。
一方、柱状電極１２のピッチを２５０μｍとした場合において、相隣接する柱状電極１２の上部柱状電極部１２ｂ間の間隔を５０μｍとすると、柱状電極１２の上部柱状電極部１２ｂの直径は２００μｍとなる。したがって、この半導体構成体２では、相隣接する配線１１の接続パッド部１１ｂ間に配線１１の引き回し線部１１ｃを２本と多く配置することが可能となる上、柱状電極１２の上部柱状電極部１２ｂの直径を２００μｍと大きくすることができる。
次に、図１０に示す半導体構成体２を用いて、図１に示す半導体装置を製造する場合の一例について説明する。まず、図１１に示すように、図１に示す完成された半導体装置を複数個形成することが可能な面積を有するガラス布基材エポキシ樹脂等からなるベース板１を用意する。ベース板１は、限定する意味ではないが、例えば、平面方形状である。
次に、ベース板１の上面の所定の複数箇所に複数の半導体構成体２のシリコン基板４の下面に固着された接着層３を相互に離間させて接着する。ここでの接着は、加熱加圧により、接着層３を本硬化させる。
次に、図１２に示すように、半導体構成体２の周囲におけるベース板１の上面に格子状の絶縁層形成用シート１４ａをピン等で位置決めしながら配置する。格子状の絶縁層形成用シート１４ａは、例えば、エポキシ系樹脂等の熱硬化性樹脂中に補強材を分散させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものである。
次に、半導体構成体２および絶縁層形成用シート１４ａの上面に上層絶縁膜形成用シート１５ａを配置する。上層絶縁膜形成用シート１５ａは、例えば、ガラス布等にエポキシ系樹脂等の熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となしたものである。
次に、一対の加熱加圧板３７、３８を用いて上下から絶縁層形成用シート１４ａおよび上層絶縁膜形成用シート１５ａを加熱加圧する。そして、その後の冷却により、半導体構成体２の周囲におけるベース板１の上面に絶縁層１４が形成され、また、半導体構成体２および絶縁層１４の上面に上層絶縁膜１５が形成される。この場合、上層絶縁膜１５の上面は、上側の加熱加圧板３７の下面によって押さえ付けられるため、平坦面となる。したがって、上層絶縁膜１５の上面を平坦化するための研磨工程は不要である。
次に、図１３に示すように、半導体構成体２の柱状電極１２の上部柱状電極部１２ｂの上面中央部に対応する部分における上層絶縁膜１５に、レーザビームを照射するレーザ加工により、開口部１６を形成する。次に、必要に応じて、上層絶縁膜１５の開口部１６内等に発生したエポキシスミア等をデスミア処理により除去する。
ここで、上述の如く、半導体構成体２の柱状電極１２の上部柱状電極部１２ｂの直径を２００μｍと大きくすることができるので、上層絶縁膜１５にレーザビームの照射によるレーザ加工により形成される円形状の開口部１６の直径を大きくすることができ、また当該開口部１６の柱状電極１２の上部柱状電極部１２ｂに対する位置ずれの許容精度を大きくすることができる。
次に、図１４に示すように、上層絶縁膜１５の開口部１６を介して露出された柱状電極１２の上部柱状電極部１２ｂの上面を含む上層絶縁膜１５の上面全体に、銅の無電解メッキ等により、上層下地金属層１７を形成する。次に、上層下地金属層１７の上面にメッキレジスト膜３９をパターン形成する。この場合、上層配線１８形成領域に対応する部分におけるメッキレジスト膜３９には開口部４０が形成されている。
次に、上層下地金属層１７をメッキ電流路として銅の電解メッキを行なうことにより、メッキレジスト膜３９の開口部４０内の上層下地金属層１７の上面に上層配線１８を形成する。次に、メッキレジスト膜３９を剥離し、次いで、上層配線１８をマスクとして上層下地金属層１７の不要な部分をエッチングして除去すると、図１５に示すように、上層配線１８下にのみ上層下地金属層１７が残存される。
次に、図１６に示すように、上層配線１８を含む上層絶縁膜１５の上面に、スクリーン印刷法やスピンコート法等により、ソルダーレジスト等からなるオーバーコート膜１９を形成する。この場合、上層配線１８の接続パッド部に対応する部分におけるオーバーコート膜１９には開口部２０が形成されている。
次に、オーバーコート膜１９の開口部２０内およびその上方に半田ボール２１を上層配線１８の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、オーバーコート膜１９、上層絶縁膜１５、絶縁層１４およびベース板１を切断すると、図１に示す半導体装置が複数個得られる。
（第２実施形態）
図１７はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、図１７において左側に示すように、下地金属層１０を含む配線１１の一部を、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続された接続パッド部１１ｂのみとした点である。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初用意したものの断面 図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 この発明の第２実施形態としての半導体装置の断面図。 従来の半導体装置の一例の断面図。
符号の説明
１ ベース板
２ 半導体構成体
３ 接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
７ 開口部
８ 保護膜
９ 開口部
１０ 下地金属層
１１ 配線
１１ａ 接続部
１１ｂ 接続パッド部
１１ｃ 引き回し線部
１２ 柱状電極
１２ａ 下部柱状電極部
１２ｂ 上部柱状電極部
１３ 封止膜
１４ 絶縁層
１５ 上層絶縁膜
１６ 開口部
１７ 上層下地金属層
１８ 上層配線
１９ オーバーコート膜
２０ 開口部
２１ 半田ボール

Claims (16)

  1. 半導体基板上に設けられた複数の配線の接続パッド部上に柱状電極が設けられた半導体構成体において、前記柱状電極は、前記配線の接続パッドに接続された下部柱状電極部と、該下部柱状電極部上に設けられた該下部柱状電極部よりも大径の上部柱状電極部とからなることを特徴とする半導体構成体。
  2. 請求項１に記載の発明において、前記上部柱状電極部の高さは前記下部柱状電極部の高さよりも低くなっていることを特徴とする半導体構成体。
  3. 請求項１に記載の発明において、相隣接する前記配線の接続パッド部間に前記配線の引き回し線部が２本配置されていることを特徴とする半導体構成体。
  4. 請求項１に記載の発明において、前記配線を含む前記半導体基板上に封止膜が前記柱状電極の周囲を覆うように設けられていることを特徴とする半導体構成体。
  5. 半導体基板上に複数の配線を形成する工程と、
    前記配線の接続パッドに接続された下部柱状電極部を形成する工程と、
    前記下部柱状電極部上に該下部柱状電極部よりも大径の上部柱状電極部を形成する工程と、
    を含むことを特徴とする半導体構成体の製造方法。
  6. 請求項５に記載の発明において、前記下部柱状電極部および前記上部柱状電極部を形成する工程は、前記配線を含む前記半導体基板上に下部柱状電極部形成用の開口部を有する下層メッキレジスト膜を形成し、前記下層メッキレジスト膜上に上部柱状電極部形成用の開口部を有する上層メッキレジスト膜を形成し、電解メッキにより、前記両メッキレジスト膜の開口部内に前記下部柱状電極部および前記上部柱状電極部を連続して形成し、前記両メッキレジスト膜を剥離する、工程であることを特徴とする半導体構成体の製造方法。
  7. 請求項５に記載の発明において、前記上部柱状電極部をその高さが前記下部柱状電極部の高さよりも低くなるように形成することを特徴とする半導体構成体の製造方法。
  8. 請求項５に記載の発明において、前記配線を含む前記半導体基板上に封止膜を前記柱状電極の周囲を覆うように形成する工程を有することを特徴とする半導体構成体の製造方法。
  9. ベース板と、前記ベース板上に設けられ、半導体基板、該半導体基板上に設けられた複数の配線、該配線の接続パッドに接続された下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる２段構造の柱状電極を有する半導体構成体と、前記半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記半導体構成体および前記絶縁層上に設けられ、前記半導体構成体の柱状電極の上部柱状電極部の上面中央部に対応する部分に開口部を有する上層絶縁膜と、前記上層絶縁膜上に該上層絶縁膜の開口部を介して前記半導体構成体の柱状電極の上部柱状電極部の上面に接続されて設けられた上層配線とを具備することを特徴とする半導体装置。
  10. 請求項９に記載の発明において、前記半導体構成体において、前記上部柱状電極部の高さは前記下部柱状電極部の高さよりも低くなっていることを特徴とする半導体装置。
  11. 請求項９に記載の発明において、前記半導体構成体は、前記配線を含む前記半導体基板上に前記柱状電極の周囲を覆うように設けられた封止膜を有することを特徴とする半導体装置。
  12. ベース板上に、各々が、半導体基板、該半導体基板上に設けられた複数の配線、該配線の接続パッドに接続された下部柱状電極部および該下部柱状電極部よりも大径の上部柱状電極部からなる２段構造の柱状電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記半導体構成体の周囲における前記ベース板上に絶縁層を形成し、且つ、前記半導体構成体および前記絶縁層上に上層絶縁膜を形成する工程と、
    前記半導体構成体の柱状電極の上部柱状電極部の上面中央部に対応する部分における前記上層絶縁膜に開口部を形成する工程と、
    前記上層絶縁膜上に上層配線を前記上層絶縁膜の開口部を介して前記半導体構成体の柱状電極の上部柱状電極部の上面に接続させて形成する工程と、
    前記半導体構成体間における前記上層絶縁膜、前記絶縁層および前記ベース板を切断して半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記上層絶縁膜への前記開口部の形成はレーザビームの照射によるレーザ加工によって行なうことを特徴とする半導体装置の製造方法。
  14. 請求項１２に記載の発明において、前記半導体構成体は、前記配線を含む前記半導体基板上に前記柱状電極の周囲を覆うように設けられた封止膜を有することを特徴とする半導体装置の製造方法。
  15. 請求項１２に記載の発明において、前記上層配線の接続パッドを除く部分を覆うオーバーコート膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記上層配線の接続パッド上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
JP2006235011A 2006-08-31 2006-08-31 半導体構成体およびその製造方法並びに半導体装置およびその製造方法 Pending JP2008060298A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006235011A JP2008060298A (ja) 2006-08-31 2006-08-31 半導体構成体およびその製造方法並びに半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006235011A JP2008060298A (ja) 2006-08-31 2006-08-31 半導体構成体およびその製造方法並びに半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008060298A true JP2008060298A (ja) 2008-03-13

Family

ID=39242699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006235011A Pending JP2008060298A (ja) 2006-08-31 2006-08-31 半導体構成体およびその製造方法並びに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008060298A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
US9105580B2 (en) 2009-11-13 2015-08-11 Tera Probe, Inc. Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354578A (ja) * 1998-06-11 1999-12-24 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000228420A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2004342938A (ja) * 2003-05-16 2004-12-02 Renesas Technology Corp 半導体装置
JP2005260120A (ja) * 2004-03-15 2005-09-22 Casio Comput Co Ltd 半導体装置
JP2005353897A (ja) * 2004-06-11 2005-12-22 Yamaha Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354578A (ja) * 1998-06-11 1999-12-24 Casio Comput Co Ltd 半導体装置及びその製造方法
JP2000228420A (ja) * 1999-02-05 2000-08-15 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2004342938A (ja) * 2003-05-16 2004-12-02 Renesas Technology Corp 半導体装置
JP2005260120A (ja) * 2004-03-15 2005-09-22 Casio Comput Co Ltd 半導体装置
JP2005353897A (ja) * 2004-06-11 2005-12-22 Yamaha Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105580B2 (en) 2009-11-13 2015-08-11 Tera Probe, Inc. Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
US9343428B2 (en) 2009-11-13 2016-05-17 Tera Probe, Inc. Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法
US9406628B2 (en) 2013-03-21 2016-08-02 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9607956B2 (en) 2013-03-21 2017-03-28 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP3945483B2 (ja) 半導体装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP4851794B2 (ja) 半導体装置
US7727862B2 (en) Semiconductor device including semiconductor constituent and manufacturing method thereof
JP4055717B2 (ja) 半導体装置およびその製造方法
JP2006173232A (ja) 半導体装置およびその製造方法
JP2005093942A (ja) 半導体装置
JP2004349361A (ja) 半導体装置およびその製造方法
KR20110003274A (ko) 반도체구성체 및 그 제조방법과 반도체장치 및 그 제조방법
WO2009020241A1 (en) Semiconductor device and manufacturing method thereof
JP2007184636A (ja) 半導体装置
JP2009182200A (ja) 半導体装置およびその製造方法
JP2008210912A (ja) 半導体装置及びその製造方法
JP3925503B2 (ja) 半導体装置
JP2009182202A (ja) 半導体装置の製造方法
JP4316624B2 (ja) 半導体装置
JP2008288481A (ja) 半導体装置およびその製造方法
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP5042762B2 (ja) 半導体装置
JP2006310532A (ja) 半導体装置およびその製造方法
JP2007123941A (ja) 半導体装置の製造方法
JP2009246404A (ja) 半導体装置の製造方法
JP4913372B2 (ja) 半導体装置
JP4663172B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814