JP4140140B2 - 金属バンプの製造方法 - Google Patents
金属バンプの製造方法 Download PDFInfo
- Publication number
- JP4140140B2 JP4140140B2 JP24892899A JP24892899A JP4140140B2 JP 4140140 B2 JP4140140 B2 JP 4140140B2 JP 24892899 A JP24892899 A JP 24892899A JP 24892899 A JP24892899 A JP 24892899A JP 4140140 B2 JP4140140 B2 JP 4140140B2
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- metal
- bump
- alloying
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
【０００１】
【発明の属する技術分野】
この発明は、金属バンプの製造方法に関するものである。
【０００２】
【従来の技術】
光やミリ波領域での低損失な接続方法として、バンプを用いたフリップチップボンディングがある。バンプの種類には、めっきバンプとスタッドバンプの２種類が主流である。このうち、より高い位置精度が求められる場合、半導体フォトプロセスが適用できる、めっきバンプが有効である。めっきバンプの形成に電解めっき法を用いる場合、めっきバンプは、下地のパッド電極上に形成される。バンプの形状は円柱状で、大きさが直径３０〜６０μｍで、高さが１０〜４０μｍと微小かつ両者の接触面積が小さいため、パッド電極とめっきバンプ界面の密着性に問題がある。
【０００３】
また、ミリ波領域のデバイスに有望なＩｎＰ系デバイスは、３５０℃以上の熱工程により、簡単にキャリア濃度劣化することが知られており、熱工程についての考慮も必要となる。
【０００４】
これに対し、従来技術として特開平１０−３２２２４号公報等がある。これは、図１３に示すように、微小面積の接続部にはんだを用い、かつ、樹脂５０で被覆している。つまり、はんだにより接続を取るが、電極５１とバンプ５２の接触面積が小さく密着性に問題があるため、接続部を樹脂５０で被覆して、密着性を向上させている。
【０００５】
【発明が解決しようとする課題】
しかし、特開平１０−３２２２４号公報等の方法では、密着性の問題は解決できるものの、はんだとバンプの位置精度に問題がある。つまり、樹脂を用いるため、はんだリフロー時、セルフアラインによる位置精度向上が期待できない。よって、位置精度はチップマウント装置の能力に依存することとなり、高額なチップマウンタを用いることは、密着性向上のために位置精度向上および低コスト化を犠牲にすることを意味する。
【０００６】
そこで、この発明の目的は、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができる金属バンプの構造および製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１〜３に記載の金属バンプの製造方法によれば、パッド電極の上に、合金界面形成用金属を介してめっきバンプが形成され、その後、合金界面形成用金属に対しアロイングが施され、その界面が合金化される。この金属バンプを有する半導体チップが基板上においてはんだリフローを伴うフリップチップボンディングに供される。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができることとなる。
【０００９】
ここで、請求項１に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いることにより、熱による劣化を抑えられる。
【００１０】
また、請求項２に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いることにより、熱による劣化を抑えられる。
【００１１】
また、請求項３に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いることにより、熱による劣化を抑えられる。
【００１２】
請求項４〜６に記載の金属バンプの製造方法によれば、少なくとも一方の半導体チップのパッド電極の上に、合金界面形成用金属を介してめっきバンプが形成され、その後、合金界面形成用金属に対しアロイングが施され、その界面が合金化される。この金属バンプを有する半導体チップがはんだリフローを伴うフリップチップボンディングに供される。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができるようになる。
【００１３】
ここで、請求項４に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いることにより、熱による劣化を抑えられる。
【００１４】
また、請求項５に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いることにより、熱による劣化を抑えられる。
【００１５】
また、請求項６に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いることにより、熱による劣化を抑えられる。
また、請求項７に記載のごとく、ＩｎＰ系化合物半導体を半導体チップとして用いた場合には熱にて劣化しやすいので、請求項１〜６に記載の金属バンプの製造方法の採用は好適である。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１９】
図１には、高周波ハイブリッド回路（モジュール）の断面図を示す。また、図２には、図１での左側面図（図１のＡ矢視図）を示す。
図１，２において、シリコン基板１の上面にはＶ溝２が直線状に延設されている。このシリコン基板１のＶ溝２の内部には光ファイバー３が固定支持されている。また、シリコン基板１の上面には半導体チップ４がフリップチップボンディングされている。
【００２０】
つまり、図３に示すように、信号線（導体パターン）５が形成されているシリコン基板１の上に、半導体チップ４がフリップチップボンディングされている。ここで、半導体チップ４における信号線（導体パターン）の一部がパッド電極（引出し電極）６となっており、そのパッド電極６にはめっきバンプ７が形成され、このめっきバンプ７がシリコン基板１の信号線５と半田付けされている。パッド電極６には金（Ａｕ）を用いている。
【００２１】
なお、これ以外にも、図４，５に示すように、信号線が形成されている半導体チップ１０，１１同士をフリップチップボンディングする場合であって、図４のように一方の半導体チップ１１にめっきバンプ１２が形成されている場合、あるいは、図５のように両方の半導体チップ１０，１１にめっきバンプ１２，１３が形成されている場合にも適用できる。
【００２２】
図１，２において、半導体チップ４には光応答型デバイスが形成されている。詳しくは、半導体チップ４にはＩｎＰ基板（ＩｎＰ系化合物半導体）が用いられており、そのＩｎＰ基板の上にはＩｎＧａＡｓ／ＩｎＡｌＡｓがエピタキシャル成長法にて積層されている。ＩｎＧａＡｓ／ＩｎＡｌＡｓ積層体にてＨＥＭＴ等が構成され、この積層体においてその一部がＩｎＧａＡｓ光吸収層４ａとなるとともにＩｎＡｌＡｓドープキャリア供給層４ｂとなっている。ＩｎＧａＡｓ光吸収層４ａに対し光ファイバー３からの光が照射され、ＩｎＡｌＡｓドープキャリア供給層４ｂを用いて電気信号に変換される。この半導体チップ４のＩｎＡｌＡｓドープキャリア供給層４ｂは、熱により簡単にキャリア濃度が劣化するので、モジュール製造の際に３５０℃以下にする必要がある。
【００２３】
ここで、図８に示すように、この半導体チップ、つまり、Ａｕパッド電極２１の上に、めっきによる金属バンプ（Ａｕめっきバンプ）２５が形成された半導体チップにおいて、Ａｕパッド電極２１とＡｕめっきバンプ２５との界面２６ａ，２６ｂが低融点金属２４により合金化されている。つまり、金属２４は、その融点がＡｕパッド電極２１やＡｕめっきバンプ２５の融点１０６４℃よりも低いものを用いており、例えば、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）を例示することができる。Ａｕ−Ｓｎ系合金の場合、融点は２８０℃程度である。
【００２４】
次に、金属バンプの製造方法を説明する。
まず、図６（ａ）に示すように、半導体チップ２０の上にＡｕパッド電極２１を形成する。そして、図６（ｂ）に示すように、Ａｕパッド電極２１の上に電解用配線材（バイアス電極）２２を形成する。電解用配線材（バイアス電極）２２は、Ｔｉ／Ａｕを真空蒸着により形成し、電解めっき時の引出電極として用いるものである。
【００２５】
さらに、図６（ｃ）に示すように、レジスト２３を塗布し、半導体フォト工程により、図６（ｄ）に示すように、パターニングを行い、現像する。これにより、直径４０μｍのめっきバンプ形成領域Ｚ１が開口する。
【００２６】
この後、図７（ａ）に示すように、合金界面形成用金属２４を真空蒸着により形成する。これにより、めっきバンプ形成領域Ｚ１における電解用配線材２２の上に合金界面形成用金属２４が配置される。この合金界面形成用金属２４として、融点が３５０℃以下の低融点金属を用いる。具体的には、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）のいずれかを用いる。
【００２７】
この後、図７（ｂ）に示すように、電解めっき工程により、めっきバンプ形成領域Ｚ１における合金界面形成用金属２４の上に、高さ２０μｍのＡｕめっきバンプ２５を形成する。
【００２８】
そして、レジスト除去工程により、レジスト２３と該レジスト２３上の合金界面形成用金属２４を除去する。その結果、図７（ｃ）に示すようになる。
さらに、図８に示すように、合金界面形成用金属２４に対しアロイングを施し、その界面２６ａ，２６ｂを合金化する。このアロイングにより、下地パッド電極２１（２２）とＡｕめっきバンプ２５の強度が向上し、信頼性が向上する。アロイングに関して、より詳しくは、雰囲気は、Ｎ2 雰囲気、Ａｒ雰囲気、Ｈ2 雰囲気のいずれかを用いる。また、アロイング温度は、Ａｕ−Ｇｅ１２％合金の場合、３５０℃であり、Ａｕ−Ｓｎ２０％合金の場合、２８０℃であり、Ｓｎ系合金の場合、合金の添加物により異なるが、２００℃以下の温度である。
【００２９】
以上の工程により形成したＡｕめっきバンプ２５を用いて、即ち、同半導体チップを図３，４，５のように、はんだリフローを伴うフリップチップボンディングにて実装する。
【００３０】
このとき、図８のようになっており、図９に示す従来方式（合金界面が無いもの）に比べ密着性（強度）を向上させることができるので、直径４０μｍ、高さ２０μｍと突起が大きくても、強度、信頼性を向上させたバンプを用いたフリップチップボンディングを行うことができる。また、ＩｎＰ基板を半導体チップとして用いた場合には熱にて劣化しやすいが（詳しくは、ＩｎＡｌＡｓドープキャリア供給層４ｂが熱によりキャリア濃度劣化しやすいが）、合金界面形成用金属２４は融点が３５０℃以下の低融点金属であり、アロイング温度も低く劣化が抑えられる。
【００３１】
以上のように、図３のようなチップ・基板間、図４，５のようなチップ・チップ間のフリップチップボンディングにおいて、図６，７に示すように、Ａｕパッド電極２１上のめっきバンプを形成する位置に、融点が３５０℃以下の合金界面形成用金属２４を真空蒸着（もしくはスパッタ）により形成し、次に、電解めっき法にて、合金界面形成用金属２４上にＡｕめっきバンプ２５を形成し、このバンプ形成後に、合金界面形成用金属２４に適する条件（温度、時間）にてアロイングを行うようにした。よって、Ａｕめっきバンプ２５の直下に合金界面形成用金属２４を挿入してアロイングによる合金化を行うため、Ａｕめっきバンプ２５とＡｕパッド電極２１の間の密着性を向上させることができる。その結果、Ａｕパッド電極２１とＡｕめっきバンプ２５の界面の信頼性を高めることができる。また、電解めっきが半導体フォトプロセスにて行われ、高い位置精度かつ低コストを維持できる。さらに、この構造を有する半導体チップがはんだリフローを伴うフリップチップボンディングに供されるが、このとき、セルフアライメント効果により高い位置精度を確保することができる。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、高額なチップマウンタは不要となり、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、Ａｕパッド電極２１とＡｕめっきバンプ２５の密着性を向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
本実施の形態における金属バンプの製造方法を、図１０，１１，１２を用いて説明する。
本実施形態は、第１の実施の形態で示した、パッド電極２１上において不要な電解用配線材（バイアス電極）２２が除去されずに残ることが許されない場合に、有効なものである。
【００３３】
まず、図１０（ａ）に示すように、半導体チップ２０上に、Ａｕパッド電極２１を形成する。
そして、図１０（ｂ）に示すように、下地用レジスト（下層レジスト）３０を塗布し、パターニングおよび現像により、図１０（ｃ）に示すように、直径４０μｍのめっきバンプ形成領域Ｚ１を開口する。さらに、図１０（ｄ）に示すように、下地用レジスト３０をポストベーク（レジストのガラス転移点Ｔｇよりも若干低く加熱）する。これにより、めっきバンプ形成領域Ｚ１の周囲の下地用レジスト３０がテーパ状になる。
【００３４】
その後、図１０（ｅ）に示すように、Ａｕパッド電極２１の上のめっきバンプ形成領域Ｚ１の周囲に下地用レジスト３０を配置した状態で、その上に電解用配線材（バイアス電極）２２を真空蒸着により堆積する。電解用配線材（バイアス電極）２２は、Ｔｉ／Ａｕよりなり、めっきバンプ形成領域Ｚ１でのみＡｕパッド電極２１に接触している。次に、上層レジスト２３を塗布する。
【００３５】
そして、図１１（ａ）に示すように、半導体フォト工程により、パターニングを行い、現像する。これにより、直径４０μｍのめっきバンプ形成領域Ｚ１が開口する。
【００３６】
この後、図１１（ｂ）に示すように、合金界面形成用金属２４を真空蒸着により形成する。この合金界面形成用金属２４は、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）のいずれかを用いる。この工程により、めっきバンプ形成領域Ｚ１での電解用配線材２２の上に合金界面形成用金属２４が配置される。
【００３７】
そして、図１１（ｃ）に示すように、電解めっき工程により、めっきバンプ形成領域Ｚ１での電解用配線材２２の上に、合金界面形成用金属２４を介して、高さ２０μｍのＡｕめっきバンプ２５を形成する。
【００３８】
この後、レジスト除去工程により、上層レジスト２３と該レジスト２３上の金属２４を除去する。これにより、図１２（ａ）に示すようになる。
続いて、図１２（ｂ）に示すように、Ａｕめっきバンプ２５の下の部分以外の電解用配線材２２をエッチングにより除去し、さらに、図１１（ｃ）に示すように、下地用レジスト３０をレジスト除去工程により除去する。このようにして、めっきバンプ形成領域Ｚ１の周囲の下地用レジスト３０及びその上の電解用配線材２２を除去する。これにより、Ａｕパッド電極２１上において不要となった電解用配線材（バイアス電極）２２が除去される。
【００３９】
次に、図８のごとく、合金界面形成用金属２４に対しアロイングを施し、その界面２６ａ，２６ｂを合金化する。これにより、下地パッド電極２１とＡｕめっきバンプ２５の強度が向上し、信頼性を向上させることができる。アロイングの雰囲気は、Ｎ2 雰囲気、Ａｒ雰囲気、Ｈ2 雰囲気のいずれかを用いる。アロイング温度は、Ａｕ−Ｇｅ１２％合金の場合、３５０℃であり、Ａｕ−Ｓｎ２０％合金の場合、２８０℃であり、Ｓｎ系合金の場合、合金の添加物により異なるが、２００℃以下の温度である。
【００４０】
以上の工程により形成したＡｕめっきバンプ２５を用いて、図３，４，５に示すように、はんだリフローを伴うフリップチップボンディングにて半導体チップが実装される。
【００４１】
このように、本実施形態においては、めっきバンプ形成領域Ｚ１以外に電解用配線材２２を残してはいけない場合において有効な手法である。
なお、これまでの説明においては半導体チップとしてＩｎＰ基板を用いたもので説明してきたが、それ以外にも、シリコン基板やＧａＡｓ基板等を挙げることができる。シリコン基板による半導体チップには表面部にＩＣが形成されている。
【図面の簡単な説明】
【図１】 実施の形態における高周波ハイブリッド回路（モジュール）の断面図。
【図２】 図１のＡ矢視図。
【図３】 フリップチップ実装を説明するための図。
【図４】 フリップチップ実装を説明するための図。
【図５】 フリップチップ実装を説明するための図。
【図６】 第１の実施の形態における金属バンプの製造工程を示す図。
【図７】 第１の実施の形態における金属バンプの製造工程を示す図。
【図８】 金属バンプの構造を示す図。
【図９】 比較のための金属バンプの構造を示す図。
【図１０】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１１】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１２】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１３】 従来技術を説明するためのバンプ構造を示す図。
【符号の説明】
４…半導体チップ、１０…半導体チップ、１１…半導体チップ、２０…半導体チップ、２１…Ａｕパッド電極、２２…電解用配線材、２４…合金界面形成用金属、２５…Ａｕめっきバンプ、２６ａ，２６ｂ…界面、３０…下地用レジスト、Ｚ１…めっきバンプ形成領域。
【発明の属する技術分野】
この発明は、金属バンプの製造方法に関するものである。
【０００２】
【従来の技術】
光やミリ波領域での低損失な接続方法として、バンプを用いたフリップチップボンディングがある。バンプの種類には、めっきバンプとスタッドバンプの２種類が主流である。このうち、より高い位置精度が求められる場合、半導体フォトプロセスが適用できる、めっきバンプが有効である。めっきバンプの形成に電解めっき法を用いる場合、めっきバンプは、下地のパッド電極上に形成される。バンプの形状は円柱状で、大きさが直径３０〜６０μｍで、高さが１０〜４０μｍと微小かつ両者の接触面積が小さいため、パッド電極とめっきバンプ界面の密着性に問題がある。
【０００３】
また、ミリ波領域のデバイスに有望なＩｎＰ系デバイスは、３５０℃以上の熱工程により、簡単にキャリア濃度劣化することが知られており、熱工程についての考慮も必要となる。
【０００４】
これに対し、従来技術として特開平１０−３２２２４号公報等がある。これは、図１３に示すように、微小面積の接続部にはんだを用い、かつ、樹脂５０で被覆している。つまり、はんだにより接続を取るが、電極５１とバンプ５２の接触面積が小さく密着性に問題があるため、接続部を樹脂５０で被覆して、密着性を向上させている。
【０００５】
【発明が解決しようとする課題】
しかし、特開平１０−３２２２４号公報等の方法では、密着性の問題は解決できるものの、はんだとバンプの位置精度に問題がある。つまり、樹脂を用いるため、はんだリフロー時、セルフアラインによる位置精度向上が期待できない。よって、位置精度はチップマウント装置の能力に依存することとなり、高額なチップマウンタを用いることは、密着性向上のために位置精度向上および低コスト化を犠牲にすることを意味する。
【０００６】
そこで、この発明の目的は、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができる金属バンプの構造および製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１〜３に記載の金属バンプの製造方法によれば、パッド電極の上に、合金界面形成用金属を介してめっきバンプが形成され、その後、合金界面形成用金属に対しアロイングが施され、その界面が合金化される。この金属バンプを有する半導体チップが基板上においてはんだリフローを伴うフリップチップボンディングに供される。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができることとなる。
【０００９】
ここで、請求項１に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いることにより、熱による劣化を抑えられる。
【００１０】
また、請求項２に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いることにより、熱による劣化を抑えられる。
【００１１】
また、請求項３に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いることにより、熱による劣化を抑えられる。
【００１２】
請求項４〜６に記載の金属バンプの製造方法によれば、少なくとも一方の半導体チップのパッド電極の上に、合金界面形成用金属を介してめっきバンプが形成され、その後、合金界面形成用金属に対しアロイングが施され、その界面が合金化される。この金属バンプを有する半導体チップがはんだリフローを伴うフリップチップボンディングに供される。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、パッド電極とめっきバンプの密着性を向上させることができるようになる。
【００１３】
ここで、請求項４に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いることにより、熱による劣化を抑えられる。
【００１４】
また、請求項５に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いることにより、熱による劣化を抑えられる。
【００１５】
また、請求項６に記載の金属バンプの製造方法ように、前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いることにより、熱による劣化を抑えられる。
また、請求項７に記載のごとく、ＩｎＰ系化合物半導体を半導体チップとして用いた場合には熱にて劣化しやすいので、請求項１〜６に記載の金属バンプの製造方法の採用は好適である。
【００１８】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１９】
図１には、高周波ハイブリッド回路（モジュール）の断面図を示す。また、図２には、図１での左側面図（図１のＡ矢視図）を示す。
図１，２において、シリコン基板１の上面にはＶ溝２が直線状に延設されている。このシリコン基板１のＶ溝２の内部には光ファイバー３が固定支持されている。また、シリコン基板１の上面には半導体チップ４がフリップチップボンディングされている。
【００２０】
つまり、図３に示すように、信号線（導体パターン）５が形成されているシリコン基板１の上に、半導体チップ４がフリップチップボンディングされている。ここで、半導体チップ４における信号線（導体パターン）の一部がパッド電極（引出し電極）６となっており、そのパッド電極６にはめっきバンプ７が形成され、このめっきバンプ７がシリコン基板１の信号線５と半田付けされている。パッド電極６には金（Ａｕ）を用いている。
【００２１】
なお、これ以外にも、図４，５に示すように、信号線が形成されている半導体チップ１０，１１同士をフリップチップボンディングする場合であって、図４のように一方の半導体チップ１１にめっきバンプ１２が形成されている場合、あるいは、図５のように両方の半導体チップ１０，１１にめっきバンプ１２，１３が形成されている場合にも適用できる。
【００２２】
図１，２において、半導体チップ４には光応答型デバイスが形成されている。詳しくは、半導体チップ４にはＩｎＰ基板（ＩｎＰ系化合物半導体）が用いられており、そのＩｎＰ基板の上にはＩｎＧａＡｓ／ＩｎＡｌＡｓがエピタキシャル成長法にて積層されている。ＩｎＧａＡｓ／ＩｎＡｌＡｓ積層体にてＨＥＭＴ等が構成され、この積層体においてその一部がＩｎＧａＡｓ光吸収層４ａとなるとともにＩｎＡｌＡｓドープキャリア供給層４ｂとなっている。ＩｎＧａＡｓ光吸収層４ａに対し光ファイバー３からの光が照射され、ＩｎＡｌＡｓドープキャリア供給層４ｂを用いて電気信号に変換される。この半導体チップ４のＩｎＡｌＡｓドープキャリア供給層４ｂは、熱により簡単にキャリア濃度が劣化するので、モジュール製造の際に３５０℃以下にする必要がある。
【００２３】
ここで、図８に示すように、この半導体チップ、つまり、Ａｕパッド電極２１の上に、めっきによる金属バンプ（Ａｕめっきバンプ）２５が形成された半導体チップにおいて、Ａｕパッド電極２１とＡｕめっきバンプ２５との界面２６ａ，２６ｂが低融点金属２４により合金化されている。つまり、金属２４は、その融点がＡｕパッド電極２１やＡｕめっきバンプ２５の融点１０６４℃よりも低いものを用いており、例えば、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）を例示することができる。Ａｕ−Ｓｎ系合金の場合、融点は２８０℃程度である。
【００２４】
次に、金属バンプの製造方法を説明する。
まず、図６（ａ）に示すように、半導体チップ２０の上にＡｕパッド電極２１を形成する。そして、図６（ｂ）に示すように、Ａｕパッド電極２１の上に電解用配線材（バイアス電極）２２を形成する。電解用配線材（バイアス電極）２２は、Ｔｉ／Ａｕを真空蒸着により形成し、電解めっき時の引出電極として用いるものである。
【００２５】
さらに、図６（ｃ）に示すように、レジスト２３を塗布し、半導体フォト工程により、図６（ｄ）に示すように、パターニングを行い、現像する。これにより、直径４０μｍのめっきバンプ形成領域Ｚ１が開口する。
【００２６】
この後、図７（ａ）に示すように、合金界面形成用金属２４を真空蒸着により形成する。これにより、めっきバンプ形成領域Ｚ１における電解用配線材２２の上に合金界面形成用金属２４が配置される。この合金界面形成用金属２４として、融点が３５０℃以下の低融点金属を用いる。具体的には、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）のいずれかを用いる。
【００２７】
この後、図７（ｂ）に示すように、電解めっき工程により、めっきバンプ形成領域Ｚ１における合金界面形成用金属２４の上に、高さ２０μｍのＡｕめっきバンプ２５を形成する。
【００２８】
そして、レジスト除去工程により、レジスト２３と該レジスト２３上の合金界面形成用金属２４を除去する。その結果、図７（ｃ）に示すようになる。
さらに、図８に示すように、合金界面形成用金属２４に対しアロイングを施し、その界面２６ａ，２６ｂを合金化する。このアロイングにより、下地パッド電極２１（２２）とＡｕめっきバンプ２５の強度が向上し、信頼性が向上する。アロイングに関して、より詳しくは、雰囲気は、Ｎ2 雰囲気、Ａｒ雰囲気、Ｈ2 雰囲気のいずれかを用いる。また、アロイング温度は、Ａｕ−Ｇｅ１２％合金の場合、３５０℃であり、Ａｕ−Ｓｎ２０％合金の場合、２８０℃であり、Ｓｎ系合金の場合、合金の添加物により異なるが、２００℃以下の温度である。
【００２９】
以上の工程により形成したＡｕめっきバンプ２５を用いて、即ち、同半導体チップを図３，４，５のように、はんだリフローを伴うフリップチップボンディングにて実装する。
【００３０】
このとき、図８のようになっており、図９に示す従来方式（合金界面が無いもの）に比べ密着性（強度）を向上させることができるので、直径４０μｍ、高さ２０μｍと突起が大きくても、強度、信頼性を向上させたバンプを用いたフリップチップボンディングを行うことができる。また、ＩｎＰ基板を半導体チップとして用いた場合には熱にて劣化しやすいが（詳しくは、ＩｎＡｌＡｓドープキャリア供給層４ｂが熱によりキャリア濃度劣化しやすいが）、合金界面形成用金属２４は融点が３５０℃以下の低融点金属であり、アロイング温度も低く劣化が抑えられる。
【００３１】
以上のように、図３のようなチップ・基板間、図４，５のようなチップ・チップ間のフリップチップボンディングにおいて、図６，７に示すように、Ａｕパッド電極２１上のめっきバンプを形成する位置に、融点が３５０℃以下の合金界面形成用金属２４を真空蒸着（もしくはスパッタ）により形成し、次に、電解めっき法にて、合金界面形成用金属２４上にＡｕめっきバンプ２５を形成し、このバンプ形成後に、合金界面形成用金属２４に適する条件（温度、時間）にてアロイングを行うようにした。よって、Ａｕめっきバンプ２５の直下に合金界面形成用金属２４を挿入してアロイングによる合金化を行うため、Ａｕめっきバンプ２５とＡｕパッド電極２１の間の密着性を向上させることができる。その結果、Ａｕパッド電極２１とＡｕめっきバンプ２５の界面の信頼性を高めることができる。また、電解めっきが半導体フォトプロセスにて行われ、高い位置精度かつ低コストを維持できる。さらに、この構造を有する半導体チップがはんだリフローを伴うフリップチップボンディングに供されるが、このとき、セルフアライメント効果により高い位置精度を確保することができる。このように、めっきバンプ形成には半導体フォトプロセスが適用でき、また、はんだリフロー時のセルフアライメント効果により、高額なチップマウンタは不要となり、位置精度向上かつ低コストを維持しながら、接続部が微小面積であっても、Ａｕパッド電極２１とＡｕめっきバンプ２５の密着性を向上させることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３２】
本実施の形態における金属バンプの製造方法を、図１０，１１，１２を用いて説明する。
本実施形態は、第１の実施の形態で示した、パッド電極２１上において不要な電解用配線材（バイアス電極）２２が除去されずに残ることが許されない場合に、有効なものである。
【００３３】
まず、図１０（ａ）に示すように、半導体チップ２０上に、Ａｕパッド電極２１を形成する。
そして、図１０（ｂ）に示すように、下地用レジスト（下層レジスト）３０を塗布し、パターニングおよび現像により、図１０（ｃ）に示すように、直径４０μｍのめっきバンプ形成領域Ｚ１を開口する。さらに、図１０（ｄ）に示すように、下地用レジスト３０をポストベーク（レジストのガラス転移点Ｔｇよりも若干低く加熱）する。これにより、めっきバンプ形成領域Ｚ１の周囲の下地用レジスト３０がテーパ状になる。
【００３４】
その後、図１０（ｅ）に示すように、Ａｕパッド電極２１の上のめっきバンプ形成領域Ｚ１の周囲に下地用レジスト３０を配置した状態で、その上に電解用配線材（バイアス電極）２２を真空蒸着により堆積する。電解用配線材（バイアス電極）２２は、Ｔｉ／Ａｕよりなり、めっきバンプ形成領域Ｚ１でのみＡｕパッド電極２１に接触している。次に、上層レジスト２３を塗布する。
【００３５】
そして、図１１（ａ）に示すように、半導体フォト工程により、パターニングを行い、現像する。これにより、直径４０μｍのめっきバンプ形成領域Ｚ１が開口する。
【００３６】
この後、図１１（ｂ）に示すように、合金界面形成用金属２４を真空蒸着により形成する。この合金界面形成用金属２４は、Ａｕ−Ｇｅ１２％合金、Ａｕ−Ｓｎ２０％合金、Ｓｎを主成分とする合金（Ｓｎ系合金）のいずれかを用いる。この工程により、めっきバンプ形成領域Ｚ１での電解用配線材２２の上に合金界面形成用金属２４が配置される。
【００３７】
そして、図１１（ｃ）に示すように、電解めっき工程により、めっきバンプ形成領域Ｚ１での電解用配線材２２の上に、合金界面形成用金属２４を介して、高さ２０μｍのＡｕめっきバンプ２５を形成する。
【００３８】
この後、レジスト除去工程により、上層レジスト２３と該レジスト２３上の金属２４を除去する。これにより、図１２（ａ）に示すようになる。
続いて、図１２（ｂ）に示すように、Ａｕめっきバンプ２５の下の部分以外の電解用配線材２２をエッチングにより除去し、さらに、図１１（ｃ）に示すように、下地用レジスト３０をレジスト除去工程により除去する。このようにして、めっきバンプ形成領域Ｚ１の周囲の下地用レジスト３０及びその上の電解用配線材２２を除去する。これにより、Ａｕパッド電極２１上において不要となった電解用配線材（バイアス電極）２２が除去される。
【００３９】
次に、図８のごとく、合金界面形成用金属２４に対しアロイングを施し、その界面２６ａ，２６ｂを合金化する。これにより、下地パッド電極２１とＡｕめっきバンプ２５の強度が向上し、信頼性を向上させることができる。アロイングの雰囲気は、Ｎ2 雰囲気、Ａｒ雰囲気、Ｈ2 雰囲気のいずれかを用いる。アロイング温度は、Ａｕ−Ｇｅ１２％合金の場合、３５０℃であり、Ａｕ−Ｓｎ２０％合金の場合、２８０℃であり、Ｓｎ系合金の場合、合金の添加物により異なるが、２００℃以下の温度である。
【００４０】
以上の工程により形成したＡｕめっきバンプ２５を用いて、図３，４，５に示すように、はんだリフローを伴うフリップチップボンディングにて半導体チップが実装される。
【００４１】
このように、本実施形態においては、めっきバンプ形成領域Ｚ１以外に電解用配線材２２を残してはいけない場合において有効な手法である。
なお、これまでの説明においては半導体チップとしてＩｎＰ基板を用いたもので説明してきたが、それ以外にも、シリコン基板やＧａＡｓ基板等を挙げることができる。シリコン基板による半導体チップには表面部にＩＣが形成されている。
【図面の簡単な説明】
【図１】 実施の形態における高周波ハイブリッド回路（モジュール）の断面図。
【図２】 図１のＡ矢視図。
【図３】 フリップチップ実装を説明するための図。
【図４】 フリップチップ実装を説明するための図。
【図５】 フリップチップ実装を説明するための図。
【図６】 第１の実施の形態における金属バンプの製造工程を示す図。
【図７】 第１の実施の形態における金属バンプの製造工程を示す図。
【図８】 金属バンプの構造を示す図。
【図９】 比較のための金属バンプの構造を示す図。
【図１０】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１１】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１２】 第２の実施の形態における金属バンプの製造工程を示す図。
【図１３】 従来技術を説明するためのバンプ構造を示す図。
【符号の説明】
４…半導体チップ、１０…半導体チップ、１１…半導体チップ、２０…半導体チップ、２１…Ａｕパッド電極、２２…電解用配線材、２４…合金界面形成用金属、２５…Ａｕめっきバンプ、２６ａ，２６ｂ…界面、３０…下地用レジスト、Ｚ１…めっきバンプ形成領域。
Claims (7)
- 信号線が形成されている基板の上に半導体チップをフリップチップボンディングする際の金属バンプの製造方法であって、
パッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いたことを特徴とする金属バンプの製造方法。 - 信号線が形成されている基板の上に半導体チップをフリップチップボンディングする際の金属バンプの製造方法であって、
パッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いたことを特徴とする金属バンプの製造方法。 - 信号線が形成されている基板の上に半導体チップをフリップチップボンディングする際の金属バンプの製造方法であって、
パッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いたことを特徴とする金属バンプの製造方法。 - 信号線が形成されている半導体チップ同士をフリップチップボンディングする際の金属バンプの製造方法であって、
少なくとも一方の半導体チップのパッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｇｅ１２％合金を用いたことを特徴とする金属バンプの製造方法。 - 信号線が形成されている半導体チップ同士をフリップチップボンディングする際の金属バンプの製造方法であって、
少なくとも一方の半導体チップのパッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＡｕ−Ｓｎ２０％合金を用いたことを特徴とする金属バンプの製造方法。 - 信号線が形成されている半導体チップ同士をフリップチップボンディングする際の金属バンプの製造方法であって、
少なくとも一方の半導体チップのパッド電極の上に、合金界面形成用金属を介してめっきバンプを形成する工程と、
前記合金界面形成用金属に対しアロイングを施し、その界面を合金化する工程とを備え、
前記合金界面形成用金属として、融点が３５０℃以下のＳｎを主成分とする合金を用いたことを特徴とする金属バンプの製造方法。 - 請求項１〜６のいずれか一項に記載の金属バンプの製造方法において、
ＩｎＰ系化合物半導体を前記半導体チップとして用いていることを特徴とする金属バンプの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24892899A JP4140140B2 (ja) | 1999-09-02 | 1999-09-02 | 金属バンプの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24892899A JP4140140B2 (ja) | 1999-09-02 | 1999-09-02 | 金属バンプの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077140A JP2001077140A (ja) | 2001-03-23 |
| JP4140140B2 true JP4140140B2 (ja) | 2008-08-27 |
Family
ID=17185511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24892899A Expired - Lifetime JP4140140B2 (ja) | 1999-09-02 | 1999-09-02 | 金属バンプの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140140B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9706652B2 (en) | 2010-12-24 | 2017-07-11 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
| KR101231522B1 (ko) * | 2010-12-24 | 2013-02-07 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
-
1999
- 1999-09-02 JP JP24892899A patent/JP4140140B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077140A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5726501A (en) | Semiconductor device having a solder drawing layer | |
| KR940001149B1 (ko) | 반도체 장치의 칩 본딩 방법 | |
| US7352055B2 (en) | Semiconductor package with controlled solder bump wetting | |
| KR100272686B1 (ko) | 반도체장치및그제조방법 | |
| US6060775A (en) | Semiconductor device | |
| KR960006967B1 (ko) | 전자부품의 전극과 리드의 접합방법 | |
| KR960009092B1 (ko) | 집적된 소켓형 패키지 및 기판상의 칩 실장 방법 | |
| US10090345B2 (en) | Interconnect structure for CIS flip-chip bonding and methods for forming the same | |
| JPS6024048A (ja) | 半導体構成部品および製造方法 | |
| JP2009516369A (ja) | チップアセンブリ及びそのチップアセンブリの製造方法 | |
| JP2009514228A (ja) | 取付基板上にはんだ接点を形成する方法 | |
| US7635869B2 (en) | Support with recessed electrically conductive chip attachment material for flip-chip bonding a light emitting chip | |
| JP4140140B2 (ja) | 金属バンプの製造方法 | |
| US6537855B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4396533B2 (ja) | 実装体の製造方法 | |
| KR100769042B1 (ko) | 전기도금법에 의한 골드 범프 및 그 제조 방법 | |
| JPH10214919A (ja) | マルチチップモジュールの製造方法 | |
| JP2646989B2 (ja) | チップキャリア | |
| JPH09260429A (ja) | 半導体素子搭載用基板 | |
| KR100790683B1 (ko) | 플립칩 패키지 및 그 제조방법 | |
| JP3003098B2 (ja) | チップの配線基板等実装方法 | |
| JPH05166811A (ja) | 半田バンプの形成方法 | |
| WO2000019531A1 (en) | Backside electrical contact structure for a module having an exposed backside | |
| JPS6223185A (ja) | ハイブリッド光ｉｃ装置およびその製造方法 | |
| EP0402188B1 (fr) | Composant à faible capacité en puce, notamment diode PIN en puce |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4140140 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |