JP4396533B2 - 実装体の製造方法 - Google Patents

実装体の製造方法 Download PDF

Info

Publication number
JP4396533B2
JP4396533B2 JP2005015076A JP2005015076A JP4396533B2 JP 4396533 B2 JP4396533 B2 JP 4396533B2 JP 2005015076 A JP2005015076 A JP 2005015076A JP 2005015076 A JP2005015076 A JP 2005015076A JP 4396533 B2 JP4396533 B2 JP 4396533B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
solder
resin
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005015076A
Other languages
English (en)
Other versions
JP2006203096A (ja
Inventor
俊之 小島
誠一 中谷
嘉久 山下
孝史 北江
慎五 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005015076A priority Critical patent/JP4396533B2/ja
Publication of JP2006203096A publication Critical patent/JP2006203096A/ja
Application granted granted Critical
Publication of JP4396533B2 publication Critical patent/JP4396533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、実装体およびその製造方法に関し、特に、半導体素子が実装基板に実装された実装体およびその製造方法に関するものである。
近年の電子機器の小型化、高機能化に伴って、電子機器を構成する半導体素子の多ピン化および各種部品の小型化が進み、それらを搭載するプリント基板の配線数と密度は飛躍的に増加している。特に、半導体素子（半導体チップ）から引き出されるリード数・端子数が急速に増加したことによって、プリント基板（配線基板）の微細化が進んでおり、その結果、微細ピッチ接続技術が重要になっている。
微細ピッチ接続技術を大別すると、（ｉ）ワイヤーボンディング法、（ｉｉ）フリップチップボンディング法、（ｉｉｉ）ＴＡＢ（ｔａｐｅ ａｕｔｏｍａｔｅｄ ｂｏｎｄｉｎｇ）法があり、以下、簡単に説明する。
ワイヤーボンディング（ＷＢ）法では、主として金ワイヤ（直径２０〜２５μｍ）を用いて、半導体チップの電極とリードフレームの電極とを繋ぎ、熱や超音波を与えて金ワイヤと両者の電極と固相拡散によって接続を行う。ＷＢ法は、例えば、特許文献１に開示されている。フリップチップボンディング（ＦＣ）法では、半導体チップにバンプ（突起電極）を形成し、このバンプを配線基板の電極に接続する。半導体チップの電極形成面と配線基板の電極形成面とが対向した形態になるのが特徴である。ＦＣ法は、例えば、特許文献２に開示されている。ＴＡＢ法では、半導体チップをリード配線付きの長尺テープにいったん接続し、その後、リード付きチップ状態でテープから打ち抜き、基板にそのリードを接続する。ＴＡＢ法においては、そのプロセスをリール・ツー・リールで自動的に行うことを基本とする。ＴＡＢ法は、例えば、特許文献３に開示されている。
特開平４−２８６１３４号公報 特開２０００−３６５０４号公報 特開平８−８８２４５号公報
特許文献１に開示されたＷＢ法を、図２３（ａ）および（ｂ）を参照しながら説明する。なお、図２３（ａ）は、ワイヤーボンディング状態を示す上面図であり、図２３（ｂ）は、図２３（ａ）中の線Ａ−Ａに沿った断面図である。
ＷＢ法においては、半導体チップ５０１をリードフレーム５０４の一部（ダイパッド）にダイボンディングした後、ボンディングワイヤ５０３を用いて半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５（インナーリード部）とをワイヤーボンディングすることによって実行される。その後、半導体チップ５０１および外部端子５０５のインナーリード部を含む領域が封止樹脂５０６によって樹脂封止され、例えば図２４に示したような樹脂封止体（半導体モジュール）５００が作製される。封止樹脂５０６から露出した外部端子５０５は、配線基板（不図示）に接続され、これによって、半導体チップ５０１と配線基板とは電気的に接続される。
しかしながら、ＷＢ法には、以下のような問題がある。
まず、半導体素子部品（ここでは、半導体チップ５０１を含むモジュール５００）の実装面積が大きくなるという問題がある。つまり、ＷＢ法においては、半導体チップ５０１を配線基板に直接実装するのではなく、ボンディングワイヤ５０３を介してリードフレーム５０４の外部端子５０５に半導体チップ５０１を接続するので、半導体モジュール５００のサイズ（素子サイズ又は部品サイズ）がどうしても半導体チップ５０１よりも大きくなるため、それゆえ、半導体モジュール５００の実装面積が大きくなってしまう。
また、半導体チップ５０１のワイヤボンディングパッド５０２と、リードフレーム５０４の外部端子５０５とを一つずつボンディングワイヤ５０３で接続するので、端子の数が多くなればなるほど作業の手間が多くなるという問題もある。さらに、リードフレーム５０４に配列された外部端子５０５のピッチによって、半導体素子５００のピッチが規定されてしまうので、狭ピッチ化への限界もある。
次に、特許文献２に開示されたＦＣ法を、図２５を参照しながら説明する。図２５は、ＦＣ法を用いて実装された半導体デバイス６００の断面構成を示している。
ＦＣ法は、基板６０１に設けられた配線パターン６０２に、バンプ６０３を介在させて半導体チップ６０５の電極６０４を接続する方法である。詳細に述べると、基板６０１に設けられた所定の配線パターン６０２に対して、トランジスタ等が形成されたセンシティブエリア６０６を有する半導体チップ６０５の電極６０４を、バンプ６０３を介在させて接続することによって、基板６０１と半導体チップ６０５との間に隙間を有するように実装を行い、その後、基板６０１と半導体チップ６０５との間の隙間に配線パターン６０２、バンプ６０３、電極６０４が埋設されるように樹脂を流し込んで樹脂封止を行うことによって封止樹脂６０７を形成する。このようにして、ＦＣ法による半導体デバイス６００は構成されている。
しかしながら、ＦＣ法には、次のような問題がある。
まず、半導体チップ６０５の位置合わせが困難という問題がある。これは、ＦＣ法では、半導体チップ６０５の電極形成面を下向きにして、半導体チップ６０５を基板６０１に実装するので、半導体チップ６０５のバンプ６０３を直接外から見ることができず、それゆえ、位置合わせが非常にシビアになるからである。さらに、ＦＣ法における半導体チップ６０５の電極６０４のピッチは、ＷＢ法における外部端子５０５のピッチよりも狭いので、そのことも位置合わせを困難にする要因の一つである。
また、基板６０１が高価になりやすいという問題もある。なぜならば、ＦＣ法では、半導体チップ６０５の電極６０４のピッチに対応したファインパターンの配線パターン６０２が形成された基板６０１が必要となるからであり、加えて、半導体チップ６０５の電極６０４がエリアアレイ型に配列されている場合、基板６０１が多層化しやすいからである。さらに、ＦＣ法では、半導体チップ６０５と基板６０１とがバンプ６０３を介して接続された構造となっているので、半導体チップ６０５と基板６０１の線膨張係数をできるだけ一致させないとバンプ６０３等に応力が加わってしまう。したがって、両者の線膨張係数をあわせる必要があり、かつ、その線膨張係数のマッチングがシビアであるので、そういう観点からも基板６０１のコストはあがってしまう。
さらには、半導体チップ６０５はバンプ６０３を介して基板６０１に接続されているので、放熱性が悪くなる。すなわち、半導体チップ６０５は、ＷＢ法のときのような面でなく、点によって基板６０１上に配置されているので、放熱性が悪い。また、そもそもバンプ６０３を形成しなければならないという手間も必要である。
次に、特許文献３に開示されたＴＡＢ法を、図２６および図２７を参照しながら説明する。図２６は、ＴＡＢ法を用いた半導体装置７００の断面構成を示しており、図２７は、その半導体装置７００を実装基板７０９に実装した構成を示している。
図２６に示した半導体装置７００では、フィルムキャリアテープのベースフィルム７０２と、ベースフィルム７０２に開孔されたデバイスホール７０２ｂに配置された半導体ＩＣチップ７０１とから構成されている。ベースフィルム７０２上には銅箔配線７０３が形成されており、そして、半導体ＩＣチップ７０１の電極７０１ａは、銅箔配線７０３の内側先端部に設けられたインナーリード７０３ａに接続されている。銅箔配線７０３のうちインナーリード７０３ａの外側の部分には外部接続用のランド７０３ｂが設けられており、ランド７０３ｂ上には半田バンプ７０６が形成されている。ベースフィルム７０２にはスルーホール７０２ａが開孔されており、ランド７０３ｂの中央部には透孔７０３ｃが開設されている。ランド７０３ｂを除くフィルムキャリアテープ上にはカバーレジスト７０４が形成されており、デバイスホール７０２ｂには、半導体ＩＣチップ７０１を保護する封止樹脂７０５が形成されている。
この半導体装置７００では、半田バンプ７０６がアウターリードの役割を果たしており、図２７に示すように、半田バンプ７０６が実装基板７０９上のパッド７０９ａに接続され、一括リフロー方式によって、ＴＡＢ法による半導体装置７００は実装基板７０９に実装される。
しかしながら、ＴＡＢ法には、次のような問題がある。まず、インナーリードボンディング（ＩＬＢ）工程と、アウターリードボンディング（ＯＬＢ）工程が別工程であるので、ＴＡＢ法を実行するのは手間がかかる。つまり、図２６に示した例では、半導体ＩＣチップ７０１の電極７０１ａにインナーリード７０３ａを接続する工程と、ランド７０３ｂに半田バンプ７０６を形成する工程とが別なタイプの工程であり、煩雑である。また、デバイスホール７０２ｂに配置された半導体ＩＣチップ７０１を封止樹脂７０５で封止する必要もあり、これも手間となる。さらには、半導体ＩＣチップ７０１の面積よりも大きいベースフィルム７０２を用いるので、実装面積が拡大してしまうという別の側面の問題もある。
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、ＷＢ法、ＦＣ法、ＴＡＢ法とは異なる新規な微細ピッチ接続技術を用いた実装体およびその製造方法を提供することにある。
本発明の実装体の製造方法は、素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子の当該裏面を、電極端子を有する配線パターンが形成された実装基板上に配置する工程（ａ）と；樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記素子電極および前記電極端子を含む領域に付与する工程（ｂ）と；電極パターンが形成された第１面と、前記第１面に対向する第２面とを有する基板を用意し、前記基板の前記電極パターンが前記素子電極および前記電極端子を覆うように、前記基板の第１面を、前記半田樹脂ペーストを挟んで、前記半導体素子の前記表面および前記実装基板と対向させる工程（ｃ）と；前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、そして、前記半田樹脂ペースト中の前記半田粉を自己集合させて、少なくとも、前記素子電極と前記電極パターンとの間と、前記電極端子と電極パターンとの間とを連結する半田部材を形成する工程（ｄ）とを包含する。
ある好適な実施形態では、前記工程（ｄ）において、前記半田部材は、前記電極パターンに沿って延びる部位を有している。
前記基板は透光性基板で、そして、前記半田樹脂ペーストを構成する前記樹脂は透光性樹脂であり、前記工程（ｄ）の後、前記半田部材の接続確認を実行することが好ましい。
前記工程（ｄ）の後、前記基板の除去を実行してもよい。
ある好適な実施形態では、前記基板の除去の後、前記電極パターンを通して電気的検査を実行する。
ある好適な実施形態において、前記工程（ｃ）で用意する前記基板の前記電極パターンの表面には、半田濡れ性を向上させるコーティング処理が施されている。
ある好適な実施形態において、前記実装基板はフレキシブル基板であり、そして、前記基板もフレキシブル基板であり、前記半導体素子は、厚さ１００μｍ以下の薄型半導体チップである。
本発明によると、半導体素子の素子電極と実装基板の電極端子とが自己集合的に形成された半田部材によって電気的に接続されているので、ワイヤーボンディング法、フリップチップボンディング法、ＴＡＢ法と異なる新規な微細ピッチ接続技術を提供することができる。
本願出願人は、ワイヤーボンディング（ＷＢ）法、フリップチップボンディング（ＦＣ）法、ＴＡＢ法の欠点を考慮した上で種々の検討を行い、それらとは異なる新規な微細ピッチ接続技術を開発し、特願２００４−１５６６３１号明細書に開示した。図１（ａ）および（ｂ）を参照しながら、同明細書に開示した技術を説明する。
図１に示した半導体装置（実装体）１０００は、半導体素子（例えば、ベアチップ）１１０と、複数の配線１２２を含む配線パターン１２５が形成されたフィルム１２０と、配線パターン１３２が形成された基板（例えば、リジッド基板）１３０とから構成されている。半導体素子１１０の表面には、素子電極１１２が形成されており、半導体素子１１０の裏面は、基板１３０に接している。
フィルム１２０の第１面１２０ａには、配線パターン１２５が形成されている。配線パターン１２５における各配線１２２の一端は、半導体素子１１０の素子電極１１２に接触しており、そして、その他端は、基板１３０の配線パターン１３２の一部に接触している。したがって、フィルム１２０に形成された配線パターン１２５によって、半導体素子１１０と、基板（配線基板）１３０とは電気的に接続されている。
この配線パターン１２５が形成されたフィルム１２０による接続方法は、上述したワイヤーボンディング法、フリップチップボンディング法、ＴＡＢ法とは異なる新たな接続方法であり、以下のような特徴および利点を有する。
まず、半導体素子１１０の裏面を基板１３０上に配置することができるので、ＷＢ法と同様にダイボンドを利用して、半導体素子１１０のセットすることができる。また、半導体素子１１０の裏面が基板１３０と接触しているので、放熱性を良好にすることができる。
さらに、フィルム１２０に形成された複数の配線１２２を含む配線パターン１２５によって、半導体素子１１０と基板１３０とを電気的に接続するので、ＷＢ法のように一つずつ結線しなくても、複数の配線１２２を含む配線パターン１２５によって一括して素子電極１１２と配線パターン１３２とを結線することが可能である。したがって、ＷＢ法と比べて作業の手間を軽減させることができる。
加えて、配線パターン１２５によってピッチを規定できるので、ＷＢ法と比べて、より微細ピッチの接続に向いている。そして、半導体素子（例えば、ベアチップ）１１０の周囲の適切な範囲にフィルム１２０を配置すればよいので、実装面積も小さくすることができる。また、フィルム１２０によって接続を行うので、ＷＢ法と比べて、高さを低くすることができる。したがって、半導体装置１０００の薄型化に寄与することができる。
また、フィルム１２０を通して半導体素子１１０の素子電極１１２の位置を確認することができるので、ＦＣ法と比較して、位置合わせが容易である。同様に、基板１３０上の配線パターン１３２の位置合わせも容易である。ＦＣ法の場合、半導体素子１１０の電極形成面が基板１３０の方を向いてしまうので、半導体素子１１０と基板１３０との接続状況を見て確認することが困難であるが、この構成の場合、位置合わせだけでなく、接続確認も容易に行うことができる。
さらに、ファインパターンは、フィルム１２０の配線パターン１２５に形成すればよいので、ＦＣ法と比べて、基板１３０のコストアップを抑制することができる。また、半導体素子がエリアアレイ型の場合、ＦＣ法では特定の領域（すなわち、半導体素子が面する基板の領域）に数多くの端子が集中することに伴って、配線基板の層数を多くすることが必要となる場合が多かったが、本構成の場合、フィルム１２０の配線パターン１２５によって配線の引き回しを行うことができるので、ＦＣ法の場合と比べて、基板１３０の層数を少なくすることができる。したがって、それによっても基板１３０のコストアップを抑制することができる。
また、ＴＡＢ法の場合には、インナーリード工程とアウターリード工程とを別々に実行する必要があったが、この構成には、各配線１２２の一端と他端とによって半導体素子１１０と基板１３０との電気的接続を行うことができるので簡便である。さらに、ＴＡＢ法のように封止樹脂を用いなくてもよく、加えて、実装面積も小さくすることができる。
この半導体装置１０００を製造するには、基板１３０上に配置した半導体素子１１０を覆うように、配線１２２が形成された面を半導体素子１１０側に向けてフィルム１２０を配置した後、半導体素子１１０の表面上および基板１３０上にフィルム１２０を密着させて、各配線１２２の一端を素子電極１１２に接触させ、かつ、各配線１２２の他端を基板１３０の配線パターン１３２の一部（基板端子）に接触させるようにして行う。フィルム１２０上の各配線１２２の一端と素子電極１２、および、各配線１２２の他端と基板１３０の配線パターン１３２の一部との位置合わせは、透明なフィルム１２０を通して行うことができるので、容易に実行することができる。
以上のような種々の特徴および利点を有する技術であるが、配線１２２の一端と素子電極１１２、配線１２２の他端と配線パターン１３２の一部との位置合わせおよび接合を、自己整合的に実行することが可能となれば、当該新たな接続方法の利便性はさらに飛躍的に向上することが予想される。
上記技術とは別に、本願出願人は、所定条件下で半田を自己集合させて、フリップチップ実装を可能にする独自の技術を開発し、特願２００４−２５７２０６号明細書および特願２００４−２６７９１９号に開示した。ここで、図２（ａ）から（ｃ）を参照しながら、当該技術について簡単に説明する。
まず、図２（ａ）に示すように、複数の接続端子２１１が形成された回路基板２１０上に、不図示の金属粒子（例えば、はんだ粉）及び対流添加剤２１２を含有する樹脂２１３を供給する。対流添加剤２１２は、樹脂２１３が加熱されたときに沸騰して対流を発生させる添加剤である。
次に、図２（ｂ）に示すように、樹脂２１３の表面に、複数の電極端子２２１を有する半導体チップ２２０を当接させる。このとき、半導体チップ２２０の電極端子２２１は、回路基板２１０の接続端子２１１と対向するように配置される。そして、この状態で、樹脂２１３を加熱する。ここで、樹脂２１３の加熱温度は、金属粒子の融点、及び対流添加剤２１２の沸点よりも高い温度で行なわれる。
加熱により溶融した金属粒子は、樹脂２１３中で互いに結合し、図２（ｃ）に示すように、濡れ性の高い接続端子２１１と電極端子２２１との間に自己集合する。これにより、半導体チップ２２０の電極端子２２１と、回路基板２１０の接続端子２１１との間を電気的に接続する接続体２２２が形成される。その後、樹脂２１３を硬化させて、半導体チップ２２０回路基板２１０に固定させる。
この技術の特徴は、樹脂２１３が加熱されたときに、樹脂２１３中に含有する対流添加剤２１２が沸騰し、沸騰した対流添加剤２１２が樹脂２１３中に対流を発生させることによって、樹脂２１３中に分散している金属粒子の移動を促進させることにある。これにより、金属粒子の結合が均一に進行して、接続体（半田バンプ）２２２を自己集合的に形成することができる。ここで、樹脂２１３は、金属粒子が自由に浮遊、移動できる“海”の役目をもつと考えられるが、金属粒子同士の結合過程は、極めて短時間に終了するため、いくら金属粒子が自由に移動できる“海”を設けても、局所的な結合しか進行しないので、当該“海”となる樹脂２１３と対流添加剤２１２による対流との組合せにより、半田バンプ２２２が自己集合的に形成する。なお、半田バンプ２２２は、自己集合的に形成されると同時に、半田バンプの性質として、自己整合的に形成される。
この本願出願人が開発した自己集合的な半田バンプ形成技術をさらに展開して適用すれば、図１を参照しながら説明した新たな接続方法に、自己整合的な接合の特徴を導入することができると考え、それについて鋭意検討し、本発明に至った。
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
まず、図３を参照しながら、本発明の実施形態に係る実装体について説明する。図３は、本実施形態の実装体１００の断面構成を模式的に示している。
本実施形態の実装体１００は、素子電極１２を有する半導体素子１０と、電極端子３２を有する配線パターン３５が形成された実装基板３０とから構成されている。半導体素子１０は、素子電極１２が形成された表面１０ａと、表面１０ａに対向する裏面１０ｂとを有しており、半導体素子１０の裏面１０ｂは、実装基板３０に接している。そして、半導体素子１０の素子電極１２と、配線パターン３５の電極端子３２とは、自己集合的に形成された半田部材２０によって電気的に接続されている。ここで、自己集合的に形成された半田部材２０は、図３に示したような半田製の部材を予め作製しておいてそれを素子電極１２・電極端子３２上に配置したのではなく、所定のプロセスを経て、素子電極１２・電極端子３２上に成長させて形成したものである。そのプロセスの内容は後述する。
本実施形態の構成では、電極パターン４２が形成された基板４０を備えており、基板４０は、電極パターン４２が形成された面４０ａが半導体素子１０の表面１０ａと対向するように、樹脂２５を挟んで半導体素子１０の上に配置されている。そして、半田部材２０は、基板４０の電極パターン４２に接触しながら、樹脂２５中に形成されている。基板４０は、透光性基板であることが好ましく、例えば、ガラス基板、透光性樹脂基板を用いることができる。本実施形態では、ガラス基板を用いている。
図３に示した実装基板３０は、リジッド基板（典型的なプリント基板）であり、実装基板３０の一部には、凹部３７が形成されている。そして、凹部３７の底面に、半導体素子１０の裏面１０ｂが接している。この例では、実装基板３０の上面３０ａと、半導体素子１０の表面１０ａとは、略同一面（典型的には、±５０μｍ）上に位置しており、したがって、素子電極１２の上面と電極端子３２の上面もほぼ同じ高さに位置している。
半導体素子１０は、例えば、ベアチップである。なお、半導体素子（ベアチップ）１０の厚さは、例えば、５０〜５００μｍである。図３に示した例では、素子電極１２は、チップ表面１０ａの周縁領域に配列（ペリフェラル配列）されている。ペリフェラル配列の素子電極１２を有する半導体素子１０が、本実施形態の半田部材２０によって実装基板３０に接続された平面構成例を図４に示す。
図３および図４に示すように、半導体素子１０の素子電極１２は、半田部材２０を介して電極端子３２に電気的に接続される。電極端子３２は、配線パターン３５の一端に形成されており、典型的にはランド形状をしている。半田部材２０は、素子電極１２から上方に延びて、基板４０の電極パターン４２に沿って形成され、電極端子３２に達する。半田部材２０の周囲には樹脂２５が位置しており、隣接する半田部材２０同士は樹脂２５によって絶縁されている。
半田部材２０は、自己集合的に形成されるとともに、素子電極１２および電極端子３２に対して自己整合的に形成されている。したがって、素子電極１２および電極端子３２と、半田部材２０との間の位置ズレは実質的になく、素子電極１２および電極端子３２のパターンに自動的に対応して半田部材２０は形成されている。
本実施形態において半田部材２０を構成する金属（半田）は、低融点金属であり、例えば、Ｓｎ−Ａｇ系はんだ（Ｃｕ等を添加したものも含む）を用いている。なお、Ｓｎ−Ａｇ系はんだ（Ｃｕ等を添加したものも含む）に限らず、１００〜３００℃の範囲に融点をもつ低融点金属であれば、利用することができ、例えば、他のはんだ粉として、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系はんだ等のＰｂフリーはんだ、Ｐｂ−Ｓｎ共晶はんだ、あるいは、Ｃｕ−Ａｇ合金等の低融点金属などを用いることが可能である。
本実施形態では、樹脂２５として、エポキシ樹脂等の熱硬化性樹脂を用いている。本実施形態の構成では、樹脂２５に透光性の樹脂（例えば、エポキシ樹脂）を用いることが好ましい。樹脂２５の厚さ（すなわち、チップ表面１０ａから基板４０の下面４０ａとの距離）は、例えば５００μｍ以下であり、典型的には１０μｍ〜１００μｍ以下である。樹脂２５は、少なくとも、素子電極１２の周囲および電極端子３２の周囲を覆っている。実装基板３０上に形成された配線パターン３５および基板４０上に形成された電極パターン４２は、例えば、銅から構成されており、その厚さは、例えば、５μｍ〜３５μｍである。
本実施形態の構成による接続方法は、上述したワイヤーボンディング法、フリップチップボンディング法、ＴＡＢ法とは異なる新たな接続方法であり、以下のように、種々の特徴および利点を有する。
まず、本実施形態の構成によれば、半導体素子１０の裏面を基板３０上に配置することができるので、ＷＢ法と同様にダイボンドを利用して、半導体素子１０のセットすることができる。また、半導体素子１０の裏面１０ｂが実装基板３０と接触しているので、放熱性を良好にすることができる。
さらに、基板４０の電極パターン４２に沿って形成された半田部材２０よって、半導体素子１０と基板３０とを電気的に接続するので、ＷＢ法のように一つずつ結線しなくても、半田部材２０によって一括して素子電極１２と電極端子３２とを電気的に接続することが可能である。したがって、ＷＢ法と比べて作業の手間を軽減させることができる。また、この半田部材２０による電気的接続は、自己集合的に行うことができるので、条件の設定をきちんとすれば、ＷＢ法と比較して非常に簡便に行うことができるとともに、設備投資も少なくてすむ。さらには、半田部材２０は自己整合的に形成されるものなので、電気的接続に伴う高精度のアライメント調整や、公差に基づく位置ズレの問題を回避することができ、それゆえ、非常に技術的意義が大きい。
加えて、電極パターン４２および電極端子３２によってピッチを規定できるので、ＷＢ法と比べて、より微細ピッチの接続に向いている。そして、上述したように、この半田部材２０は自己集合的かつ自己整合的に形成されるので、そのような微細ピッチであればさらにその利点が増大する。また、ＷＢ法と比較して、実装面積も小さくすることができる。
また、本実施形態の構成の場合、基板４０を通して半導体素子１０の素子電極１２の位置を確認することができるので、ＦＣ法と比較して、位置合わせが容易である。また、樹脂２５が透明樹脂の場合、透明樹脂からなるペースト塗布後であっても、位置合わせを容易に行うことができる。同様に、実装基板３０上の電極端子３２の位置合わせも容易である。ＦＣ法の場合、半導体素子１０の電極形成面１０ａが実装基板３０の方を向いてしまうので、半導体素子１０と基板３０との接続状況を見て確認することが困難であるが、本実施形態の構成の場合、位置合わせだけでなく、接続確認も容易に行うことができる。加えて、本実施形態の構成の場合、半田部材２０が自己整合的に形成されることにより、本来的に、多くの位置合わせに伴う問題が回避されている。
さらに、ファインパターンは、基板４０の電極パターン４２に形成すればよいので、ＦＣ法と比べて、実装基板３０のコストアップを抑制することができる。また、半導体素子がエリアアレイ型の場合、ＦＣ法では特定の領域（すなわち、半導体素子が面する基板の領域）に数多くの端子が集中することに伴って、配線基板の層数を多くすることが必要となる場合が多かったが、本実施形態の構成の場合、基板４０の電極パターン４２によって配線の引き回しを行うことができるので、ＦＣ法の場合と比べて、実装基板３０の層数を少なくすることができる。したがって、それによっても実装基板３０のコストアップを抑制することができる。
そして、本実施形態の構成では、基板４０および樹脂２５によって半導体素子１０の表面を保護することができるともに、半導体素子１０の接続部および／または実装基板３０の接続部が保護されているので、接続信頼性にも優れている。そして、半田部材２０も樹脂２５および基板４０によって保護されている。
本実施形態の実装体１００の場合、半導体素子１０の素子電極１２には、半田バンプが形成されていないものを用いることができるので、その分、コストアップを抑制することができる。特に、多ピン・狭ピッチの素子電極１２上にバンプを形成するのは高度な技術が要求されるとともに、コストアップにつながるので、その部分を省略できる利点も大きい。すなわち、ＦＣ法の場合と異なって、事前に素子電極１２上にバンプを形成せずに、半導体素子１０と実装基板３０とを電気的に接続することができるメリットもある。
また、ＴＡＢ法の場合には、インナーリード工程とアウターリード工程とを別々に実行する必要があったが、本実施形態の構成では、半田部材２０の一端と他端とによって半導体素子１０と基板３０との電気的接続を行うことができるので簡便である。さらに、ＴＡＢ法と比較して、実装面積も小さくすることができる。
さらに、図３に示した構成１００の場合、半導体素子１０の裏面１０ｂが実装基板３０に形成された凹部３７の底面に接しているので、外見上の半導体素子１０の厚さを無くしたり薄くしたりすることができるので、実装体１００の薄型化を図ることができる。また、この例では、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが略同一面上に位置しているので、半田部材２０の形成が比較的容易になる。しかし、後述するが、半導体素子１０の表面１０ａと実装基板３０の上面３０ａとが異なる面にあっても、半田部材２０を自己集合的かつ自己整合的に形成することができる。
また、基板４０の上面４０ｂは平担となっているので、この上に電子部品（例えば、チップ部品）を実装することもできる。また、基板４０の上面４０ｂに配線パターンを形成してもよいし、あるいは、シールド層を形成してもよい。シールド層は、例えば、導電材料からなるベタ層から形成することができる。なお、上述したように、基板４０は、ガラス基板に限らず、他の基板（樹脂基板）を用いることもできる。また、透光性基板に限らず、それ以外の基板（例えば、半導体基板など）を用いることもできる。
次に、図５（ａ）から（ｅ）を参照しながら、本実施形態の実装体１００の製造方法について説明する。図５（ａ）から（ｅ）は、本実施形態の製造方法を説明するための工程断面図である。
まず、図５（ａ）に示すように、半導体素子（例えば、ベアチップ）１０を実装基板（例えば、リジッドプリント基板）３０上に載置する。この例では、実装基板３０の凹部３７を形成して、その凹部３７の底面に半導体素子１０の底面１０ｂが位置するように半導体素子１０を配置している。半導体素子１０の上面１０ａには素子電極１２が形成されている。一方、実装基板３０の上面３０ａには、電極端子（ランド）３２を含む配線パターン３５が形成されている。
次に、図５（ｂ）に示すように、素子電極１２および電極端子３２を含む領域に半田樹脂ペースト２１を塗布する。本実施形態では、半導体素子１０の電極形成面（上面）１０ａの全面と、実装基板３０の一部（電極端子３２を含む部位）を覆うように、半田樹脂ペースト２１は付与される。
半田樹脂ペースト２１は、樹脂と、樹脂中に分散された半田粉（不図示）と、当該樹脂が加熱されたときに沸騰する対流添加剤（不図示）とから構成されている。本実施形態では、樹脂として、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、半田粉としてＰｂフリー半田粉を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール、酢酸ブチル、ブチルカルビトール、エチレングリコール等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散する金属粒子（半田粉）に運動エネルギーを与え、金属粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自身が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ２Ｏ、ＣＯ２、Ｎ２等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、または発泡剤を挙げることができる。
次に、図５（ｃ）に示すように、塗布した半田樹脂ペースト２１の上に、基板４０を載置する。基板４０は、透光性基板であることが好ましく、本実施形態では、基板４０として、ガラス基板を用いている。なお、樹脂基板や半導体基板を用いることも可能である。基板４０の下面４０ａには、電極パターン４２が形成されており、電極パターン４２の一部は、素子電極１２の少なくとも一部の上方に位置しており、また、電極パターン４２の他の部分は電極端子３２の少なくとも一部の上方に位置している。
次に、図５（ｄ）に示すように、半田樹脂ペースト２１を加熱することにより、対流添加剤（不図示）を沸騰させて樹脂中に対流２７を発生させる。対流添加剤の沸騰により、基板４０と実装基板３０との間から蒸気が噴出することが多い。この加熱は、半田粉の融点以上で、対流添加剤の沸騰が生じる温度以上になるようなプロファイルで実行される。この対流添加剤による対流２７によって、半田樹脂ペースト中の半田粉が、素子電極１２、電極パターン４２及び電極端子３２の上に自己集合していく。なお、対流添加剤による対流２７（または沸騰）がなければ、半田粉の成長促進は達成されず、半田粉のダマが残ったままの状態になる。
半田粉の自己集合が進行すると、図５（ｅ）に示すように、素子電極１２と電極パターン４２との間と、電極端子３２と電極パターン４２との間とを連結する半田部材２０が形成される。本実施形態では、半田部材２０は、電極パターン４２に沿って延びる部位を有しており、また、素子電極１２と電極端子３２とは、半田部材２０によって直接接続されている。図５（ｄ）から（ｅ）における半田部材２０の形成時間は、条件によっても異なるが、例えば、５秒〜３０秒程度（典型的には、約５秒）である。なお、半田部材２０の形成においては、半田樹脂ペースト２１を事前に加熱するプリヒート工程を導入することができる。
半田部材２０は、半田樹脂ペースト２１中の半田粉が自己集合して形成されているので、半田部材２０が形成された後、半田樹脂ペースト２１を構成していた樹脂中には導電粒子が実質的に含まれておらず、隣接する半田部材２０同士は樹脂２５により絶縁されている。なお、半田部材２０が形成された後、半田樹脂ペースト２１を洗い流した後、他の樹脂（同種の樹脂でも構わない）を充填することも可能である。
半田樹脂ペースト２１を構成する樹脂（または他の樹脂）を硬化させると、本実施形態の実装体１００が得られる。当該他の樹脂を充填する場合には、半田樹脂ペースト２１を構成する樹脂として、熱硬化性樹脂以外の樹脂（熱可塑性樹脂、光硬化性樹脂など）を用いることもできる。
ここで、ＦＣ法の場合には、半導体素子と実装基板との隙間に樹脂（アンダーフィル材）を入れることが多く、工程数が増えてしまうが、本実施形態の製造方法の場合、硬化させた樹脂２５をアンダーフィル材のように使用することもできるので、当該工程数の増大の問題を回避することができる。
本実施形態では、基板４０に透光性基板を用いているので、基板４０を通して、半田部材２０の接続確認を行うことができる。また、樹脂２５にも透光性樹脂を用いているので、さらに接続確認が容易となっている。
図５（ｅ）に示した状態の後、基板４０の除去を行ってよい。基板４０を除去して、電極パターン４２または半田部材２０を樹脂２５の上面に露出させると、その露出した導電部を利用して、電気的検査を実行することも可能である。例えば、基板４０を除去して、電極パターン４２を露出させ、その電極パターン４２に、テスターの端子（例えばプローブ）を接触させて、電気的検査を実行することができる。
次に、図６から図２０を参照しながら、本発明の実施形態に係る実装体１００の改変例について説明する。
図６に示した実装体１００では、基板４０の電極パターン４２の表面に、半田濡れ性を向上させる層４３が形成されている。すなわち、この例では、電極パターン４２の表面に、半田濡れ性を向上させるコーティング処理が施されている。電極パターン４２の表面の半田濡れ性を向上させることにより、半田部材２０の自己集合的な形成をより容易に又はより安定して実行することができる。半田濡れ性を向上させるコーティングとしては、例えば、ＳｎＢｉ層の形成を挙げることができる。
図７に示した実装体１００では、電極パターン４２の表面の一部にマスク層４５が形成されており、半田部材２０は、素子電極１２と電極パターン４２との間を連結する半田バンプ部２０ａと、電極端子３２と電極パターン４２との間を連結する半田バンプ部２０ｂとから構成されている。半田部材２０が素子電極１２と電極端子３２とを直接接続しなくても、この例のように、電極パターン４２を介して、素子電極１２と電極端子３２とを電気的に接続することもできる。マスク層４５は、電極パターン４２よりも半田濡れ性が悪い材料からなり、例えばソルダーレジストから構成されている。電極パターン４２の表面のうち、素子電極１２に対応する部位と電極端子３２に対応する部位との間に、マスク層４５を形成することにより、図７に示すように、半田部材２０は２つの部位（２０ａ、２０ｂ）に分かれるが、これにより、半田部材２０の形状の予測性が上がり、その特性（抵抗、応力、強度など）の予測が楽になるというメリットを享受し得る。
また、マスク層４５を形成しなくても、半田部材２０の形状を変化させることは可能である。図８（ａ）に示した実装体１００では、電極パターン４２の形状を工夫しており、例えば、図８（ｂ）に示すように、電極パターン４２のうち、素子電極１２に対応する部位４２ａと、電極端子３２に対応する部位４２ｂとに比べて、両者（４２ａ、４２ｂ）を連結する部位４２ｃの面積を小さくしている。このようにすることにより、自己集合により形成中の半田部材２０の最初のコンタクトが、部位４２ａ、４２ｂの方に起こりやすいようにしている。また、連結部４２ｃは、図８（ｃ）に示すように、傾斜を持たせて形成することも可能である。なお、素子電極１２に対応する部位４２ａの面積よりも、電極端子３２に対応する部位４２ｂの面積を大きくしたのは、素子電極１２の面積および電極端子３２の面積に対応させたものである。
図９に示した実装体１００では、基板４０が除去されて、電極パターン４２が表面に露出している。基板４０の除去は、基板４０を剥離して実行してもよいし、基板４０を研磨して実行してもよい。電極パターン４２が露出していることにより、これを検査用端子として利用することが可能となる。また、図９に示した実装体１００の樹脂２５を取り除いて、図１０に示す構造にすることもできる。
さらに、図１１に示すように、図９に示した実装体１００から電極パターン４２を除去して、半田部材２０を露出させることも可能である。加えて、そこから樹脂２５を取り除いて、図１２に示す構造にしてもよい。
図１０および図１２に示した実装体１００では、素子電極１２と電極端子３２との間を空気絶縁しているが、素子電極１２と電極端子３２との間に樹脂２５を存在させて絶縁性を高めてもよい。なお、図１３に示すように、半田部材２０の上面を、平面でなく、若干曲線を持たせてもよい。これは、図１０に示した構造に対し、短時間、熱処理（例えば、リフロー処理）を行い、半田部材２０を少しだけ溶融させて、より応力を緩和できる形状に変形させたものである。
図１４に示した実装体１００では、実装基板３０の上面３０ａが平坦な典型的な基板上に半導体素子１０を載置した構成を示している。この場合、素子電極１２の上面と、電極端子３２の上面との段差を少なくして半田部材２０の自己集合形成がより容易に実行できるように、半導体素子１０として薄型の半導体チップを用いることが好ましい。その場合の半導体素子１０の厚さは、１５０μｍ以下であり、典型的には１００μｍ程度である。なお、半導体素子１０の厚さが１５０μｍを超えるもの（例えば２００〜４５０μｍ程度）であっても、問題なく半田部材２０の自己集合形成を行うことができる。
図１４に示した構成から、基板４０を除去すると、図１５に示すような実装体１００となる。また、樹脂２５を取り除いて、リフロー処理等を行って、半田部材２０の応力緩和を抑制した形状にすると、図１６に示す実装体１００になる。なお、図１６に示す構造において、素子電極１２と電極端子３２との間に樹脂２５を形成することも可能である。
図１４に示した実装体１００は、図５（ａ）から（ｅ）と同様に、図１７（ａ）から（ｅ）に示すようにして製造することができる。すなわち、まず、図１７（ａ）に示すように、平坦な実装基板３０の上に半導体素子を載置した後、図１７（ｂ）に示すように、半田樹脂ペースト２１を塗布する。次に、図１７（ｃ）に示すように、半田樹脂ペースト２１の上に基板４０を載置し、次いで、図１７（ｄ）に示すように、半田樹脂ペースト２１を加熱する。すると、対流添加剤（不図示）が沸騰して樹脂中に対流２７を発生し、半田粉の自己集合が進行する。そして、図１７（ｅ）に示すように、半田部材２０が形成されて、実装体１００が得られる。
実装基板３０は、リジッドプリント基板に限らず、図１８に示すようなダイパッド部３０ｂと、リード部３０ａとからなるリードフレーム３０を用いることも可能である。また、上述したように、実装基板３０として、フレキシブルプリント基板を用いることも可能である。なお、基板４０の上面は平担でなくてもよく、例えば、基板４０としてフレキシブル基板を用いて、図１９に示すように、基板４０の上面が湾曲するような構成にしてよい。
また、基板４０をフレキシブル基板のような柔軟な基板にすることで、半田部材２０にかかる応力を低減させることができ、その結果、接続部の安定化を図ることができる。加えて、半導体素子１０の厚さによって広がる電極端子３２と電極パターン４２とのギャップを小さくすることができるので、電極端子３２においても安定した接続を得ることができる。
さらに、図４に示した構成例では、素子電極１２と電極端子３２との間隔（ピッチ）が同じなるように引き出したが、図２０に示すように、電極端子３２の方の間隔（ピッチ）が広がるように、ファンアウトした構成にしてもよい。
なお、上記構成例では、素子電極１２をペリフェラル状に配列した半導体素子１０を示したが、これに限定されず、アレイ状に配列した半導体素子１０を用いることも可能である。また、素子電極１２の端子数の限定は特になく、多ピンで狭ピッチであるほど、本発明の実施形態の技術のメリットは大きくなる。
次に、図２１および図２２を参照しながら、本実施形態の実装体１００における半田部材２０の自己集合形成状態を説明する。
図２１に示した断面の顕微鏡写真は、図２２に示した構造を実際に研磨して断面を露出させ顕微鏡で観察した際の顕微鏡写真である。この構造は、銅製のベタ層３５’を有するフレキシブル基板３０の上に半導体素子１０を載せ、その後、図５（ｂ）から（ｅ）に示すように、素子電極１２と電極端子領域３２’とを接続する半田部材２０を樹脂２５中に自己集合的に形成させたものである。
図２１に示すように、半田部材２０は、素子電極１２から上に、そして電極パターン４２’に沿って延び、下の電極端子領域３２’に達している。なお、図２１中の断面には、研磨剤が充填されている影響で、各要素の断面構成が一部見えにくくなっている。ここで、半導体素子１０の厚さは１００μｍ以下（この例では厚さ５０μｍ）である。また、基板３０および基板４０の厚さは３０μｍである。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。
上述した本発明の実施形態では、半導体素子１０がベアチップの場合について説明したが、ベアチップに限らず、例えば、チップ・サイズ・パッケージ（ＣＳＰ）のような半導体パッケージを半導体素子１０として使用することも可能である。また、半導体素子１０は、典型的には、メモリＩＣチップや、ロジックＩＣチップ、あるいは、システムＬＳＩチップであるが、その種類は特に問わない。
本発明によれば、ＷＢ法、ＦＣ法、ＴＡＢ法とは異なる新規な微細ピッチ接続技術を用いた実装体およびその製造方法を提供することができる。
（ａ）は特願２００４−１５６６３１号明細書の図１に開示された半導体装置の断面図、（ｂ）はその上面図 （ａ）から（ｃ）は、特願２００４−２６７９１９号の図１に開示された微細バンプの形成工程を説明するための工程断面図 本発明の実施形態に係る実装体１００の構成を模式的に示す断面図 本発明の実施形態に係る実装体１００の構成を模式的に示す上面図 （ａ）から（ｅ）は、本発明の実施形態に係る実装体１００の製造方法を説明するための工程断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 （ａ）は本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図、（ｂ）は電極パターン４２の平面構成図、（ｃ）は電極パターン４２の平面構成図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 （ａ）から（ｅ）は、本発明の実施形態に係る実装体１００の改変例の製造方法を説明するための工程断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す断面図 本発明の実施形態に係る実装体１００の改変例を模式的に示す平面図 半田部材２０の自己集合形成状態を説明するための断面の顕微鏡写真 図２１に示した半田部材２０の自己集合形成状態の構成を説明するための断面図 （ａ）は、従来のワイヤーボンディング状態を示す上面図、（ｂ）は、（ａ）における線Ａ−Ａに沿った断面図 従来の樹脂封止体（半導体モジュール）５００の断面図 従来のＦＣ法を用いて実装された半導体デバイス６００の断面図 従来のＴＡＢ法を用いた半導体装置７００の断面図 従来の半導体装置７００を実装基板７０９に実装した構成を示す断面図
符号の説明
１０ 半導体素子（半導体チップ）
１２ 素子電極
２０ 半田部材
２０ａ，２０ｂ 半田バンプ部
２１ 半田樹脂ペースト
２５ 樹脂
２７ 対流
３０ 実装基板
３２ 電極端子
３５ 配線パターン
３７ 凹部
４０ 基板
４２ 電極パターン
４３ 半田濡れ性向上層
４５ マスク層
１００ 実装体
１１０ 半導体素子
１１２ 素子電極
１２０ フィルム
１２２ 配線
１２５ 配線パターン
１３０ 基板
１３２ 配線パターン
２１０ 回路基板
２１１ 接続端子
２１２ 対流添加剤
２１３ 樹脂
２２０ 半導体チップ
２２１ 電極端子
２２２ 半田バンプ
５００ 半導体モジュール
６００ 半導体デバイス
７００ 半導体装置
１０００ 半導体装置

Claims (7)

  1. 素子電極が形成された表面と、前記表面に対向する裏面とを有する半導体素子の当該裏面を、電極端子を有する配線パターンが形成された実装基板上に配置する工程（ａ）と、
    樹脂中に、半田粉と、当該樹脂が加熱されたときに沸騰する対流添加剤とが含有された半田樹脂ペーストを、前記素子電極および前記電極端子を含む領域に付与する工程（ｂ）と、
    電極パターンが形成された第１面と、前記第１面に対向する第２面とを有する基板を用意し、前記基板の前記電極パターンが前記素子電極および前記電極端子を覆うように、前記基板の第１面を、前記半田樹脂ペーストを挟んで、前記半導体素子の前記表面および前記実装基板と対向させる工程（ｃ）と、
    前記半田樹脂ペーストを加熱することにより、前記対流添加剤を沸騰させて前記樹脂に対流を発生させ、そして、前記半田樹脂ペースト中の前記半田粉を自己集合させて、少なくとも、前記素子電極と前記電極パターンとの間と、前記電極端子と電極パターンとの間とを連結する半田部材を形成する工程（ｄ）と
    を包含する、実装体の製造方法。
  2. 前記工程（ｄ）において、前記半田部材は、前記電極パターンに沿って延びる部位を有している、請求項１に記載の実装体の製造方法。
  3. 前記基板は透光性基板で、そして、前記半田樹脂ペーストを構成する前記樹脂は透光性樹脂であり、
    前記工程（ｄ）の後、前記半田部材の接続確認を実行する、請求項１に記載の実装体の製造方法。
  4. 前記工程（ｄ）の後、前記基板の除去を実行する、請求項１に記載の実装体の製造方法。
  5. 前記基板の除去の後、前記電極パターンを通して電気的検査を実行する、請求項４に記載の実装体の製造方法。
  6. 前記工程（ｃ）で用意する前記基板の前記電極パターンの表面には、半田濡れ性を向上させるコーティング処理が施されている、請求項１に記載の実装体の製造方法。
  7. 前記実装基板はフレキシブル基板であり、そして、前記基板もフレキシブル基板であり、
    前記半導体素子は、厚さ１００μｍ以下の薄型半導体チップである、請求項１から３の何れか一つに記載の実装体の製造方法。
JP2005015076A 2005-01-24 2005-01-24 実装体の製造方法 Expired - Fee Related JP4396533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005015076A JP4396533B2 (ja) 2005-01-24 2005-01-24 実装体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005015076A JP4396533B2 (ja) 2005-01-24 2005-01-24 実装体の製造方法

Publications (2)

Publication Number Publication Date
JP2006203096A JP2006203096A (ja) 2006-08-03
JP4396533B2 true JP4396533B2 (ja) 2010-01-13

Family

ID=36960792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005015076A Expired - Fee Related JP4396533B2 (ja) 2005-01-24 2005-01-24 実装体の製造方法

Country Status (1)

Country Link
JP (1) JP4396533B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007096946A1 (ja) * 2006-02-21 2009-07-09 パナソニック株式会社 実装体及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4946262B2 (ja) * 2006-08-18 2012-06-06 富士通セミコンダクター株式会社 半導体素子の実装方法及び半導体装置の製造方法
JP5471163B2 (ja) * 2009-08-25 2014-04-16 住友ベークライト株式会社 半導体装置の製造方法
JP7310571B2 (ja) * 2019-11-28 2023-07-19 株式会社デンソー 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2007096946A1 (ja) * 2006-02-21 2009-07-09 パナソニック株式会社 実装体及びその製造方法
JP5085932B2 (ja) * 2006-02-21 2012-11-28 パナソニック株式会社 実装体及びその製造方法

Also Published As

Publication number Publication date
JP2006203096A (ja) 2006-08-03

Similar Documents

Publication Publication Date Title
JP5085932B2 (ja) 実装体及びその製造方法
US6414849B1 (en) Low stress and low profile cavity down flip chip and wire bond BGA package
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7352055B2 (en) Semiconductor package with controlled solder bump wetting
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
US20220392846A1 (en) Semiconductor package
JP2007521656A (ja) 半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
US6841884B2 (en) Semiconductor device
US7169641B2 (en) Semiconductor package with selective underfill and fabrication method therfor
US6953709B2 (en) Semiconductor device and its manufacturing method
KR20140029268A (ko) 반도체 장치의 제조 방법
JP4494249B2 (ja) 半導体装置
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP4396533B2 (ja) 実装体の製造方法
US9859200B2 (en) Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US20090051051A1 (en) Semiconductor device and method for manufacturing the same
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP4737995B2 (ja) 半導体装置
JP5587464B2 (ja) 半導体装置の製造方法
KR20130027870A (ko) 패키지 기판 및 패키지의 제조 방법
JP4175339B2 (ja) 半導体装置の製造方法
JP2009238984A (ja) 半導体装置およびその製造方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2011044747A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070705

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4396533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131030

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees