TWI501371B - A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device - Google Patents

A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device Download PDF

Info

Publication number
TWI501371B
TWI501371B TW102131281A TW102131281A TWI501371B TW I501371 B TWI501371 B TW I501371B TW 102131281 A TW102131281 A TW 102131281A TW 102131281 A TW102131281 A TW 102131281A TW I501371 B TWI501371 B TW I501371B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
semiconductor wafer
wiring member
terminal
lead frame
Prior art date
Application number
TW102131281A
Other languages
English (en)
Other versions
TW201413904A (zh
Inventor
Susumu Baba
Masachika Masuda
Hiromichi Suzuki
Original Assignee
Dainippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009004827A external-priority patent/JP5110441B2/ja
Application filed by Dainippon Printing Co Ltd filed Critical Dainippon Printing Co Ltd
Publication of TW201413904A publication Critical patent/TW201413904A/zh
Application granted granted Critical
Publication of TWI501371B publication Critical patent/TWI501371B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置
本發明關於半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置，亦即關於可以確實安裝較習知更小型化之半導體晶片之同時，可以降低製造成本的半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置。
近年來，半導體裝置由高積體化或小型化技術之進步、電子機器之高性能化與輕薄短小化之傾向，進展為更加高積體化、高功能化。於此種高積體化、高功能化之半導體裝置中，被要求外部端子(pin)之總和之增加或更為多端子化。
作為此種半導體裝置之半導體封裝，有在引線框架搭載IC晶片、LSI晶片等之半導體晶片，以絕緣性樹脂予以密封之構造者。於此種半導體裝置，伴隨高集積化及小型化之進展，封裝之構造亦從SOJ(Small Outline J-Leaded Package)或QFP(Quad Flat Package)等外部引 線由樹脂封裝之側壁朝外側突出之形態，進展成為外部引線不朝外側突出，而是外部引線以露出樹脂封裝之背面的方式被埋設的QFN(Quad Flat Non-leaded Package)或SON(Small Outline Nonleaded Package)等薄型、安裝面積較小的形態。
另外，為迴避QFP封裝具有之安裝效率、安裝性問題，以錫球作為封裝之外部端子而具備的被稱為表面安裝型封裝之BGA(Ball Grid Array)之樹脂密封型半導體裝置被量產。另外，取代BGA之錫球，改設置矩陣狀平面電極構成之外部端子而構成之表面安裝型封裝，有稱為LGA(Land Grid Array)之半導體裝置。
專利文獻1：特許第2688099號公報
專利文獻2：特開平10-41434號公報
但是，半導體晶片益加進展為小型化(fine)，引線框架之內部引線之間距(間隔)之狹窄化有其限制，因此，可以預見將此種小型化半導體晶片搭載於引線框架漸次變為困難。
又，進行此種半導體裝置之檢測時，需要安裝半導體晶片，作為包含半導體晶片之半導體裝置完成後進行之檢測。因此，在半導體晶片非良品時需要廢棄半導體裝置全體。因此，半導體晶片之良品率惡化時，成本面之損失變 大之可能性存在。
本發明有鑑於此問題，目的在提供可以確實安裝小型化之半導體晶片之同時，在作為半導體裝置被進行密封前，可以進行半導體晶片之檢測，而且可降低製造成本的半導體裝置用配線構件、半導體裝置用複合配線構件、及樹脂密封型半導體裝置。
本發明之半導體裝置用配線構件，係用於電連接半導體晶片上之電極與外部配線構件者；其特徵為具備：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在絕緣層之於銅配線層側或銅配線層上形成半導體晶片載置部；銅配線層，係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部。
本發明之半導體裝置用配線構件之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用配線構件之中，銅配線層，係具有：電連接於半導體晶片上之複數電極的端子區塊部。
本發明之半導體裝置用複合配線構件，係用於電連接半導體晶片上之電極與配線基板者；其特徵為具備：配線構件；及電連接於該配線構件的引線框架；配線構件係具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於 絕緣層之另一側的銅配線層；在絕緣層之於銅配線層側或銅配線層上形成半導體晶片載置部；銅配線層，係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於引線框架；及配線部，用於連接第1端子部與第2端子部；銅配線層之第2端子部與引線框架係藉由第2連接部被電連接。
本發明之半導體裝置用複合配線構件之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用複合配線構件之中，第2連接部，係由焊錫構成。
本發明之半導體裝置用複合配線構件之中，第2連接部，係由接合導線構成。
本發明之樹脂密封型半導體裝置，其特徵為具備：配線構件，其具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在絕緣層之銅配線層側或銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；引線框架，電連接於該配線構件；及半導體晶片，被載置於配線構件之半導體晶片載置部，其具有電極；半導體晶片上之電極與第1端子部係藉由第1連接部被電連接；第2端子部與引線框架係藉由第2連接部被電連接；在露出引線框架之一部分之狀態下，使半導體晶片、銅配線層、引線框架、第1連接部及第2 連接部藉由樹脂密封部施予樹脂密封。
本發明之樹脂密封型半導體裝置，其特徵為具備：配線構件，具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在絕緣層之於銅配線層側或銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；及半導體晶片，介由黏接層被載置於該配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部係藉由第1連接部被電連接；在銅配線層之第2端子部上設有外部連接用之第2連接部；使銅配線層、半導體晶片及第1連接部藉由密封樹脂部施予密封，第2連接部由密封樹脂部露出外方。
本發明之樹脂密封型半導體裝置之中，第2連接部，係由焊錫構成。
本發明之樹脂密封型半導體裝置之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用複合配線構件，係用於電連接半導體晶片上之電極與配線基板者；其特徵為具備：配線構件；及電連接於該配線構件之同時，用於載置配線構件的引線框架；配線構件係具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層，係包含：第1端子部，被連接於半導體晶片上之電極；第2端 子部，被連接於引線框架；及配線部，用於連接第1端子部與第2端子部；銅配線層之第2端子部與引線框架係藉由第2連接部被連接；引線框架，係具有：載置配線構件的晶粒焊墊(die pad)；及設於晶粒焊墊外方的引線部；晶粒焊墊之中至少載置半導體晶片的中央區域之厚度，係較引線部之厚度為薄。
本發明之半導體裝置用複合配線構件之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用複合配線構件之中，第2連接部，係由接合導線構成。
本發明之半導體裝置用複合配線構件之中，晶粒焊墊，係具有：中央區域，用於載置半導體晶片；及周緣區域，位於中央區域外周，和引線部大略為同一厚度；在中央區域與周緣區域之間設有縫隙孔。
本發明之樹脂密封型半導體裝置，其特徵為具備：配線構件，其具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；引線框架，電連接於該配線構件之同時，用於載置配線構件；及半導體晶片，被載置於配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部係藉由第1連接部被電連接；第2端子部與引線框架係藉由 第2連接部被電連接；在露出引線框架之一部分之狀態下，使半導體晶片、銅配線層、引線框架、第1連接部及第2連接部藉由密封樹脂部施予樹脂密封；引線框架，係具有：載置配線構件的晶粒焊墊；及設於晶粒焊墊外方的引線部；晶粒焊墊之中至少載置半導體晶片的中央區域之厚度，係較引線部之厚度為薄。
本發明之樹脂密封型半導體裝置之中，晶粒焊墊，係具有：中央區域，用於載置半導體晶片；及周緣區域，位於中央區域外周，和引線部大略為同一厚度；在中央區域與周緣區域之間設有縫隙孔。
本發明之樹脂密封型半導體裝置之中，晶粒焊墊底面至密封樹脂部下面為止之長度，和配線構件至密封樹脂部上面為止之長度，係大略為相同。
本發明之樹脂密封型半導體裝置，其特徵為具備：配線構件，其具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；及半導體晶片，介由黏接層被載置於該配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部係藉由第1連接部被電連接；在銅配線層之第2端子部上設有外部連接用之第2連接部；使銅配線層、半導體晶片及第1連接部藉由密封樹脂部施予密封，第2連接 部由密封樹脂部露出外方；第2連接部係由焊錫形成；第1連接部與第2連接部之連接用配線部，係以包圍第2端子部的方式被迂迴佈局。
本發明之樹脂密封型半導體裝置之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用複合配線構件，係用於電連接半導體晶片上之電極與配線基板者；其特徵為具備：配線構件；及電連接於該配線構件之同時，用於載置配線構件的引線框架；配線構件係具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層，係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於引線框架；及配線部，用於連接第1端子部與第2端子部；銅配線層之第2端子部與引線框架係藉由第2連接部被連接；引線框架，係具有：載置配線構件的晶粒焊墊；及設於晶粒焊墊外方的引線部；晶粒焊墊，係具有：中央區域，對應於半導體晶片；及周緣區域，位於中央區域外周之同時被連結於中央區域，在其和中央區域之間形成密封樹脂流入空間；配線構件，係配置於晶粒焊墊之中央區域至周緣區域為止之區域；配線構件，係至少在晶粒焊墊之中央區域及周緣區域使用樹脂糊被黏接。
本發明之半導體裝置用複合配線構件之中，金屬基板，係由不鏽鋼構成。
本發明之半導體裝置用複合配線構件之中，樹脂糊， 係以多點狀或直線狀被塗敷。
本發明之半導體裝置用複合配線構件之中，晶粒焊墊之中，至少在中央區域及周緣區域被施予鍍層處理。
本發明之樹脂密封型半導體裝置，其特徵為具備：配線構件，具有：絕緣層；配置於絕緣層之一側的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；引線框架，電連接於該配線構件之同時，用於載置配線構件；及半導體晶片，被載置於配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部係藉由第1連接部被電連接；第2端子部與引線框架係藉由第2連接部被電連接；在露出引線框架之一部分之狀態下，使半導體晶片、銅配線層、引線框架、第1連接部及第2連接部藉由密封樹脂部施予樹脂密封；引線框架，係具有：載置配線構件的晶粒焊墊；及設於晶粒焊墊外方的引線部；晶粒焊墊，係具有：中央區域，對應於半導體晶片；及周緣區域，位於中央區域外周之同時被連結於中央區域，在其和中央區域之間形成密封樹脂流入空間；配線構件，係配置於晶粒焊墊之中央區域至周緣區域為止之區域；配線構件，係至少在晶粒焊墊之中央區域及周緣區域使用樹脂糊被黏接。
本發明之樹脂密封型半導體裝置之中，金屬基板，係 由不鏽鋼構成。
本發明之樹脂密封型半導體裝置之中，樹脂糊，係以多點狀或直線狀被塗敷。
本發明之樹脂密封型半導體裝置之中，晶粒焊墊之中，至少在中央區域及周緣區域被施予鍍層處理。
10‧‧‧半導體裝置用配線構件
10A‧‧‧半導體裝置用複合配線構件
11‧‧‧絕緣層
11A、31‧‧‧半導體晶片載置部
12‧‧‧金屬基板
13‧‧‧銅配線層
13A‧‧‧銅層
13B‧‧‧鍍層
13C‧‧‧配線部
13D‧‧‧第1端子部
13E‧‧‧第2端子部
14‧‧‧黏接層
15‧‧‧半導體晶片
15A‧‧‧電極
16‧‧‧第1連接部
18、19、24、27A、27B‧‧‧第2連接部
20‧‧‧引線框架
21‧‧‧內引線部
22‧‧‧晶粒焊墊
23‧‧‧密封樹脂部
24‧‧‧第2連接部
25‧‧‧引線部
26‧‧‧縫隙孔
28‧‧‧散熱板黏接層
29‧‧‧散熱板
30、40‧‧‧半導體裝置
圖1為本發明半導體裝置用配線構件(導線連接型)之第1實施形態之概略斷面圖。
圖2為本發明第1實施形態之概略平面圖。
圖3為本發明第1實施形態之半導體裝置用配線構件之變形例1(焊錫連接型)之概略斷面圖。
圖4為包含圖1之半導體裝置用配線構件的半導體裝置之概略斷面圖。
圖5為包含圖3之半導體裝置用配線構件的半導體裝置之概略斷面圖。
圖6(a)-(d)為半導體裝置用配線構件之製造方法之圖。
圖7(a)-(f)為圖4所示半導體裝置之製造方法之圖。
圖8(a)-(f)為圖5所示半導體裝置之製造方法之圖為。
圖9為本發明第1實施形態之半導體裝置用配線構件之變形例2之概略平面圖。
圖10為本發明第1實施形態之半導體裝置用配線構件之變形例3之概略平面圖。
圖11(a)為本發明第1實施形態之半導體裝置用配線構件之變形例4之概略平面圖，圖11(b)為圖11(a)之A-A線斷面圖。
圖12為本發明半導體裝置之第2實施形態之概略斷面圖。
圖13(a)-(e)為封裝型之半導體裝置之製造方法之圖。
圖14(a)-(f)為圖4所示半導體裝置之製造方法之變形例之圖。
圖15(a)-(f)為圖5所示半導體裝置之製造方法之變形例之圖。
圖16為本發明第3實施形態之半導體裝置用配線構件之概略斷面圖。
圖17為本發明第3實施形態之半導體裝置用複合配線構件之概略斷面圖。
圖18為本發明第3實施形態之半導體裝置用配線構件之變形例之概略斷面圖。
圖19為本發明第3實施形態之半導體裝置之概略斷面圖。
圖20(a)-(d)為本發明第3實施形態之半導體裝置用配線構件之製造方法之圖。
圖21(a)-(f)為本發明第3實施形態之半導體裝 置之製造方法之圖。
圖22為本發明第4實施形態之半導體裝置之概略斷面圖。
圖23為本發明第4實施形態之半導體裝置使用之半導體裝置用配線構件之平面圖。
圖24(a)-(e)為本發明第4實施形態之半導體裝置之製造方法之圖。
圖25為本發明第4實施形態之半導體裝置之變形例之概略斷面圖。
圖26為本發明第5實施形態使用之半導體裝置用配線構件之概略斷面圖。
圖27為本發明第5實施形態之半導體裝置用複合配線構件之概略斷面圖。
圖28為本發明第5實施形態之半導體裝置用複合配線構件及半導體裝置之概略平面圖。
圖29為本發明第5實施形態之半導體裝置之概略斷面圖(圖28之B-B線斷面圖)。
圖30(a)-(f)為本發明第5實施形態之半導體裝置之製造方法之圖。
以下依據圖面說明本發明之實施形態。
(第1實施形態)
圖1-圖11為本發明第1實施形態之圖。圖1為本發明第1實施形態之概略斷面圖。圖2為本發明第1實施形態之概略平面圖。圖3為本發明第1實施形態之變形例1之概略斷面圖。圖4為包含圖1之半導體裝置用配線構件的半導體裝置之概略斷面圖。圖5為包含圖3之半導體裝置用配線構件的半導體裝置之概略斷面圖。圖6(a)-(d)為半導體裝置用配線構件之製造方法之圖。圖7(a)-(f)為圖4所示半導體裝置之製造方法之圖。圖8(a)-(f)為圖5所示半導體裝置之製造方法之圖為。圖9為本發明第1實施形態之半導體裝置用配線構件之變形例2之概略平面圖。圖10為本發明第1實施形態之半導體裝置用配線構件之變形例3之概略平面圖。圖11(a)為本發明第1實施形態之半導體裝置用配線構件之變形例4之概略平面圖，圖11(b)為圖11(a)之A-A線斷面圖。圖14(a)-(f)為圖4所示半導體裝置之製造方法之變形例之圖。圖15(a)-(f)為圖5所示半導體裝置之製造方法之變形例之圖。
首先，依據圖1-3說明本發明之半導體裝置用配線構件之概略。
如圖1所示，本實施形態之導線連接型半導體裝置用配線構件10，係將半導體晶片15之電極15A(如後述說明)與例如引線框架20之內引線部21(如後述說明)等外部配線構件予以電連接者。
此種半導體裝置用配線構件10，係具備：例如聚醯 亞胺形成之絕緣層11；配置於絕緣層11之一側的金屬基板12；及配置於絕緣層11之另一側的銅配線層13。其中，銅配線層13，係包含：複數個第1端子部13D，分別被連接於半導體晶片15之電極15A；複數個第2端子部13E，分別被電連接於內引線部21(外部配線構件)；及複數個配線部13C，分別用於電連接第1端子部13D與第2端子部13E。
又，於銅配線層13之各第2端子部13E上各設有引線框架20用之第2連接部19。亦即，第2連接部19之一端被連接於分別對應之第2端子部13E之同時，另一端連接於引線框架20之內引線部21(如後述說明)。又，於圖1、2，各第2連接部19，係由金製之接合導線構成。
另外，銅配線層13之配線部13C，分別如圖2所示，係由半導體晶片15以放射狀被延伸。另外，銅配線層13之斷面，如圖1所示，係由中心之銅層13A與覆蓋銅層13A的鍍層13B構成。其中，鍍層13B，係由例如鎳鍍層，與設於鎳(Ni)鍍層上之金(Au)鍍層構成。
金屬基板12可使用各種金屬，但金屬基板12最好由不鏽鋼(stainless)構成。藉由金屬基板12由不鏽鋼構成，可提升金屬基板12之剛性，薄化金屬基板12之厚度。另外，半導體晶片15之熱可由金屬基板12背面散熱。
在絕緣層11之於銅配線層13側形成半導體晶片載置 部11A。半導體晶片15，係如圖2所示，具有沿周圍設置之複數個電極15A。半導體晶片15，係藉由黏接層14被載置、固定於半導體晶片載置部11A上。半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間，係分別藉由金(Au)接合導線形成之第1連接部16被連接。
以下依據圖3說明半導體裝置用配線構件10之另一構成(變形例1)。於圖3，和圖1、2之半導體裝置用配線構件10同一部分附加同一符號，並省略詳細說明。
如圖3所示，焊錫連接型半導體裝置用配線構件10，係具備：絕緣層11；配置於絕緣層11之一側的金屬基板12；及配置於絕緣層11之另一側的銅配線層13。
在絕緣層11之於銅配線層13側形成半導體晶片載置部11A，半導體晶片15係藉由黏接層14被載置於半導體晶片載置部11A。半導體晶片15與銅配線層13之第1端子部13D之間，係藉由金(Au)接合導線形成之第1連接部16被電連接。
於圖3，於銅配線層13之各第2端子部13E上分別設有引線框架20用之第2連接部18。亦即，第2連接部18，其之下端被連接於分別對應之第2端子部13E之同時，上端連接於引線框架20之內引線部21(如後述說明)。又，於圖3，各第2連接部18，係由焊錫(solder)連接部(錫球)構成。
於圖1至圖3，係由半導體裝置用配線構件10；電連 接於該半導體裝置用配線構件10的引線框架20；電連接銅配線層13之第2端子部13E與引線框架20的第2連接部18、19，來構成半導體裝置用複合配線構件10A。藉由該半導體裝置用複合配線構件10A，可以進行半導體晶片15之電極15A與外部配線基板(未圖示)間之電連接。
其中，作為如圖1或3所示半導體裝置用配線構件10之使用形態，在半導體晶片15之各電極15A與銅配線層13之第1端子部13D之間之電連接，係使用接合導線(第1連接部16)，但作為其他連接方法，亦可使用金凸塊連接或錫球連接。使用金凸塊或錫球之連接方法時，半導體晶片15，係以其之電極15A和配線構件10之第1端子部13D呈對向的方式予以配置、載置(未圖示)。另外，第1連接部16之連接方法，使用金凸塊或錫球之方法，於BGA封裝對應之第2實施形態(如後述說明)亦可被使用。
以下依據圖4、5說明具有上述半導體裝置用配線構件的半導體裝置之概略。
圖4之半導體裝置30，係包含圖1之半導體裝置用配線構件10。亦即，半導體裝置30，係具有：引線框架20，其具有晶粒焊墊22；半導體裝置用配線構件10，被載置於引線框架20之晶粒焊墊22上，電連接於引線框架20；及半導體晶片15，被載置於半導體裝置用配線構件10之半導體晶片載置部11A，具有電極15A。
其中，於引線框架20之上面被形成複數個導電性內 引線部21，接合導線所構成之各第2連接部19，係用於電連接銅配線層13之各第2端子部13E與對應之內引線部21。另外，半導體晶片15之電極15A與第1端子部13D之間，係藉由第1連接部16被電連接。另外，於露出引線框架20之一部分之狀態下，使半導體晶片15、銅配線層13、引線框架20、第1連接部16及第2連接部19藉由樹脂密封部23施予樹脂密封。
另外，圖5之半導體裝置30，係包含圖3之半導體裝置用配線構件10。亦即，半導體裝置30，係具有：引線框架20；半導體裝置用配線構件10，被載置於引線框架20之中心，電連接於引線框架20；及半導體晶片15，被載置於半導體裝置用配線構件10之半導體晶片載置部11A，具有電極15A。
其中，於引線框架20之下面被形成複數個導電性內引線部21，焊錫連接部所構成之各第2連接部18，係用於電連接銅配線層13之各第2端子部13E與對應之內引線部21。另外，半導體晶片15上之電極15A與第1端子部13D之間，係藉由第1連接部16被電連接。另外，於露出引線框架20之一部分(稱為外引線部)之狀態下，使半導體晶片15、銅配線層13、引線框架20、第1連接部16及第2連接部18藉由樹脂密封部23施予樹脂密封。
於圖4、5說明將圖1、3所示半導體裝置用配線構件10搭載於引線框架20之例，但不限定於此，例如可使配 線構件10或圖12所示半導體裝置(如後述說明)，內藏於增層基板(build-up board)來製造薄型半導體裝置。
以下說明上述構成所形成之本實施形態之作用。
首先，依據圖6(a)-(d)說明製造上述半導體裝置用配線構件10之方法。
首先，準備由不鏽鋼構成之金屬基板12(圖6(a))。之後，於金屬基板12上積層由聚醯亞胺構成之絕緣層11(圖6(b))。
之後，於絕緣層11上藉由加成法或蝕刻法形成銅層13A(圖6(c))。之後，藉由電解鍍層或無電解鍍層，於銅層13A上形成例如由鎳(Ni)鍍層及金(Au)鍍層構成之鍍層13B，如此而形成由銅層13A及鍍層13B構成之銅配線層13(圖6(d))。此時，亦同時形成銅配線層13之第1端子部13D、第2端子部13E及配線部13C。如此則，可以製作具有絕緣層11、金屬基板12及銅配線層13的半導體裝置用配線構件10。
接著，依據圖7(a)-(f)說明製造包含導線連接型半導體裝置用配線構件的半導體裝置(圖4)之方法。
首先，藉由上述圖6(a)-(d)所示工程製造半導體裝置用配線構件10(圖7(a))。之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部11A上(圖7(b))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之 連接(圖7(c))。
之後，準備具有內引線部21與晶粒焊墊22的引線框架20，於該引線框架20之晶粒焊墊22上載置半導體裝置用配線構件10(圖7(d))。
之後，分別藉由接合導線所構成之第2連接部19，進行銅配線層13之各第2端子部13E與對應之引線框架20之內引線部21之間之連接(圖7(e))。之後，於露出引線框架20之一部分(外引線部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、晶粒焊墊22、第2連接部19及內引線部21藉由樹脂密封部23施予樹脂密封，製成圖4所示半導體裝置30(圖7(f))。
接著，依據圖14(a)-(f)說明製造包含導線連接型半導體裝置用配線構件的半導體裝置(圖4)之方法之變形例。
首先，藉由上述圖6(a)-(d)所示工程製造半導體裝置用配線構件10(圖14(a))。之後，準備具有內引線部21與晶粒焊墊22之引線框架20，將半導體裝置用配線構件10載置於該引線框架20之晶粒焊墊22上(圖14(b))。
之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部11A上(圖14(c))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13 之各第1端子部13D之間之連接(圖14(d))。
之後，分別藉由接合導線所構成之第2連接部19，進行銅配線層13之各第2端子部13E與對應之引線框架20之內引線部21之間之連接(圖7(e))。之後，於露出引線框架20之一部分(外引線部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、晶粒焊墊22、第2連接部19及內引線部21藉由密封樹脂部23施予密封，而獲得圖4所示半導體裝置30(圖14(f))。
接著，依據圖8(a)-(f)說明製造包含焊錫連接型半導體裝置用配線構件的半導體裝置(圖5)之方法。
首先，藉由上述圖6(a)-(d)所示工程製造半導體裝置用配線構件10(圖8(a))。之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部11A上(圖8(b))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖8(c))。
之後，於銅配線層13之各第2端子部13E上，分別設置由焊錫連接部(錫球)形成之引線框架20用之第2連接部18(圖8(d))。
之後，準備引線框架20，分別進行各第2連接部18與對應之引線框架20之內引線部21之間之連接(圖8(e))。之後，於露出引線框架20之一部分(外引線 部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、第2連接部18、及內引線部21藉由密封樹脂部23施予密封，製成圖5所示半導體裝置30(圖8(f))。
接著，依據圖15(a)-(f)說明製造包含焊錫連接型半導體裝置用配線構件的半導體裝置(圖5)之方法之變形例。
首先，藉由上述圖6(a)-(d)所示工程製造半導體裝置用配線構件10(圖15(a))。之後，於半導體裝置用配線構件10之銅配線層13之各第2端子部13E上，分別設置由焊錫連接部(錫球)構成之引線框架20用之第2連接部18(圖15(b))。之後，準備引線框架20，分別進行各第2連接部18與對應之引線框架20之內引線部21之間之連接(圖15(c))。
之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部11A上(圖15(d))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖15(e))。
之後，於露出引線框架20之一部分(外引線部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、第2連接部18及內引線部21藉由密封樹脂部23施予密封，而獲得圖5所示半導體裝置30(圖15(f))。
如上述說明，依據本實施形態，可將較習知更微細化(fine)的小型半導體晶片15搭載於引線框架20。亦即，引線框架20之內引線部21間之間距較寬(例如130μm)，半導體晶片15之電極15A間之間距較窄(例如40μm)。即使此情況下，依據本實施形態，半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間，可藉由第1連接部16予以連接，銅配線層13之第2端子部13E與引線框架20之內引線部21之間，可藉由第2連接部18、19予以連接，因此可將半導體晶片15確實電連接於引線框架20。
相對於此，作為比較例，亦可考慮直接藉由金接合導線來連接半導體晶片15之電極15A與引線框架20之內引線部21。但是，此情況下，金接合導線之長度相對變長，製造成本上升。相對地，依據本實施形態，第1連接部16與第2連接部18、19之間存在銅配線層13，因此，和直接藉由金接合導線來連接半導體晶片15之電極15A與引線框架20之內引線部21之情況(上述比較例)比較，可降低半導體裝置30之製造成本。
另外，依據本實施形態，作為半導體裝置30進行封裝之前，可以搭載於半導體裝置用配線構件10或之狀態下進行半導體晶片15之檢測。
另外，依據本實施形態，金屬基板12由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。另外，來自半導體晶片15之 熱可由金屬基板12之背面予以散熱。
以下依據圖9-11說明半導體裝置用配線構件10之其他構成(變形例2-4)。於圖9-11，和圖1-3所示半導體裝置用配線構件10同一之部分附加同一符號並省略詳細說明。
於圖9(變形例2)，銅配線層13具有：電源端子區塊部13F，介由第1連接部16電連接於半導體晶片15上之複數個電源端子用電極15A；GND(接地)端子區塊部13G，介由第1連接部16電連接於半導體晶片15上之複數個接地端子用電極15A；其他之第1連接部16分別被連接的第1端子部13D；及第2連接部19被連接的平行四邊形之第2端子部13E。另外，於第1端子部13D與第2端子部13E之間，於電源端子區塊部13F與第2端子部13E之間，以及GND(接地)端子區塊部13G與第2端子部13E之間，分別存在配線部13C。
於圖10(變形例3)，銅配線層13具有：電源端子區塊部13F，介由第1連接部16電連接於半導體晶片15上之複數個電源端子用電極15A；GND(接地)端子區塊部13G，介由第1連接部16電連接於半導體晶片15上之複數個接地端子用電極15A；其他之第1連接部16分別被連接的第1端子部13D；及第2連接部(未圖示)被連接的圓形狀之第2端子部13E。另外，於第1端子部13D與第2端子部13E之間，於電源端子區塊部13F與第2端子部13E之間，以及GND(接地)端子區塊部13G與第2端 子部13E之間，分別存在配線部13C。另外，於圖10(變形例3)，連接於第2端子部13E的配線(配線部13C)、引出線，為防止錫球安裝時之焊錫流動，而分別構成為曲柄形狀之配線、引出線。
如圖9、10所示，設置電源端子區塊部13F與GND(接地)端子區塊部13G，將電極15A之中之電源端子與接地端子分別統合予以電連接，如此則，可以減少第2連接部18、19之數目。
於圖11(變形例4)，半導體裝置用配線構件10，係載置於較半導體裝置用配線構件10稍大的分割晶粒焊墊20A上。另外，銅配線層13具有：及電源端子區塊部13F，介由第1連接部16電連接於半導體晶片15上之複數個電源端子用電極15A；GND(接地)端子區塊部13G。分割晶粒焊墊20A係作為GND區塊而構成。分割晶粒焊墊20A與GND(接地)端子區塊部13G係藉由第2連接部19連接。
於圖11，設置電源端子區塊部13F與GND(接地)端子區塊部13G，將電極15A之中之電源端子與接地端子分別統合予以電連接，而且，藉由第2連接部19將分割晶粒焊墊20A與GND(接地)端子區塊部13G予以連接，如此則，可以減少半導體裝置全體中之第2連接部19之數目。
於圖9-11(變形例2-4)，設置由較半導體晶片15之尺寸大的銅配線層構成之晶粒焊墊，於該晶粒焊墊上介 由絕緣薄膜(或糊)搭載半導體晶片15亦可。此情況下，以銅配線層構成之晶粒焊墊作為GND(接地)層予以構成，藉由導線來連接半導體晶片15之電極15A與晶粒焊墊，如此則，可以減少半導體裝置全體中之總端子數。
(第2實施形態)
以下，依據圖12及圖13(a)-(e)說明本發明第2實施形態。
圖12為本發明第2實施形態之概略斷面圖。圖13(a)-(e)為封裝型之半導體裝置之製造方法之圖。圖12及圖13(a)-(e)所示第2實施形態之不同點在於，第2連接部由密封樹脂部露出於外方，其他構成大略和上述第1實施形態同一。於圖12及圖13(a)-(e)，和圖1-11所示第1實施形態同一部分被附加同一符號，並省略詳細說明。
如圖12所示，本實施形態之封裝型半導體裝置40，係具備：上述半導體裝置用配線構件10；及於半導體裝置用配線構件10之半導體晶片載置部11A上介由黏接層14被載置，具有複數個電極15A的半導體晶片15。
半導體晶片15之電極15A與銅配線層13之第1端子部13D之間，係分別藉由金接合導線形成之第1連接部16予以連接。
另外，於銅配線層13之各第2端子部13E上各設 有，由焊錫連接部構成之外部連接用之第2連接部24。如圖12所示，第2連接部24，係由錫球積層2段予以構成，但只要第2連接部24之高度能設為一定以上，則不限定於該構造。
銅配線層13、半導體晶片15及第1連接部16係藉由密封樹脂部23予以密封。另外，第2連接部24係由密封樹脂部23露出外方。第2連接部24之中露出於密封樹脂部23之外方之部分，係設為例如和外部機器之導電性構件連接用，如此則，可以確實電連接半導體晶片15與外部機器。
金屬基板12可使用各種金屬，但金屬基板12最好由不鏽鋼構成。藉由金屬基板12由不鏽鋼構成，可提升金屬基板12之剛性，薄化金屬基板12之厚度。另外，半導體晶片15之熱可由金屬基板12背面散熱。
接著，依據圖13(a)-(e)說明製造圖12所示封裝型半導體裝置40之方法。
首先，藉由圖6(a)-(d)所示工程製造半導體裝置用配線構件10(圖13(a))。之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部11A上(圖13(b))。之後，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖13(c))。
之後，於銅配線層13之各第2端子部13E上，分別 設置外部連接用之第2連接部24(錫球)(圖13(d))。之後，使銅配線層13、半導體晶片15及第1連接部16藉由密封樹脂部23施予密封，製成圖12所示半導體裝置40(圖13(e))。
如上述說明，依據本實施形態，可將較習知更小型半導體晶片15連接於外部機器。亦即，依據本實施形態，藉由第1連接部16進行半導體晶片15之各電極15A與銅配線層13之第1端子部13D之間之連接，於銅配線層13之各第2端子部13E上，設置由焊錫連接部構成之外部連接用之第2連接部24。如此則，即使外部機器之各導電性構件間之間距相對較寬，半導體晶片15之各電極15A間之間距相對較窄(例如40μm)之情況下，亦可確實進行半導體晶片15與外部機器間之連接。
另外，依據本實施形態，第1連接部16與第2連接部24之間存在銅配線層13，因此，和直接藉由金接合導線來連接半導體晶片15之電極15A與第2連接部24之情況比較，可降低半導體裝置40之製造成本。
另外，依據本實施形態，金屬基板12由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。另外，來自半導體晶片15之熱可由金屬基板12之背面予以散熱。
圖6、圖9、圖20(後述說明)所示半導體裝置用配線構件10，或圖12所示半導體裝置40，係於多面附著狀態(未圖示)下藉由切割器予以個別切離。但是，因金屬 基板12由不鏽鋼形成，切割半導體裝置時較為困難，此時可藉由半蝕刻或全蝕刻，事先於金屬基板12形成較切割刀刃(blade)寬幅的切割線部，來提升切割效率。
於上述各實施形態中，非於絕緣層11之銅配線層13側，而在銅配線層13上形成半導體晶片載置部11A亦可。此情況下，半導體晶片15係介由絕緣薄膜(或糊)被載置於半導體晶片載置部11A。
(第3實施形態)
以下依據圖16-21說明本發明第3實施形態。
圖16為本發明第3實施形態之半導體裝置用配線構件之概略斷面圖。圖17為本發明第3實施形態之半導體裝置用複合配線構件之概略斷面圖。圖18為本發明第3實施形態之半導體裝置用配線構件之變形例之概略斷面圖。圖19為本發明第3實施形態之半導體裝置之概略斷面圖。圖20(a)-(d)為本發明第3實施形態之半導體裝置用配線構件之製造方法之圖。圖21(a)-(f)為本發明第3實施形態之半導體裝置之製造方法之圖。於圖16-21，和圖1-11所示第1實施形態同一之部分附加同一符號。
首先，依據圖16說明本實施形態之半導體裝置用配線構件之概略。又，於圖16，為求方便而將構成半導體裝置用配線構件之部分以外以假想線(2點虛線)表示。
如圖16所示，本實施形態之導線連接型半導體裝置 用配線構件10，係具備：例如聚醯亞胺形成之絕緣層11；配置於絕緣層11之一側的金屬基板12；及配置於絕緣層11之另一側的銅配線層13。其中，銅配線層13，係包含：複數個第1端子部13D，分別被電連接於半導體晶片15之電極15A；複數個第2端子部13E，分別被電連接於內引線部21(外部配線構件)；及複數個配線部13C，分別用於電連接第1端子部13D與第2端子部13E。
金屬基板12可使用各種金屬，但金屬基板12最好由不鏽鋼構成。藉由金屬基板12由不鏽鋼構成，可提升金屬基板12之剛性，薄化金屬基板12之厚度。
在銅配線層13上形成半導體晶片載置部31。於該半導體晶片載置部31上，可以載置沿其周圍設置之具有複數個電極15A的半導體晶片15。此情況下，半導體晶片15，係藉由黏接層14被載置、固定於半導體晶片載置部31上。半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間，可分別藉由金(Au)接合導線形成之第1連接部16予以連接。
另外，銅配線層13之各第2端子部13E與引線框架20之各內引線部21之間，係介由第2連接部19被電連接。
以下依據圖17說明本實施形態之半導體裝置用複合配線構件。又，於圖17，為求方便而將構成半導體裝置用複合配線構件之部分以外以假想線(2點虛線)表示。
如圖17所示，半導體裝置用複合配線構件10A，係由以下構成：上述半導體裝置用配線構件10；電連接於該半導體裝置用配線構件10的引線框架20；銅配線層13之第2端子部13E與引線框架20之電連接用的第2連接部19。該半導體裝置用複合配線構件10A，係用於電連接半導體晶片15之電極15A與外部配線基板(未圖示)者。
其中，引線框架20具有：載置半導體裝置用配線構件10的晶粒焊墊22；及位於晶粒焊墊22外方的引線部25。又，於引線部25上設有銀鍍層或鈀(Pd)鍍層構成之內引線部21(外部配線構件)。
又，晶粒焊墊22，係具有：中央區域22a，用於載置半導體晶片15；及周緣區域22b，位於中央區域22a之外周，具有和引線部25大略同一厚度。在該晶粒焊墊22之中央區域22a與周緣區域22b之間設有縫隙孔26。該縫隙孔26，如後述說明，係將半導體裝置用配線構件10與引線框架20之黏接用的黏接劑所產生之氣體排出至外方者。
又，晶粒焊墊22之中至少中央區域22a係藉由半蝕刻等方法形成為較薄。亦即，中央區域22a之厚度被形成較引線部25及周緣區域22b之厚度為薄。如此則，搭載半導體晶片15的半導體裝置30可以構成薄型化。
另外，第2連接部19係由金接合導線構成，其之一端被連接於對應之第2端子部13E之同時，另一端被連接於引線框架20之內引線部21。
但是，如圖18之變形例所示，使半導體晶片15之各電極15A朝向銅配線層13側之同時，使半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間，藉由凸塊或錫球形成之第1連接部16A予以連接(覆晶接合)亦可。此情況下，第1連接部係不使用金製之接合導線，因此更能削減製造成本。
以下由圖19說明具有上述半導體裝置用配線構件及半導體裝置用複合配線構件的半導體裝置之概略。
圖19之半導體裝置30，係包含圖1之半導體裝置用配線構件10及圖17之半導體裝置用複合配線構件10A。亦即，半導體裝置30，係具有：引線框架20，其具有晶粒焊墊22；半導體裝置用配線構件10，被載置於引線框架20之晶粒焊墊22上，電連接於引線框架20；及半導體晶片15，被載置於半導體裝置用配線構件10之半導體晶片載置部31，具有電極15A。
其中，於引線框架20之上面被形成複數個導電性內引線部21。接合導線所構成之各第2連接部19，係用於電連接銅配線層13之各第2端子部13E與對應之內引線部21。另外，半導體晶片15上之電極15A與第1端子部13D之間，係藉由接合導線所構成之第1連接部16被電連接。另外，於露出引線框架20之引線部25之一部分之狀態下，使半導體晶片15、銅配線層13、引線框架20、第1連接部16及第2連接部19藉由樹脂密封部23施予樹脂密封。
另外，晶粒焊墊22之構成係和圖17說明者同樣，因此省略說明。
又，於圖19，晶粒焊墊22底面至密封樹脂部23下面為止之長度H1 ，和半導體裝置用配線構件10至密封樹脂部23上面為止之長度H2 ，係大略為同一長度。如此則，吸濕試驗(迴焊(reflow)試驗)時可防止半導體裝置30之產生彎曲或裂痕(詳如後述)。
以下說明由上述構成所形成之本實施形態之作用。
首先，依據圖20(a)-(d)說明製造本實施形態之半導體裝置用配線構件10(圖16)之方法。
首先，準備由不鏽鋼構成之金屬基板12(圖20(a))。之後，於金屬基板12上積層由聚醯亞胺構成之絕緣層11(圖20(b))。
之後，於絕緣層11上藉由加成法或蝕刻法形成銅層13A(圖20(c))。之後，藉由電解鍍層或無電解鍍層，於銅層13A上形成例如由鎳(Ni)鍍層及金(Au)鍍層構成之鍍層13B，如此而形成由銅層13A及鍍層13B構成之銅配線層13(圖20(d))。此時，亦同時形成銅配線層13之第1端子部13D、第2端子部13E及配線部13C。如此則，可以製作具有絕緣層11、金屬基板12及銅配線層13的半導體裝置用配線構件10。另外，於銅配線層13上被形成半導體晶片載置部31。
接著，依據圖21(a)-(f)說明製造本實施形態之半導體裝置(圖19)之方法。
首先，藉由上述圖20(a)-(d)所示工程製造半導體裝置用配線構件10(圖21(a))。之後，準備具有內引線部21與晶粒焊墊22的引線框架20，於該引線框架20之晶粒焊墊22上載置半導體裝置用配線構件10(圖21(b))。此時，半導體裝置用配線構件10，係使用黏接劑被黏接於晶粒焊墊22。此情況下，半導體裝置用配線構件10之表面被形成為平坦，因此，半導體裝置用配線構件10對晶粒焊墊22可於面內均勻加壓。如此則，黏接後，於半導體裝置用配線構件10與晶粒焊墊22之間不會產生間隙。
之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部31上(圖21(c))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖21(d))。
之後，分別藉由接合導線所構成之第2連接部19，進行銅配線層13之各第2端子部13E與對應之引線框架20之內引線部21之間之連接(圖21(e))。之後，於露出引線框架20之一部分(外引線部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、晶粒焊墊22、第2連接部19及內引線部21藉由樹脂密封部23施予樹脂密封，製成圖19所示半導體裝置30(圖21(f))。
但是，進行密封樹脂部23之樹脂密封時，半導體裝 置用配線構件10及晶粒焊墊22約以180℃被加熱。此時，黏接半導體裝置用配線構件10及晶粒焊墊22的黏接劑亦被加熱，因此有可能由黏接劑產生有機氣體。另外，黏接劑吸濕之水亦被加熱而有可能產生水蒸汽。因此，本實施形態中，於晶粒焊墊22之中央區域22a與周緣區域22b之間設置縫隙孔26，在半導體裝置用配線構件10或半導體晶片15之搭載固定後或密封樹脂部23固化為止之間，黏接劑產生之氣體(有機氣體及/或水蒸汽)會經由縫隙孔26排出至外方，不會殘留於密封樹脂部23內。
另外，未設置縫隙孔26時，氣體(有機氣體及/或水蒸汽)會殘留於晶粒焊墊22與半導體裝置用配線構件10之間附近，於此狀態下密封樹脂部23被固化。如此則，針對完成後之半導體裝置30進行吸濕試驗(迴焊試驗)結果，發現氣體殘留部分會有膨潤，有可能由此而產生裂痕。相對於此，依據本實施形態，藉由在晶粒焊墊22設置縫隙孔26，可使來自黏接劑之氣體排出至外方，吸濕試驗(迴焊試驗)時，半導體裝置30不會產生裂痕。
如上述說明，依據本實施形態，可將較習知更微細化(fine)的小型半導體晶片15搭載於引線框架20。亦即，即使在引線框架20之內引線部21間之間距較寬(例如130μm)，半導體晶片15之電極15A間之間距較窄(例如40μm)的情況下，亦可將半導體晶片15確實電連接於引線框架20之內引線部21。
又，依據本實施形態，晶粒焊墊22之中至少載置半導體晶片15的中央區域22a之厚度被形成較引線部25之厚度為薄。因此，半導體裝置30可以構成薄型化。
又，依據本實施形態，在晶粒焊墊22之中央區域22a與周緣區域22b之間設有縫隙孔26，半導體裝置用配線構件10與引線框架20之黏接用的黏接劑所產生之氣體，可由縫隙孔26排出至外方，因此，可防止吸濕試驗(迴焊試驗)時半導體裝置30之產生裂痕。
又，依據本實施形態，晶粒焊墊22底面至密封樹脂部23下面為止之長度，和半導體裝置用配線構件10之銅配線層13起至密封樹脂部23上面為止之長度，係設為大略同一長度。亦即，密封樹脂部23之體積，於半導體裝置30之表面側與背面側成為大略相同。結果，吸濕試驗(迴焊(reflow)試驗)時，密封樹脂部23於表面側與背面側產生均勻之膨脹，可防止半導體裝置30之產生彎曲或裂痕。
又，依據本實施形態，第1連接部16與第2連接部18之間存在銅配線層13，因此，和直接藉由金接合導線來連接半導體晶片15之電極15A與引線框架20之內引線部21之情況比較，可降低半導體裝置30之製造成本。
另外，依據本實施形態，金屬基板12由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。
(第4實施形態)
以下，依據圖22-25說明本發明第4實施形態。
圖22為本發明第4實施形態之半導體裝置之概略斷面圖。圖23為本發明第4實施形態之半導體裝置使用之半導體裝置用配線構件之平面圖。圖24(a)-(e)為本發明第4實施形態之半導體裝置之製造方法之圖。圖25為本發明第4實施形態之半導體裝置之變形例之概略斷面圖。圖22-25之第4實施形態之構成差異在於第2連接部27A、27B、銅配線層13及半導體晶片載置部31之構成，其他構成則和上述第2實施形態大略相同。於圖22-25，和圖12及圖13(a)-(e)所示第2實施形態同一之部分附加同一符號並省略詳細說明。
如圖22所示，本實施形態之封裝型半導體裝置40，係具備：上述半導體裝置用配線構件10；及半導體晶片15，其介由黏接層14被載置於半導體裝置用配線構件10之銅配線層13上所形成之半導體晶片載置部31上，具有複數個電極15A。
半導體裝置用配線構件10，係具備：絕緣層11；例如由不鏽鋼構成之金屬基板12；及銅配線層13。其中，銅配線層13，係包含：複數個第1端子部13D，分別被電連接於半導體晶片15之電極15A；外部連接用之複數個第2端子部13E；及配線部13C，分別電連接第1端子部13D與第2端子部13E。
另外，半導體晶片15之各電極15A與銅配線層13之 各第1端子部13D之間，係分別藉由金接合導線形成之第1連接部16予以連接。
另外，於銅配線層13之各第2端子部13E上各設有，由焊錫連接部構成之外部連接用之第2連接部27A、27B。各第2連接部27A、27B係由錫球構成。如圖22所示，彼等第2連接部27A、27B之中，接近半導體晶片15(第1端子部13D)的第2連接部以符號27A表示，遠離半導體晶片15(第1端子部13D)的第2連接部以符號27B表示。
銅配線層13、半導體晶片15及第1連接部16係藉由密封樹脂部23予以密封。此情況下，上述第2連接部27A、27B，其頂部由密封樹脂部23露出外方。彼等第2連接部27A、27B之中露出密封樹脂部23之外方之部分，係設為和例如外部機器之導電性構件電連接用，如此則，可以電連接半導體晶片15與外部機器。
金屬基板12可使用各種金屬，但金屬基板12最好由不鏽鋼構成。藉由金屬基板12由不鏽鋼構成，可提升金屬基板12之剛性，薄化金屬基板12之厚度。另外，半導體晶片15之熱可由金屬基板12背面散熱。
圖23為本實施形態之半導體裝置40使用之半導體裝置用配線構件10之平面圖。如圖23所示，銅配線層13之複數個第2端子部13E分別具有平面圓形形狀。於圖23，複數個第2端子部13E之中，接近第1端子部13D的位置上設置之第2端子部以符號13E1 表示，遠離第1 端子部13D的位置上設置之第2端子部以符號13E2 表示。
如圖23所示，銅配線層13之各配線部13C，係分別於中途具有曲柄部13H。另外，第1端子部13D與(接近第1端子部13D)的第2端子部E1 之連接用配線部13C，係以包圍第2端子部E1 的方式被迂迴佈局(周圍部13I)。
如上述說明，藉由設置曲柄部13H及周圍部13I可獲得以下效果。亦即，於第2端子部E1 、E2 上藉由焊錫形成第2連接部27A、27B時，溶融之焊錫會沿著配線部13C流動。此情況下，藉由曲柄部13H及周圍部13I可使流動之焊錫遠離第1端子部13D，如此則，焊錫不會到達第1端子部13D。相對於此，假設未設置曲柄部13H及周圍部13I時，流動之焊錫有可能到達第1端子部13D。如此則，於導線接合工程，第1連接部16(接合導線)無法連接於第1端子部13D之情況有可能發生。
又，如圖25之變形例所示，於銅配線層13之背面，介由散熱板黏接層28安裝散熱板29亦可。此情況下，散熱板黏接層28由例如小片黏接薄膜(die attachment film)構成，貫穿孔B39由例如銅構成。藉由此種構成，半導體晶片15之熱可介由散熱板29散熱至外方，更能提升半導體裝置40之散熱特性。
接著，依據圖24(a)-(e)說明製造圖22所示封裝型半導體裝置40之方法。
首先，藉由圖20(a)-(d)所示工程製造半導體裝置用配線構件10(圖24(a))。之後，於銅配線層13之各第2端子部13E(第2端子部13E1 、第2端子部E2 )上，分別設置外部連接用之第2連接部27A、27B(錫球)(圖24(b))。此時，如上述說明，使配線部13C包圍第2端子部13E1 被迂迴佈局(圖23)。如此則，形成第2連接部27A、27B時，即使焊錫沿著配線部13C流動時，該焊錫亦不會到達第1端子部13D。
之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部31上(圖24(c))。之後，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖24(d))。
之後，使銅配線層13、半導體晶片15及第1連接部16藉由密封樹脂部23施予密封，製成圖22所示半導體裝置40(圖24(e))。
如上述說明，依據本實施形態，可將較習知更小型的半導體晶片15連接於外部機器。亦即，依據本實施形態，藉由第1連接部16進行半導體晶片15之各電極15A與銅配線層13之第1端子部13D之間之連接，於銅配線層13之各第2端子部13E上，設置由錫球構成之外部連接用之第2連接部27A、27B。如此則，即使外部機器之各導電性構件間之間距相對較寬，半導體晶片15之各電極15A間之間距相對較窄(例如40μm)之情況下，亦可 確實進行半導體晶片15與外部機器間之連接。
另外，依據本實施形態，第1連接部16與第2連接部27A、27B之間存在銅配線層13，因此，和直接藉由金接合導線來連接半導體晶片15之電極15A與第2連接部27A、27B之情況比較，可降低半導體裝置40之製造成本。
另外，依據本實施形態，金屬基板12由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。另外，來自半導體晶片15之熱可由金屬基板12之背面予以散熱。
(第5實施形態)
以下依據圖26-30說明本發明第5實施形態。
圖26為半導體裝置用配線構件之概略斷面圖。圖27為本實施形態之半導體裝置用複合配線構件之概略斷面圖。圖28為本實施形態之半導體裝置用複合配線構件及半導體裝置之平面圖。圖29為本實施形態之半導體裝置之概略斷面圖。圖30(a)-(f)為本實施形態之半導體裝置之製造方法之圖。於圖26-30之第5實施形態，和圖1-11所示第1實施形態及圖16-21所示第3實施形態同一之部分附加同一符號並省略詳細說明。
首先，依據圖26說明本實施形態之半導體裝置用配線構件之概略。又，於圖26，為求方便而將構成半導體裝置用配線構件之部分以外以假想線(2點虛線)表示。
如圖26所示，本實施形態之導線連接型半導體裝置用配線構件10，係具備：例如聚醯亞胺形成之絕緣層11；配置於絕緣層11之一側的金屬基板12；及配置於絕緣層11之另一側的銅配線層13。其中，銅配線層13，係包含：複數個第1端子部13D，分別被電連接於半導體晶片15之電極15A；複數個第2端子部13E，分別被電連接於內引線部21(外部配線構件)；及複數個配線部13C，分別用於電連接第1端子部13D與第2端子部13E。
金屬基板12可使用各種金屬，但金屬基板12最好由不鏽鋼構成。藉由金屬基板12由不鏽鋼構成，可提升金屬基板12之剛性，薄化金屬基板12之厚度。
在銅配線層13上形成半導體晶片載置部31。於該半導體晶片載置部31上，可以載置沿其周圍設置之具有複數個電極15A的半導體晶片15。
以下依據圖27、28說明本實施形態之半導體裝置用複合配線構件。又，於圖27，為求方便而將構成半導體裝置用複合配線構件之部分以外以假想線(2點虛線)表示。
如圖27所示，半導體裝置用複合配線構件10A，係由以下構成：上述半導體裝置用配線構件10；電連接於該半導體裝置用配線構件10的引線框架20；第2連接部19，用於電連接銅配線層13之第2端子部13E與引線框架20。該半導體裝置用複合配線構件10A，係用於電連接 半導體晶片15之電極15A與外部配線基板(未圖示)者。
引線框架20具有：載置半導體裝置用配線構件10的晶粒焊墊22；及位於晶粒焊墊22外方的引線部25。又，於引線部25上設有銀鍍層或鈀(Pd)鍍層構成之內引線部21(外部配線構件)。
又，晶粒焊墊22，係具有：中央區域22c，對應於半導體晶片15；及周緣區域22d，位於中央區域22c之外周，在和中央區域22c之間形成密封樹脂流入空間32。
其中，中央區域22c係介由配置於四角的吊掛引線34連結於周緣區域22d(參照圖28)。另外，周緣區域22d係介由配置於四角的吊掛引線35被保持於引線框架20內(參照圖28)。又，形成於中央區域22c與周緣區域22d之間的密封樹脂流入空間32，係如後述說明，其內部被流入密封樹脂部23，硬化後提升密封樹脂部23與引線框架20間之密接性者。
本實施形態中，半導體裝置用配線構件10，係配置於晶粒焊墊22之中央區域22c至周緣區域22d為止之區域，亦即，如圖28所示，半導體裝置用配線構件10，係覆蓋中央區域22c之全區域及密封樹脂流入空間32之全區域，而且覆蓋周緣區域22d之一部分，而被配置。
半導體裝置用配線構件10，係於晶粒焊墊22之中央區域22c及周緣區域22d，使用樹脂糊33被黏接，如圖28所示，樹脂糊33，係於晶粒焊墊22之中央區域22c及 周緣區域22d，分別以多點狀被塗敷。但是不限定於此，樹脂糊33亦可於晶粒焊墊22之中央區域22c及周緣區域22d以直線狀被塗敷。此種樹脂糊33可使用例如環氧樹脂、丙烯酸樹脂、聚醯亞胺系列樹脂等之樹脂糊(附加糊的材料)。
又，晶粒焊墊22之中至少於中央區域22c及周緣區域22d事先施予鍍層處理較好。如此則，藉由對晶粒焊墊22施予鍍層處理，可於晶粒焊墊22之表面形成微細凹凸。如此則，塗敷樹脂糊33時可抑制樹脂糊33之流出。另外，於晶粒焊墊22使用之壓延銅，於一定方向被形成溝，樹脂糊33有可能沿著該溝流出。針對此，藉由對晶粒焊墊22之表面施予鍍層處理，可填埋該溝，可抑制樹脂糊33之流出。此種鍍層可為例如銀鍍層、鈀鍍層、金鍍層等，雖不限定種類，但就成本面而言最好是使用銀鍍層。
又，如圖27所示，晶粒焊墊22之厚度被形成為較引線部25之厚度為薄。如此則，搭載有半導體晶片15的半導體裝置30可以構成薄型化。
另外，第2連接部19係由金接合導線構成，其之個別之一端被連接於對應之第2端子部13E之同時，另一端被連接於引線框架20之內引線部21。
以下依據圖28、29說明具有上述半導體裝置用配線構件及半導體裝置用複合配線構件的半導體裝置之概略。又，於圖28，為求方便而圖示省略密封樹脂部之狀態。
圖28、29之半導體裝置30，係包含圖26之半導體裝置用配線構件10。亦即，半導體裝置30，係具有：引線框架20，其具有晶粒焊墊22；半導體裝置用配線構件10，被載置於引線框架20之晶粒焊墊22上，電連接於引線框架20。另外，於半導體裝置用配線構件10之半導體晶片載置部31，被載置具有電極15A的半導體晶片15。該半導體晶片15，係介由黏接層14被載置、固定於半導體晶片載置部31上。
於引線框架20之上面被形成複數個導電性內引線部21。金接合導線所構成之各第2連接部19，係用於電連接銅配線層13之各第2端子部13E與對應之內引線部21。另外，半導體晶片15上之電極15A與第1端子部13D之間，係藉由金接合導線所構成之第1連接部16被電連接。另外，於露出引線框架20之引線部25之一部分之狀態下，使半導體晶片15、銅配線層13、引線框架20、第1連接部16及第2連接部19藉由樹脂密封部23施予樹脂密封。
晶粒焊墊22，係具有：中央區域22c，其對應於半導體晶片15；及周緣區域22d，位於中央區域22c之外周之同時，被連結於中央區域22c，在其和中央區域22c之間被形成密封樹脂流入空間32。
另外，晶粒焊墊22之構成已使用圖27、28加以說明，因此省略其詳細說明。
又，如圖29所示，半導體裝置用配線構件10，係配 置於晶粒焊墊22之中央區域22c至周緣區域22d為止之區域。該半導體裝置用配線構件10，係於晶粒焊墊22之中央區域22c及周緣區域22d，使用樹脂糊33被黏接。關於此點亦已使用圖27、28加以說明，因此省略其詳細說明。
以下依據圖20(a)-(d)及圖30(a)-(f)說明由上述構成所形成之本實施形態之作用。
首先，製造圖26所示半導體裝置用配線構件10(圖30(a))，該製造方法，係如使用圖20(a)-(d)加以說明者。
之後，準備具有引線部25與晶粒焊墊22的引線框架20，於該引線框架20之晶粒焊墊22上載置半導體裝置用配線構件10(圖30(b))。又，晶粒焊墊22之中至少於中央區域22c及周緣區域22d事先施予鍍層處理較好。此情況下，半導體裝置用配線構件10，係使用樹脂糊33被黏接於晶粒焊墊22之中央區域22c及周緣區域22d。
具體言之為，首先，於晶粒焊墊22之中央區域22c及周緣區域22d，使樹脂糊33以例如多點狀被塗敷。此情況下，可使用注射器(未圖示)將樹脂糊33一點一點滴下，或一次滴下複數點。另外，樹脂糊33亦可以直線狀被塗敷。以直線狀塗敷時，只需使注射器以直線狀移動而將樹脂糊塗敷即可。
之後，將半導體裝置用配線構件10載置於晶粒焊墊22之中央區域22c及周緣區域22d上。之後，對載置有 半導體裝置用配線構件10之引線框架20全體進行加熱以硬化樹脂糊33，使半導體裝置用配線構件10固接於晶粒焊墊22上。
之後，使半導體晶片15介由黏接層14被載置、固定於半導體裝置用配線構件10之半導體晶片載置部31上(圖30(c))之同時，藉由接合導線所構成之第1連接部16，進行半導體晶片15之各電極15A與銅配線層13之各第1端子部13D之間之連接(圖30(d))。
之後，分別藉由接合導線所構成之第2連接部19，進行銅配線層13之各第2端子部13E與對應之引線框架20之內引線部21之間之連接(圖30(e))。
之後，於露出引線框架20之一部分(外引線部)之狀態下，使半導體裝置用配線構件10、半導體晶片15、第1連接部16、晶粒焊墊22、第2連接部19及內引線部21藉由樹脂密封部23施予樹脂密封，製成圖29所示半導體裝置30(圖30(f))。此時，在中央區域22c與周緣區域22d之間被形成的密封樹脂流入空間32內，會流入硬化前之密封樹脂部23。如此則，於密封樹脂部23硬化後，密封樹脂部23與引線框架20間之密接性可以提升。
如上述說明，於晶粒焊墊22搭載半導體裝置用配線構件10時，在半導體晶片15之搭載後之硬化或烘烤時，以及藉由密封樹脂部23之樹脂密封時，半導體裝置用配線構件10及晶粒焊墊22約以180℃之溫度被加熱。此 時，黏接半導體裝置用配線構件10與晶粒焊墊22的黏接劑亦被加熱，因此，假設該黏接劑中含有水分時，吸濕之水會被加熱而產生水蒸汽。相對於此，本實施形態中，半導體裝置用配線構件10與晶粒焊墊22係使用樹脂糊33予以黏接。此種樹脂糊33，通常不容易產生有機氣體，而且吸濕性低。因此，來自樹脂糊33之氣體(有機氣體及水蒸汽)不容易殘留於密封樹脂部23內。
另外，假設在氣體殘留於晶粒焊墊22與半導體裝置用配線構件10之間附近之狀態下使密封樹脂部23固化，針對完成後之半導體裝置30進行吸濕試驗(迴焊試驗)時，氣體殘留部分會有膨潤，有可能由此而產生裂痕。相對於此，依據本實施形態，如上述說明，藉由使用樹脂糊33可減少密封樹脂部23內殘留之氣體，吸濕試驗(迴焊試驗)時，半導體裝置30不會產生裂痕。
另外，依據本實施形態，在晶粒焊墊22之中央區域22c與周緣區域22d之間形成密封樹脂流入空間32，可提升密封樹脂部23與引線框架20之密接性。如此則，吸濕試驗(迴焊試驗)時，可防止由晶粒焊墊22下面與密封樹脂部23之間之間隙之產生裂痕。
如上述說明，依據本實施形態，可將較習知更微細化(fine)的小型半導體晶片15搭載於引線框架20。亦即，即使在引線框架20之內引線部21間之間距較寬(例如130μm)，半導體晶片15之電極15A間之間距較窄(例如40μm)的情況下，亦可將半導體晶片15確實連接 於引線框架20之內引線部21。
又，依據本實施形態，晶粒焊墊22之中央區域22c及周緣區域22d之厚度被形成較引線部25之厚度為薄。因此，半導體裝置30可以構成薄型化。
又，依據本實施形態，半導體裝置用配線構件10，係使用樹脂糊33被黏接於晶粒焊墊22之中央區域22c及周緣區域22d。另外，在中央區域22c與周緣區域22d之間形成密封樹脂流入空間32。如此則，吸濕試驗(迴焊試驗)時，可防止半導體裝置30之產生裂痕。
又，依據本實施形態，樹脂糊33，係以多點狀或直線狀被塗敷，因此，樹脂糊33可均勻塗敷於中央區域22c及周緣區域22d。
又，依據本實施形態，第1連接部16與第2連接部18之間存在銅配線層13，因此，和直接藉由金接合導線來連接半導體晶片15之電極15A與引線框架20之內引線部21之情況比較，可降低半導體裝置30之製造成本。
另外，依據本實施形態，金屬基板12由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。
(發明效果)
依據本發明，半導體晶片與銅配線層之間係藉由第1連接部被連接，銅配線層與引線框架之間係藉由第2連接部被連接，因此，針對較寬間距之引線框架之內引線部， 與較窄間距之半導體晶片之電極之間，可以確實進行連接。如此則，可以將較習知為小的半導體晶片搭載於半導體裝置之引線框架。
另外，依據本發明，作為半導體裝置進行封裝之前，可以搭載於半導體裝置用配線構件或半導體裝置用複合配線構件之狀態下進行半導體晶片之檢測。
另外，依據本發明，以第1連接部與第2連接部之間設有銅配線層，和直接藉由接合導線連接半導體晶片與引線框架之情況比較，可降低製造成本。
另外，依據本發明，金屬基板由不鏽鋼形成，和習知由聚醯亞胺形成之基板比較更具有剛性，容易處理，而且厚度可以較薄。另外，來自半導體晶片之熱可由金屬基板背面予以散熱。
另外，依據本發明，半導體晶片具有電連接於半導體晶片上之複數個電極的端子區塊部，可將半導體晶片之電極之中例如電源端子統合連接於該端子區塊部。如此則，可減少第2連接部，可減少半導體裝置中之總端子數。另外，可縮小封裝後之半導體裝置之外形，可增加引線框架內之封裝之數目，可降低半導體裝置之製造成本。另外，將半導體裝置用複合配線構件載置於較半導體裝置用複合配線構件稍大的分割晶粒焊墊上之同時，將半導體裝置用複合配線構件與晶粒焊墊予以結線，如此則可使該分割晶粒焊墊構成為GND區塊。另外，於半導體晶片之下介由絕緣薄膜(或糊)配置銅配線層，使晶粒焊墊較半導體晶 片之尺寸為大，以該晶粒焊墊作為GND層可介由導線接合予以連接，此情況下，可減少半導體裝置中之總端子數。
10‧‧‧半導體裝置用配線構件
10A‧‧‧半導體裝置用複合配線構件
11‧‧‧絕緣層
11A‧‧‧半導體晶片載置部
12‧‧‧金屬基板
13‧‧‧銅配線層
13A‧‧‧銅層
13B‧‧‧鍍層
13C‧‧‧配線部
13D‧‧‧第1端子部
13E‧‧‧第2端子部
14‧‧‧黏接層
15‧‧‧半導體晶片
15A‧‧‧電極
16‧‧‧第1連接部
19‧‧‧第2連接部
20‧‧‧引線框架
21‧‧‧內引線部

Claims (5)

  1. 一種樹脂密封型半導體裝置，其特徵為具備：配線構件，具有：絕緣層；配置於絕緣層之一側，由不鏽鋼構成的金屬基板；及配置於絕緣層之另一側的銅配線層；在絕緣層之於銅配線層側或銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；及引線框架，電連接於該配線構件之同時，用於載置配線構件；及半導體晶片，被載置於配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部，係藉由由接合導線構成的第1連接部被電連接；第2端子部與引線框架係藉由第2連接部被電連接；在露出引線框架之一部分之狀態下，使半導體晶片、銅配線層、引線框架、第1連接部及第2連接部藉由密封樹脂部施予樹脂密封。
  2. 如申請專利範圍第1項之樹脂密封型半導體裝置，其中第2連接部，係由接合導線構成。
  3. 一種樹脂密封型半導體裝置，其特徵為具備： 配線構件，具有：絕緣層；配置於絕緣層之一側，由不鏽鋼構成的金屬基板；及配置於絕緣層之另一側的銅配線層；在銅配線層上形成半導體晶片載置部；銅配線層係包含：第1端子部，被連接於半導體晶片上之電極；第2端子部，被連接於外部配線構件；及配線部，用於連接第1端子部與第2端子部；及引線框架，電連接於該配線構件之同時，用於載置配線構件；及半導體晶片，被載置於配線構件之半導體晶片載置部，具有電極；半導體晶片上之電極與第1端子部，係藉由由接合導線構成的第1連接部被電連接；第2端子部與引線框架係藉由第2連接部被電連接；在露出引線框架之一部分之狀態下，使半導體晶片、銅配線層、引線框架、第1連接部及第2連接部藉由密封樹脂部施予樹脂密封；引線框架，係具有：載置配線構件的晶粒焊墊；及設於晶粒焊墊外方的引線部；晶粒焊墊之中至少載置半導體晶片的中央區域之厚度，係較引線部之厚度為薄。
  4. 如申請專利範圍第3項之樹脂密封型半導體裝置，其中晶粒焊墊，係具有：中央區域，用於載置半導體晶片；及周緣區域，位於中央區域外周，和引線部大略為同 一厚度；在中央區域與周緣區域之間設有縫隙孔。
  5. 如申請專利範圍第3或4項之樹脂密封型半導體裝置，其中晶粒焊墊底面至密封樹脂部下面為止之長度，和配線構件至密封樹脂部上面為止之長度，係大略為相同。
TW102131281A 2009-01-13 2009-07-15 A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device TWI501371B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009004827A JP5110441B2 (ja) 2008-01-15 2009-01-13 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
TW201413904A TW201413904A (zh) 2014-04-01
TWI501371B true TWI501371B (zh) 2015-09-21

Family

ID=44860600

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102131281A TWI501371B (zh) 2009-01-13 2009-07-15 A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
TW098123933A TWI416688B (zh) 2009-01-13 2009-07-15 A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098123933A TWI416688B (zh) 2009-01-13 2009-07-15 A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device

Country Status (1)

Country Link
TW (2) TWI501371B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619988B (zh) * 2015-12-16 2018-04-01 Omron Tateisi Electronics Co 電子裝置及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020150146A (ja) * 2019-03-14 2020-09-17 キオクシア株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041434A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置およびその製造方法
EP1003214A2 (en) * 1998-11-17 2000-05-24 Fujitsu Limited Semiconductor device and method of producing the same
US6611063B1 (en) * 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794551A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置
JP2896751B2 (ja) * 1995-03-30 1999-05-31 株式会社巴川製紙所 電子部品用接着テープ
US7161239B2 (en) * 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
JP2002335056A (ja) * 2001-05-08 2002-11-22 Nitto Shinko Kk 金属ベース基板及びその製造方法
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2007033393A (ja) * 2005-07-29 2007-02-08 Denso Corp 角速度センサ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041434A (ja) * 1996-07-25 1998-02-13 Nec Corp 半導体装置およびその製造方法
EP1003214A2 (en) * 1998-11-17 2000-05-24 Fujitsu Limited Semiconductor device and method of producing the same
US6611063B1 (en) * 1999-09-16 2003-08-26 Nec Electronics Corporation Resin-encapsulated semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619988B (zh) * 2015-12-16 2018-04-01 Omron Tateisi Electronics Co 電子裝置及其製造方法

Also Published As

Publication number Publication date
TW201027699A (en) 2010-07-16
TWI416688B (zh) 2013-11-21
TW201413904A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
US11289409B2 (en) Method for fabricating carrier-free semiconductor package
US7518250B2 (en) Semiconductor device and a method for manufacturing of the same
US8569082B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
US9385072B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
TWI480989B (zh) 半導體封裝件及其製法
US6841884B2 (en) Semiconductor device
WO2013097582A1 (zh) 一种芯片上倒装芯片封装及制造方法
US9324636B2 (en) Resin-sealed semiconductor device and associated wiring and support structure
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
JP5293469B2 (ja) 半導体装置用複合配線部材および樹脂封止型半導体装置
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20080303134A1 (en) Semiconductor package and method for fabricating the same
US8471383B2 (en) Semiconductor package and fabrication method thereof
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP4396533B2 (ja) 実装体の製造方法
CN111199924A (zh) 半导体封装结构及其制作方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP2006186128A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees